KR100898297B1 - Method for manufacturing a metal layer pattern - Google Patents

Method for manufacturing a metal layer pattern Download PDF

Info

Publication number
KR100898297B1
KR100898297B1 KR1020070125617A KR20070125617A KR100898297B1 KR 100898297 B1 KR100898297 B1 KR 100898297B1 KR 1020070125617 A KR1020070125617 A KR 1020070125617A KR 20070125617 A KR20070125617 A KR 20070125617A KR 100898297 B1 KR100898297 B1 KR 100898297B1
Authority
KR
South Korea
Prior art keywords
metal film
reaction gas
pattern
manufacturing
etching
Prior art date
Application number
KR1020070125617A
Other languages
Korean (ko)
Inventor
조수범
여종모
도성원
권도현
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020070125617A priority Critical patent/KR100898297B1/en
Application granted granted Critical
Publication of KR100898297B1 publication Critical patent/KR100898297B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예에 따른 금속막 패턴의 제조 방법은, 기판 위에 금속막을 형성하는 단계, 금속막 위에 감광막을 형성하고, 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 단계, 마스크 패턴을 에칭 마스크로 사용하고, 제1 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 금속막을 에칭하는 단계, 제2 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 에싱하여 감광막을 1차 제거하는 단계, 제3 반응 가스 분위에서 유도 결합 플라즈마 방법으로 제1 반응 가스에서 제공된 이온 중 잔류하는 이온을 치환시키는 단계 및 스트리퍼를 이용하여 기판 위에 잔류하는 감광막을 2차 제거하는 단계를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a metal film pattern includes forming a metal film on a substrate, forming a photosensitive film on the metal film, exposing and developing the photosensitive film to form a mask pattern, and etching the mask pattern. Etching the metal film by an inductively coupled plasma method in a first reaction gas atmosphere, firstly removing the photoresist film by ashing by an inductively coupled plasma method in a second reactive gas atmosphere, and inductively coupling in a third reactive gas atmosphere. Replacing the remaining ions in the ions provided in the first reaction gas by the plasma method and secondly removing the photoresist film remaining on the substrate using a stripper.

배선, 금속 배선, 에칭, 유도 결합 플라즈마, 알루미늄 합금, 니켈 Wiring, metal wiring, etching, inductively coupled plasma, aluminum alloy, nickel

Description

금속막 패턴의 제조 방법{METHOD FOR MANUFACTURING A METAL LAYER PATTERN}Method of manufacturing a metal film pattern {METHOD FOR MANUFACTURING A METAL LAYER PATTERN}

본 발명은 금속막 패턴의 제조 방법에 관한 것으로서, 표시 장치의 구동 소자를 위한 금속막 패턴의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a metal film pattern, and more particularly, to a method of manufacturing a metal film pattern for a drive element of a display device.

최근, 표시 장치에 적용되고 있는 다양한 표시 패널 중에서도 급속하게 발전하고 있는 반도체 기술에 수반하여 유기 발광 소자(Organic Light Emitting Diode; OLED)를 이용한 표시 패널이 주목 받고 있다.Recently, display panels using organic light emitting diodes (OLEDs) have been attracting attention due to rapidly developing semiconductor technologies among various display panels applied to display devices.

유기 발광 소자를 이용한 능동 구동형 유기 발광 표시 장치는 기판 위에 화상 표현의 기본 단위인 화소(pixel)를 매트릭스 방식으로 배열하고, 각 화소마다 박막 트랜지스터(Thin Film Transistor; TFT)를 배치하여 독립적으로 화소를 제어한다. In an active driving type organic light emitting display using organic light emitting diodes, pixels, which are basic units of image expression, are arranged on a substrate in a matrix manner, and thin films are independently disposed by thin film transistors (TFTs) for each pixel. To control.

이러한 유기 발광 표시 장치는 화상을 표시하는 발광 영역과 발광 영역의 외곽에 형성된 비발광 영역을 포함할 수 있는데, 발광 영역에는 박막 트랜지스터 및 이와 전기적으로 연결된 유기 발광 소자들이 형성되며, 비발광 영역에는 발광 영역에서 연장 형성된 배선들이 위치한다.The organic light emitting diode display may include a light emitting area for displaying an image and a non-light emitting area formed at an outer portion of the light emitting area, wherein a thin film transistor and organic light emitting elements electrically connected thereto are formed in the light emitting area, and light is emitted in the non-light emitting area. Wires extending in the area are located.

구체적으로, 박막 트랜지스터는 게이트 전극, 게이트 전극과 중첩되는 채널 영역, 채널 영역과 전기적으로 연결된 소스 전극 및 드레인 전극을 포함한다. 그리고 전극들에서 연장 형성되어 이들 전극에 전압을 인가하는 게이트 배선 및 소스 배선이 비발광 영역에 형성된다. 이 배선들은 외부 기기와 유기 발광 표시 장치를 전기적으로 연결시키는 접속 소자, 예를 들어 연성회로기판(Flexible Printed Circuit Board; FPCB)에 열압착 등의 방법을 통해 연결된다.In detail, the thin film transistor includes a gate electrode, a channel region overlapping the gate electrode, a source electrode and a drain electrode electrically connected to the channel region. Gate wirings and source wirings extending from the electrodes and applying voltage to the electrodes are formed in the non-light emitting region. The wires are connected to a connection element that electrically connects the external device and the organic light emitting display device, for example, a flexible printed circuit board (FPCB) by thermocompression bonding or the like.

전술한 전극들 및 배선들의 재료로서, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo) 등이 주로 사용되며 특히 알루미늄은 재료 단가가 저렴하고, 패턴 형성이 용이하며 낮은 전기 저항으로 인해 많이 사용된다. 그런데, 알루미늄을 배선으로 사용하는 경우 열처리에 의한 이른바, 힐록(hilllock) 또는 위스커(whisker)와 같은 돌기물의 형성 문제와 접합 스파이크(junction spike), 전자이주(electro-migration)와 같은 배선 신뢰성의 문제가 있다. As the material of the above-described electrodes and wirings, aluminum (Al), copper (Cu), molybdenum (Mo), etc. are mainly used, and in particular, aluminum is widely used due to low material cost, easy pattern formation, and low electrical resistance. do. However, when aluminum is used as a wiring, problems of formation of protrusions such as hillocks or whiskers due to heat treatment, and wiring reliability problems such as junction spikes and electro-migration There is.

이에 따라 알루미늄에 소량의 다른 금속을 첨가한 알루미늄 합금이 적용되기도 하는데, 이 경우에는 배선 패턴 가공시 드라이 에칭 공정에서 알루미늄 합금이 잔류하는 잔막이 형성되고 이 잔막이 배선에 흡착되어 배선을 부식시킬 수 있다.Accordingly, an aluminum alloy in which a small amount of another metal is added to aluminum may be applied. In this case, a residual film in which the aluminum alloy remains in the dry etching process during the wiring pattern processing may be formed, and the residual film may be adsorbed on the wiring to corrode the wiring. have.

유도 결합 플라즈마 방법을 이용하여 금속막의 부식을 방지하면서 잔막 없이 패터닝할 수 있는 금속막 패턴의 제조 방법을 제공하고자 한다.The present invention provides a method of manufacturing a metal film pattern that can be patterned without a residual film while preventing corrosion of the metal film using an inductively coupled plasma method.

본 발명의 일 실시예에 따른 금속막 패턴의 제조 방법은, 기판 위에 금속막을 형성하는 단계, 금속막 위에 감광막을 형성하고, 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 단계, 마스크 패턴을 에칭 마스크로 사용하고, 제1 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 금속막을 에칭하는 단계, 제2 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 에싱하여 감광막을 1차 제거하는 단계, 제3 반응 가스 분위에서 유도 결합 플라즈마 방법으로 제1 반응가스에서 제공된 이온 중 잔류하는 이온을 치환시키는 단계 및 스트리퍼를 이용하여 기판 위에 잔류하는 감광막을 2차 제거하는 단계를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a metal film pattern includes forming a metal film on a substrate, forming a photosensitive film on the metal film, exposing and developing the photosensitive film to form a mask pattern, and etching the mask pattern. Etching the metal film by an inductively coupled plasma method in a first reaction gas atmosphere, firstly removing the photoresist film by ashing by an inductively coupled plasma method in a second reactive gas atmosphere, and inductively coupling in a third reactive gas atmosphere. Replacing the remaining ions in the ions provided in the first reaction gas by the plasma method and secondly removing the photoresist film remaining on the substrate using a stripper.

상기 금속막은 알루미늄(Al), 니켈(Ni) 및 란탄(La)을 포함할 수 있다.The metal film may include aluminum (Al), nickel (Ni), and lanthanum (La).

상기 감광막을 1차 제거하는 단계에서, 제1 반응 가스에서 제공된 염소(Cl) 이온이 흡착된 감광막을 제거할 수 있으며, 이온을 치환시키는 단계에서, 잔류하는 염소 이온을 치환시킬 수 있다.In the first step of removing the photosensitive film, the photosensitive film adsorbed with chlorine (Cl) ions provided in the first reaction gas may be removed, and in the step of replacing the ions, the remaining chlorine ions may be replaced.

상기 금속막을 에칭하는 단계에서, 에칭을 위한 유도 결합 플라즈마 장치의 압력 및 바이어스 전력를 조절하여 금속막을 에칭할 수 있다. 여기서, 압력이 1Pa 이하일 수 있고, 바이어스 전력이 150 내지 600W 일 수 있다.In the etching of the metal film, the metal film may be etched by adjusting the pressure and the bias power of the inductively coupled plasma apparatus for etching. Here, the pressure may be 1 Pa or less, and the bias power may be 150 to 600 W.

상기 감광막을 1차 제거하는 단계에서, 에싱을 위한 유도 결합 플라즈마 장치의 바이어스 전력 및 에싱 시간을 조절하여 감광막을 제거할 수 있다. 여기서, 에싱 시간이 60초 이하일 수 있고, 바이어스 전력이 500W 이하일 수 있다.In the first step of removing the photoresist film, the photoresist may be removed by adjusting the bias power and the ashing time of the inductively coupled plasma apparatus for ashing. Here, the ashing time may be 60 seconds or less, and the bias power may be 500 W or less.

상기 제1 반응 가스는 삼염화붕소(BCl3)와 염소(Cl2)을 함유하는 혼합 가스일수 있고, 제2 반응 가스는 산소일 수 있으며, 제3 반응 가스는 플루오르(F)계열의 가스일 수 있다.The first reaction gas may be a mixed gas containing boron trichloride (BCl 3 ) and chlorine (Cl 2 ), the second reaction gas may be oxygen, and the third reaction gas may be a fluorine (F) -based gas. have.

상기 금속막 패턴이 유기 발광 표시 장치 또는 액정 표시 장치의 구동 소자를 위한 금속막 패턴일 수 있다.The metal layer pattern may be a metal layer pattern for a driving element of an organic light emitting diode display or a liquid crystal display.

본 발명의 실시예에 따르면, 유도 결합 플라즈마 공정으로 에칭 및 에싱을 실시하여 니켈과 란탄이 포함된 알루미늄 합금을 에칭하고, 감광막 패턴을 완전히 제거하여 금속막 패턴을 제조함으로써, 금속막의 부식을 방지하면서 효율적으로 패터닝할 수 있다. 이에 따라 금속막 패턴의 표면 특성이 개선되므로 전기적 특성이 향상된 반도체 소자들을 제조할 수 있다.According to an embodiment of the present invention, by etching and ashing in an inductively coupled plasma process to etch the aluminum alloy containing nickel and lanthanum, and completely remove the photoresist pattern to produce a metal film pattern, while preventing corrosion of the metal film It can be patterned efficiently. Accordingly, the surface characteristics of the metal film pattern may be improved, and thus, semiconductor devices having improved electrical characteristics may be manufactured.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 붙일 수 있다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and like reference numerals designate like elements throughout the specification.

또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위해서는 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. When a portion of a layer, film, region, plate, or the like is said to be "on" or "on" another portion, this includes not only when the other portion is "right over" but also when there is another portion in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. do. In addition, when a part is said to "include" a certain component, this means that it may further include other components, except to exclude other components unless otherwise stated.

또한, 본 실시예에서는 반도체 소자에 전압을 인가하기 위한 배선뿐만 아니라 반도체 소자에 형성된 전극들을 금속막 패턴이라 정의한다.In this embodiment, not only the wiring for applying the voltage to the semiconductor device but also the electrodes formed on the semiconductor device are defined as metal film patterns.

도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 금속막 패턴이 적용된 박막 트랜지스터를 제조하는 공정 순서를 나타낸다. 본 실시예에서는 박막 트랜지스터의 게이트 전극에 해당되는 금속막 패턴의 제조 방법을 예로 들어 설명한다.1A to 1I illustrate a process sequence for manufacturing a thin film transistor to which a metal film pattern is applied according to an embodiment of the present invention. In this embodiment, a method of manufacturing a metal film pattern corresponding to a gate electrode of a thin film transistor will be described as an example.

도 1a을 참조하면, 기판(110) 상에 버퍼층(120)을 형성한다. Referring to FIG. 1A, a buffer layer 120 is formed on a substrate 110.

기판(110)은 절연 재질 또는 금속 재질로 이루어질 수 있다. 절연 재질로 유리 또는 플라스틱을 사용할 수 있으며, 금속 재질로는 스테인레스 스틸(stainless using steel; SUS)을 사용할 수 있다. 버퍼층(120)은 이후 액티브층(130)을 형성하는 과정에서 기판(110) 표면에 존재하는 불순물들이 액티브층(130)으로 확산되는 것을 방지한다. 버퍼층(120)은 일례로 실리콘 질화물(SiN)층 또는 실리콘 질화물(SiN)과 실리콘 산화물(SiO2)이 적층된 층으로 이루어질 수 있다.The substrate 110 may be made of an insulating material or a metal material. Glass or plastic may be used as the insulating material, and stainless steel (SUS) may be used as the metal material. The buffer layer 120 then prevents impurities present on the surface of the substrate 110 from being diffused into the active layer 130 in the process of forming the active layer 130. For example, the buffer layer 120 may be formed of a silicon nitride (SiN) layer or a layer in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are stacked.

기판(110) 위에는 비정질 실리콘막이 결정화된 폴리 실리콘막을 패터닝하여 액티브층(130)을 형성한다. 여기서, 액티브층(130)은 이후 불순물 주입 과정을 통해 소스 영역 및 드레인 영역과 이들 사이를 연결하는 채널 영역으로 구분된다. (도 1g에 도시)The active layer 130 is formed on the substrate 110 by patterning the polysilicon film in which the amorphous silicon film is crystallized. Here, the active layer 130 is divided into a source region and a drain region and a channel region connecting therebetween through an impurity implantation process. (Shown in Figure 1g)

도 1b를 참조하면, 액티브층(130)을 덮으면서 버퍼층(120) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 화학적 기상 증착(CVD; Chemical Vapor Deposition)법을 이용하여 형성할 수 있다. Referring to FIG. 1B, a gate insulating layer 140 is formed on the buffer layer 120 while covering the active layer 130. The gate insulating layer 140 may be formed using a chemical vapor deposition (CVD) method.

도 1c를 참조하면, 액티브층(130) 위로 게이트 절연막(140)을 사이에 두고 게이트 전극(150')(도 1f에 도시)을 형성하기 위한 금속막(150)을 형성한다. 금속막(150)은 일례로 증착 공정을 통해 Al/La/Ni 합금으로 이루어질 수 있다.Referring to FIG. 1C, a metal film 150 for forming the gate electrode 150 ′ (shown in FIG. 1F) is formed over the active layer 130 with the gate insulating layer 140 interposed therebetween. The metal film 150 may be made of, for example, an Al / La / Ni alloy through a deposition process.

이하에서는 Al/La/Ni 합금으로 이루어진 금속막(150)이 임의의 패턴을 가지도록 하는 제조 방법에 대해 구체적으로 설명한다.Hereinafter, a manufacturing method in which the metal film 150 made of Al / La / Ni alloy has an arbitrary pattern will be described in detail.

도 1d를 참조하면, 금속막(150) 위에 준비된 감광막 형성용 물질을 도포하여 감광막을 형성하고, 이를 노광 및 현상하여 감광막 패턴(R)을 형성한다. Referring to FIG. 1D, a photosensitive film forming material is coated on the metal film 150 to form a photosensitive film, and the photosensitive film pattern R is formed by exposing and developing the photosensitive film.

도 1e에 도시한 바와 같이, 감광막 패턴(R)을 마스크로 사용하여 금속막(150)을 에칭하면 감광막 패턴(R)이 없는 부분의 금속막(150)의 일부가 에칭되어 제거되고, 이어서 감광막 패턴(R)을 제거하면 도 1f에 도시한 바와 같이, 게이트 전극(150')이 형성된다.As shown in FIG. 1E, when the metal film 150 is etched using the photoresist pattern R as a mask, a part of the metal film 150 in a portion where the photoresist pattern R is not etched is removed to remove the photoresist film. When the pattern R is removed, as shown in FIG. 1F, the gate electrode 150 ′ is formed.

본 실시예에서는 드라이 에칭(dry etching), 일례로 유도 결합 플라즈마 방법을 이용하여 금속막(150) 에칭 및 감광막 패턴(R) 에싱 과정을 수행한다. In the present exemplary embodiment, the metal layer 150 is etched and the photoresist pattern R is ashed by dry etching, for example, using an inductively coupled plasma method.

유도 결합 플라즈마 방법은 저압력으로 RF 전력을 유도적으로 플라즈마에 결합시킴으로써 1011/㎤ 이상의 플라즈마 밀도를 달성하여 고 레이트의 에칭을 실행할 수 있는 방법이다. The inductively coupled plasma method is a method capable of performing a high rate of etching by achieving a plasma density of 10 11 / cm 3 or more by inductively coupling RF power to the plasma at low pressure.

도 2는 유도 결합 플라즈마 장치의 구조를 간략히 나타낸다.2 briefly shows the structure of an inductively coupled plasma apparatus.

도 2를 참조하면, 유도 결합 플라즈마 장치는 플라즈마(P)가 생성되는 챔버(10)를 포함한다. 이 챔버(10)의 내부에는 유리 기판 또는 웨이퍼 등에 제공된 시료(S)를 올려놓기 위한 척(20)이 구비되어 있으며, 챔버(10)의 상부에는 고주파 전원이 접속된 안테나(30)가 설치된다. 이와 같은 구조의 유도 결합 플라즈마 장치는 챔버(10)의 내부에 플라즈마(P)를 발생시키기 위한 반응 가스가 가스 주입구(11)를 통해 주입되고 안테나(30)에는 고주파 전원(41)으로부터 고주파 전력이 인가된다.Referring to FIG. 2, the inductively coupled plasma apparatus includes a chamber 10 in which plasma P is generated. The chamber 10 is provided with a chuck 20 for placing a sample S provided on a glass substrate or a wafer, and an antenna 30 to which a high frequency power source is connected is installed above the chamber 10. . In the inductively coupled plasma apparatus having such a structure, a reactive gas for generating plasma P is injected into the chamber 10 through the gas injection port 11, and the antenna 30 receives high frequency power from the high frequency power supply 41. Is approved.

안테나(30)에 고주파 전력이 인가되면 안테나(30)가 이루는 평면과 수직 방 향에 시간적으로 변화하는 자기장이 형성되며, 시간적으로 변화하는 자기장은 챔버(10) 내부에 유도 전기장을 형성하고 유도 전기장은 전자를 가열하여 플라즈마를 발생시킨다. 이러한 전자들은 주변의 중성기체입자들과 충돌하여 이온 및 라디칼 등을 생성하고 이들은 플라즈마 식각에 이용된다. 또한 별도의 저주파 전원(42)으로부터 척(20)에 전력(이 전력을 '바이어스 전력'이라 칭함)을 인가하면 시료(S)에 입사되는 이온의 에너지를 제어할 수 있다.When high frequency power is applied to the antenna 30, a magnetic field that changes in time in a direction perpendicular to the plane formed by the antenna 30 is formed, and the magnetic field that changes in time forms an induction electric field inside the chamber 10, and generates an induction electric field. The electrons heat the electrons to generate a plasma. These electrons collide with surrounding neutral gas particles to generate ions and radicals, and they are used for plasma etching. In addition, when the electric power (this power is referred to as 'bias power') from the separate low frequency power supply 42 to the chuck 20 can control the energy of ions incident on the sample S.

도 3은 도 1f의 게이트 전극(150')을 형성하는 제조 순서 과정을 나타낸다.3 illustrates a manufacturing process for forming the gate electrode 150 ′ of FIG. 1F.

도 3을 참조하면, 먼저, 챔버(10) 내부를 배기시켜 진공화 상태가 되면, 챔버(10) 내부로 제1 반응 가스를 주입하고 챔버(10) 내부를 필요한 압력으로 유지시킨다.Referring to FIG. 3, first, when the inside of the chamber 10 is evacuated, the first reaction gas is injected into the chamber 10 and the inside of the chamber 10 is maintained at a required pressure.

여기서 제1 반응 가스로는 사염화붕소(BCl3)/염소(Cl2)가 사용되며, BCl3/Cl2을 20/50sccm 의 유량비로 주입하면서 챔버(10) 내부를 1Pa 이하의 압력으로 유지시킨다. 이어서 안테나(30)에는 고주파 전원으로부터 3.5kW 의 고주파 전력이 인가되고, 척(20)에는 저주파 전원(42)으로부터 600W 의 전력(바이어스 전력)이 인가되어 금속막(150)에 입사하는 이온의 에너지를 제어한다. 이러한 과정을 약 250초 동안 진행하여 Al/Ni/La 합금으로 이루어진 금속막(150)을 에칭한다. (S10 단계)Here, boron tetrachloride (BCl 3 ) / chlorine (Cl 2 ) is used as the first reaction gas, and the inside of the chamber 10 is maintained at a pressure of 1 Pa or less while injecting BCl 3 / Cl 2 at a flow rate of 20/50 sccm. Subsequently, high frequency power of 3.5 kW is applied to the antenna 30 from the high frequency power supply, and 600 W electric power (bias power) is applied to the chuck 20 from the low frequency power supply 42 to inject the energy into the metal film 150. To control. This process is performed for about 250 seconds to etch the metal film 150 made of Al / Ni / La alloy. (S10 step)

이어서, 챔버(10) 내부를 다시 배기한 후, 챔버(10) 내부로 제2 반응 가스를 주입하고 챔버 내부를 필요한 압력으로 유지시킨다.Subsequently, after evacuating the inside of the chamber 10 again, a second reaction gas is injected into the chamber 10 and the inside of the chamber is maintained at a required pressure.

여기서, 제2 반응 가스로는 산소가 사용되며, 산소를 200sccm 의 유량으로 주입하면서 챔버(10) 내부를 2Pa 이하의 압력으로 유지시킨다. 이어서 안테나(30)에는 고주파 전원(41)으로부터 2kW의 고주파 전력이 인가되고, 척(20)에는 저주파 전원(42)으로부터 200W의 전력(바이어스 전력)이 인가된다. 이 과정을 약 60초 동한 진행하여 마스크로 사용된 감광막 패턴(R)의 일부를 제거하는 1차 감광막 패턴 제거 공정이 실시된다. 특히, 제1 반응 가스의 염소 가스로부터 제공된 염소 이온이 흡착된 감광막 패턴(R)을 제거한다. (S20 단계) Here, oxygen is used as the second reaction gas, and the inside of the chamber 10 is maintained at a pressure of 2 Pa or less while injecting oxygen at a flow rate of 200 sccm. Subsequently, high frequency power of 2 kW is applied to the antenna 30 from the high frequency power supply 41, and 200 W of power (bias power) is applied to the chuck 20 from the low frequency power source 42. This process is performed for about 60 seconds, and a primary photoresist pattern removal process for removing a portion of the photoresist pattern R used as a mask is performed. In particular, the photosensitive film pattern R to which the chlorine ion provided from the chlorine gas of the first reaction gas is adsorbed is removed. (S20 step)

금속막(150)의 에칭이 종료되면 감광막 패턴(R)을 완전 제거해야 하는데, 별도의 에싱 설비가 필요할 뿐 아니라 시료가 대기 중에 노출된다. 이 과정에서 제1 반응 가스에서 제공되어 금속막(150)에 잔류하는 염소 이온은 대기 중에서 수분과 반응하여 염산(HCl)을 생성하므로, 금속막(150)을 부식시킬 수 있다.  When the etching of the metal film 150 is completed, the photoresist pattern R needs to be completely removed. In addition, a separate ashing facility is required and the sample is exposed to the atmosphere. In this process, chlorine ions provided from the first reaction gas and remaining in the metal film 150 react with water in the air to generate hydrochloric acid (HCl), thereby corroding the metal film 150.

본 실시예는 시료를 대기 중에 노출시키지 않고, 에칭을 진행한 챔버(10)를 이용하여 산소 플라즈마 에싱을 실시함으로써 감광막 패턴(R)을 제거하는데 공정 시간을 단축시킬 수 있을 뿐만 아니라 금속막(150)의 부식을 방지할 수 있다.According to the present exemplary embodiment, the oxygen plasma ashing is performed using the chamber 10 in which the sample has been etched without exposing the sample to the atmosphere, thereby shortening the process time for removing the photoresist pattern R, as well as the metal film 150. ) Corrosion can be prevented.

다음으로, 챔버(10) 내부를 다시 배기한 후, 챔버(10) 내부로 제3 반응 가스를 주입하고 챔버(10) 내부를 필요한 압력으로 유지시킨다.Next, after evacuating the inside of the chamber 10 again, a third reaction gas is injected into the chamber 10 and the inside of the chamber 10 is maintained at a required pressure.

여기서, 제3 반응 가스로는 플루오르(F)계열의 가스, 예를 들어 육플루오르황(SF6)/산소(O2)가스가 사용되며, SF6/O2를 50/200sccm 의 유량비로 주입하면서 챔버(10) 내부를 2Pa 이하의 압력으로 유지시킨다. 이어서 안테나(30)에는 고주파 전원(41)으로부터 2kW의 고주파 전력이 인가되고, 척(20)에는 저주파 전원(42)으로 부터 200W의 전력(바이어스 전력)이 인가된다. 이 과정을 약 60초 동안 진행하면서 잔류하는 염소 이온을 플루오르 이온과 치환시킨다. (S30 단계)Here, as the third reaction gas, a fluorine (F) -based gas, for example sulfur hexafluoride (SF 6 ) / oxygen (O 2 ) gas, is used, while injecting SF 6 / O 2 at a flow rate of 50/200 sccm. The inside of the chamber 10 is maintained at a pressure of 2 Pa or less. Subsequently, high frequency power of 2 kW is applied to the antenna 30 from the high frequency power supply 41, and 200 W of power (bias power) is applied to the chuck 20 from the low frequency power source 42. This process takes about 60 seconds to replace the remaining chlorine ions with fluorine ions. (S30 step)

플루오르 계열의 가스는 플라즈마 방전되어 플루오르 이온을 생성하고, 이 플루오르 이온은 염소 이온보다 반응성이 우수하여 염소 이온과 치환된다. 또한, 플루오르 이온은 금속막과 반응하지 않으므로, 2차적으로 금속막(150)의 부식을 방지할 수 있다.The fluorine series gas is plasma discharged to generate fluorine ions, which are more reactive than chlorine ions and are replaced with chlorine ions. In addition, since fluorine ions do not react with the metal film, corrosion of the metal film 150 can be prevented secondarily.

금속막(150)을 에칭하고 감광막 패턴(R)을 선택적으로 제거하고 나서, 통상적인 스트리퍼를 이용하여 전술한 과정 이후 잔류하는 감광막 패턴(R)을 완전히 제거하는 2차 감광막 패턴 공정이 실시된다. (S40 단계)After etching the metal film 150 and selectively removing the photoresist pattern R, a second photoresist pattern process of completely removing the photoresist pattern R remaining after the above-described process using a conventional stripper is performed. (S40 step)

이하, 구체적인 실험예 및 비교예를 통해 본 실시예의 효과를 설명한다. Hereinafter, the effects of the present embodiment will be described through specific experimental examples and comparative examples.

하기 표 1과 같이, 각각 실험예 1, 비교예 1 및 비교예 2의 에칭 조건에서 금속막을 에칭하였다.As shown in Table 1 below, the metal film was etched under the etching conditions of Experimental Example 1, Comparative Example 1 and Comparative Example 2, respectively.

에칭 조건Etching conditions 압력[Pa]Pressure [Pa] 전력(안테나[kW]/기판[W])Electric power (antenna [kW] / board [W]) 반응가스Reaction gas 공정시간[초]Process time [seconds] 실험예 1Experimental Example 1 0.50.5 3.5/6003.5 / 600 BCl3 / Cl2 BCl 3 / Cl 2 250250 비교예 1Comparative Example 1 0.50.5 3.5/3003.5 / 300 BCl3 / Cl2 BCl 3 / Cl 2 250250 비교예 2Comparative Example 2 1초과More than 1 3.5/6003.5 / 600 BCl3 / Cl2 BCl 3 / Cl 2 250250

도 4a 내지 도 4c는 실험예 및 비교예에 따른 결과를 나타낸 사진이다. 4a to 4c are photographs showing the results according to the experimental example and the comparative example.

도 4a를 참조하면, 실험예 1의 경우 금속막 패턴에 잔막이 없으며, 마스크로 사용된 감광막 패턴도 완전히 제거되었다.Referring to FIG. 4A, in Experimental Example 1, there was no residual film in the metal film pattern, and the photoresist pattern used as the mask was completely removed.

이에 비해, 도 4b(비교예 1) 및 도 4c(비교예 2)를 참조하면 에칭시, 기판에 인가된 전력이 낮거나 챔버 내의 압력이 과도하게 높아서 에칭이 완전하게 이루어지지 않았고, 금속막 패턴에 잔막이 많았다. On the other hand, referring to FIGS. 4B (Comparative Example 1) and 4C (Comparative Example 2), during etching, the etching was not completed because the power applied to the substrate was low or the pressure in the chamber was excessively high. There was a lot of residual film.

따라서 본 실시예와 같이, 니켈 및 란탄이 포함된 알루미늄 합금을 염소 계열 가스를 이용하여 플라즈마 에칭하고, 감광막 패턴 및 합금의 표면에 잔류하는 염소 이온을 제거하는 플라즈마 에싱을 진행하면서 유도 결합 플라즈마 장치의 압력 및 파워를 조절하여 금속막 에칭 및 에싱 조건을 최적화시킴으로써, Al/Ni/La을 이용한 금속막 패턴을 정확하게 패터닝하면서 금속막의 부식을 효과적으로 방지할 수 있었다. Therefore, as in the present embodiment, an aluminum alloy containing nickel and lanthanum is plasma-etched using a chlorine-based gas, and plasma ashing is performed to remove chlorine ions remaining on the photoresist pattern and the surface of the alloy. By optimizing the metal film etching and ashing conditions by adjusting the pressure and power, it was possible to effectively prevent corrosion of the metal film while accurately patterning the metal film pattern using Al / Ni / La.

본 실시예에서 금속막 패턴으로 게이트 전극을 예로 들어 설명하였으나, 전술한 방법은 반도체 소자의 다른 전극(소스 전극, 드레인 전극 및 화소 전극)이나 배선들을 형성하는데 동일하게 적용될 수 있다.In the present embodiment, the gate electrode is used as the metal film pattern as an example. However, the above-described method may be similarly applied to forming other electrodes (source electrode, drain electrode, and pixel electrode) or wirings of the semiconductor device.

다시 도 1g를 참조하면, 게이트 전극(150')이 형성된 게이트 절연막(140) 위로 P형 또는 N형 불순물을 주입하여 반도체층(130)의 양측 가장자리에 소스 영역(135) 및 드레인 영역(136)을 형성한다. 이때, 소스 영역(135) 및 드레인 영역(136) 사이의 영역, 즉 중앙 부분은 채널 영역(137)으로 작용한다.Referring back to FIG. 1G, source or drain regions 135 and drain regions 136 are formed at both edges of the semiconductor layer 130 by injecting P-type or N-type impurities onto the gate insulating layer 140 on which the gate electrode 150 'is formed. To form. In this case, the region between the source region 135 and the drain region 136, that is, the central portion, serves as the channel region 137.

도 1h를 참조하면, 게이트 전극(150)을 덮도록 층간 절연막(160)을 형성한다. 그리고, 마스크 공정 및 식각 공정에 의해 층간 절연막(160)과 게이트 절연막(140)을 패터닝하여 제1 컨택홀(1401) 및 제2 컨택홀(1601)을 형성한다. 이로써, 소스 영역(135) 및 드레인 영역(136)이 컨택홀들(1401, 1601)을 통해 노출된다.Referring to FIG. 1H, an interlayer insulating layer 160 is formed to cover the gate electrode 150. The interlayer insulating layer 160 and the gate insulating layer 140 are patterned by a mask process and an etching process to form the first contact hole 1401 and the second contact hole 1601. As a result, the source region 135 and the drain region 136 are exposed through the contact holes 1401 and 1601.

도 1i를 참조하면, 층간 절연막(160) 위로 제1 컨택홀(1401) 및 제2 컨택홀(1601)을 통하여 소스 영역(135) 및 드레인 영역(136)과 전기적으로 연결되는 소스 전극(171) 및 드레인 전극(172)을 형성한다. 소스 전극(171) 및 드레인 전극(172)은 금속층, 예를 들어 Ti/Al 막 또는 Ti/Al/Ti막으로 이루어질 수 있다.Referring to FIG. 1I, a source electrode 171 electrically connected to the source region 135 and the drain region 136 through the first contact hole 1401 and the second contact hole 1601 over the interlayer insulating layer 160. And a drain electrode 172. The source electrode 171 and the drain electrode 172 may be formed of a metal layer, for example, a Ti / Al film or a Ti / Al / Ti film.

이로써, 박막 트랜지스터(T)를 제조할 수 있다. 이 박막 트랜지스터(T)는 유기 발광 표시 장치, 액정 표시 장치 등의 표시 장치의 구동 소자로 적용될 수 있다.Thereby, the thin film transistor T can be manufactured. The thin film transistor T may be applied as a driving element of a display device such as an organic light emitting diode display and a liquid crystal display.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 금속막 패턴이 적용된 박막 트랜지스터의 제조 과정을 순서대로 도시한 도면이다.1A to 1I are diagrams sequentially illustrating a manufacturing process of a thin film transistor to which a metal film pattern is applied according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 유도 결합 플라즈마 장치의 개략도이다.2 is a schematic diagram of an inductively coupled plasma apparatus according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 금속막 패턴의 제조 방법 과정을 나타낸 순서도이다.3 is a flowchart illustrating a process of manufacturing a metal film pattern according to an embodiment of the present invention.

도 4a는 본 발명의 실험예에 따른 결과를 나타낸 사진이다.Figure 4a is a photograph showing the results according to the experimental example of the present invention.

도 4b 및 도 4c는 본 발명의 비교예에 따른 결과를 나타낸 사진이다.4b and 4c are photographs showing the results according to the comparative example of the present invention.

<도면의 주요 부분에 대한 참조 부호의 설명><Description of reference numerals for the main parts of the drawings>

110; 기판 120; 버퍼층 130; 반도체층110; A substrate 120; Buffer layer 130; Semiconductor layer

140; 게이트 절연막 150; 게이트 전극 160; 층간 절연막140; A gate insulating film 150; Gate electrode 160; Interlayer insulation film

171; 소스 전극 172; 드레인 전극171; Source electrode 172; Drain electrode

Claims (13)

기판 위에 금속막을 형성하는 단계;Forming a metal film on the substrate; 상기 금속막 위에 감광막을 형성하고, 상기 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 단계;Forming a photoresist film on the metal film and exposing and developing the photoresist film to form a mask pattern; 상기 마스크 패턴을 에칭 마스크로 사용하고, 제1 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 상기 금속막을 에칭하는 단계;Using the mask pattern as an etching mask and etching the metal film by an inductively coupled plasma method in a first reaction gas atmosphere; 제2 반응 가스 분위기에서 상기 유도 결합 플라즈마 방법으로 에싱하여 상기 감광막을 1차 제거하는 단계; Firstly removing the photoresist by ashing the inductively coupled plasma method in a second reaction gas atmosphere; 제3 반응 가스 분위에서 상기 유도 결합 플라즈마 방법으로 상기 제1 반응가스에서 제공된 이온 중 잔류하는 상기 이온을 치환시키는 단계; 및Replacing the remaining ions among the ions provided in the first reaction gas by the inductively coupled plasma method in a third reaction gas quantum; And 스트리퍼를 이용하여 상기 기판 위에 잔류하는 감광막을 2차 제거하는 단계Secondly removing the photoresist film remaining on the substrate using a stripper; 를 포함하는 금속막 패턴의 제조 방법.Method of producing a metal film pattern comprising a. 제1항에 있어서,The method of claim 1, 상기 금속막은 알루미늄(Al), 니켈(Ni) 및 란탄(La)을 포함하는 금속막 패턴의 제조 방법.The metal film is a method of manufacturing a metal film pattern including aluminum (Al), nickel (Ni) and lanthanum (La). 제1항에 있어서,The method of claim 1, 상기 감광막을 1차 제거하는 단계에서, 상기 제1 반응 가스에서 제공된 염 소(Cl) 이온이 흡착된 감광막을 제거하고,In the first step of removing the photosensitive film, the photosensitive film adsorbed with chlorine (Cl) ions provided in the first reaction gas is removed, 상기 이온을 치환시키는 단계에서, 잔류하는 상기 염소 이온을 치환시키는 금속막 패턴의 제조 방법.In the step of replacing the ions, a method of producing a metal film pattern to replace the remaining chlorine ions. 제1항에 있어서,The method of claim 1, 상기 금속막을 에칭하는 단계에서, 상기 에칭을 위한 유도 결합 플라즈마 장치의 압력 및 바이어스 전력를 조절하여 상기 금속막을 에칭하는 금속막 패턴의 제조 방법.In the etching of the metal film, adjusting the pressure and bias power of the inductively coupled plasma apparatus for etching to etch the metal film. 제4항에 있어서,The method of claim 4, wherein 상기 압력이 1Pa 이하인 금속막 패턴의 제조 방법.A method for producing a metal film pattern, wherein the pressure is 1 Pa or less. 제4항에 있어서,The method of claim 4, wherein 상기 바이어스 전력이 150 내지 600W 인 금속막 패턴의 제조 방법.The bias power is a manufacturing method of a metal film pattern is 150 to 600W. 제1항에 있어서,The method of claim 1, 상기 감광막을 1차 제거하는 단계에서, 상기 에싱을 위한 유도 결합 플라즈마 장치의 바이어스 전력 및 에싱 시간을 조절하여 상기 감광막을 제거하는 금속막 패턴의 제조 방법.And removing the photoresist by first adjusting the bias power and the ashing time of the inductively coupled plasma apparatus for the ashing. 제7항에 있어서,The method of claim 7, wherein 상기 에싱 시간이 60초 이하인 금속막 패턴의 제조 방법.The manufacturing method of the metal film pattern whose said ashing time is 60 second or less. 제7항에 있어서,The method of claim 7, wherein 상기 바이어스 전력이 500W 이하인 금속막 패턴의 제조 방법.The bias power is 500W or less manufacturing method of a metal film pattern. 제1항에 있어서,The method of claim 1, 상기 제1 반응 가스는 삼염화붕소(BCl3)와 염소(Cl2)을 함유하는 혼합 가스인 금속막 패턴의 제조 방법.And the first reaction gas is a mixed gas containing boron trichloride (BCl 3 ) and chlorine (Cl 2 ). 제1항에 있어서,The method of claim 1, 상기 제2 반응 가스는 산소인 금속막 패턴의 제조 방법.And the second reaction gas is oxygen. 제1항에 있어서,The method of claim 1, 상기 제3 반응 가스는 플루오르(F)계열의 가스인 금속막 패턴의 제조 방법.The third reaction gas is a fluorine (F) -based gas manufacturing method of a metal film pattern. 제1항 내지 제12항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 12, 상기 금속막 패턴이 유기 발광 표시 장치 또는 액정 표시 장치의 구동 소자를 위한 금속막 패턴의 제조 방법.The metal film pattern is a manufacturing method of a metal film pattern for a driving element of an organic light emitting display device or a liquid crystal display device.
KR1020070125617A 2007-12-05 2007-12-05 Method for manufacturing a metal layer pattern KR100898297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125617A KR100898297B1 (en) 2007-12-05 2007-12-05 Method for manufacturing a metal layer pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125617A KR100898297B1 (en) 2007-12-05 2007-12-05 Method for manufacturing a metal layer pattern

Publications (1)

Publication Number Publication Date
KR100898297B1 true KR100898297B1 (en) 2009-05-18

Family

ID=40862239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125617A KR100898297B1 (en) 2007-12-05 2007-12-05 Method for manufacturing a metal layer pattern

Country Status (1)

Country Link
KR (1) KR100898297B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349143B1 (en) 2010-03-30 2014-01-08 삼성디스플레이 주식회사 Method of manufacturing organic light emitting display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001487A (en) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 emthod for etching metal layer
KR20060010009A (en) * 2004-07-27 2006-02-02 동부아남반도체 주식회사 The method for protecting corrosion in semiconductor etching process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001487A (en) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 emthod for etching metal layer
KR20060010009A (en) * 2004-07-27 2006-02-02 동부아남반도체 주식회사 The method for protecting corrosion in semiconductor etching process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349143B1 (en) 2010-03-30 2014-01-08 삼성디스플레이 주식회사 Method of manufacturing organic light emitting display device

Similar Documents

Publication Publication Date Title
US20210210588A1 (en) Display panel and method of producing same
US8455874B2 (en) Display device and method of manufacturing the same
TWI415265B (en) Thin film transistor and method of manufacturing the same
US7887385B2 (en) Organic EL light emitting element, manufacturing method thereof, and display device
WO2015100894A1 (en) Display device, array substrate, and method for fabricating same
KR100305527B1 (en) Method and apparatus for manufactu ring semiconductor device
TWI419336B (en) Semiconductor device and method of making the same
CN105374827B (en) Show equipment and the method for manufacturing the display equipment
KR100728129B1 (en) Organic light emitting display and method of manufacturing the same
WO2015100859A1 (en) Array substrate and method for manufacturing same, and display device
JP6142300B2 (en) Thin film transistor manufacturing method
CN109148535B (en) Array substrate, manufacturing method thereof and display panel
KR101353538B1 (en) Method of manufacturing transparent thin film transistor
US10211342B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display panel
CN111403488B (en) Thin film transistor, preparation method thereof, display substrate and display device
KR100898297B1 (en) Method for manufacturing a metal layer pattern
JP4610080B2 (en) Method for manufacturing semiconductor device
JP2007109733A (en) Semiconductor device, and method of manufacturing same
JP2006032156A (en) Display device and manufacturing method of display device
KR100944808B1 (en) Thin Film Transistor and Fabricating Method Of Thin Film Transistor
JP2008021722A (en) Method and apparatus for manufacturing tft
TWI819592B (en) Semiconductor device and manufacturing method thereof
KR101009432B1 (en) Thin film transistor and fabricating method of the same
JP2020512567A (en) Array substrate and method of manufacturing the same, driving transistor, and display panel
KR100739579B1 (en) Organic light emitting display and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee