KR100892722B1 - 리시버 회로 - Google Patents

리시버 회로 Download PDF

Info

Publication number
KR100892722B1
KR100892722B1 KR1020070116380A KR20070116380A KR100892722B1 KR 100892722 B1 KR100892722 B1 KR 100892722B1 KR 1020070116380 A KR1020070116380 A KR 1020070116380A KR 20070116380 A KR20070116380 A KR 20070116380A KR 100892722 B1 KR100892722 B1 KR 100892722B1
Authority
KR
South Korea
Prior art keywords
level
signal
output
voltage
offset
Prior art date
Application number
KR1020070116380A
Other languages
English (en)
Inventor
황태진
박근우
김용주
송희웅
오익수
김형수
최해랑
이지왕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070116380A priority Critical patent/KR100892722B1/ko
Priority to US12/175,224 priority patent/US7852131B2/en
Application granted granted Critical
Publication of KR100892722B1 publication Critical patent/KR100892722B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 리시버 회로는 제1 클럭에 동기되고 제1 오프셋 전압에 의해 조절되어 복수의 감지 레벨에 따라 입력 데이터를 감지하여 제1 출력 신호를 전송하는 제1 페이즈 전송부; 제1 출력 신호를 입력받아 그 레벨을 조절하는 레벨 변환부; 및 제2 클럭에 동기되고 레벨 변환부의 출력을 제2 오프셋 전압으로 입력받아, 제2 오프셋 전압에 의해 조절되어 복수의 감지 레벨에 따라 입력 데이터를 감지하여 제2 출력 신호를 전송하는 제2 페이즈 전송부를 포함한다.
Figure R1020070116380
멀티 레벨 신호 전송 방식, 레벨 컨버터

Description

리시버 회로 {Receiver Circuit}
본 발명은 반도체 집적 회로에 관한 것으로, 구체적으로는 리시버 회로에 관한 것이다.
통상의 컴퓨터에서 컴포넌트들의 속도가 급속히 증가함에 따라, 반도체 집적 회로에서 저적력 공급 전압과 고속 인터페이스들에 대한 요구가 증가하고 있다.
반도체 메모리 등과 같은 반도체 디바이스 내에서 인터페이스 회로로서 채용되는 입력 리시버는 외부에서 인가되는 신호를 수신하고 버퍼링하여 칩의 내부회로에 전달하는 중요한 역할을 한다. 상기 입력 리시버가 외부 입력 신호의 레벨을 내부 입력 신호의 레벨로 버퍼링할 시 레벨 및 셋업/홀드 타임은 고속 응답 특성을 결정짓는 중요한 요소이다. 상기 입력 리시버는 반도체 디바이스의 종류에 따라 LVTTL,HSTL,GTL 등과 같은 신호 인터페이스 규격 중의 하나를 가질 수 있게 설계된다.
반도체 집적 회로 시스템의 고속 동작을 위해 입력 리시버 회로는 멀티 레벨 신호 전송 방식이 사용되고 있다. 이러한 멀티 레벨 신호 전송 방식은 복수의 레벨에 따라 다른 레벨의 신호를 전송하기 위해 기준 전압으로 직류(DC) 전압 레벨이 필요하다. 그런데 리시버 회로로 전송되는 신호는 먼저 채널을 통과후 입력되는데, 채널 통과시 입력 신호의 감쇄 특성이 있기 때문에 상기 직류(DC) 전압 레벨이 수신된 신호보다 큰 경우 멀티 레벨 신호를 제대로 감지할 수 없다. 기준 전압 레벨을 조정하기 위해 저항을 이용하는 방식은 저항 소자로 인한 공정(Process), 전압(Voltage), 온도(Temperature)의 변동에 취약하며 저항값이 틀어지는 경우에 왜곡된 전압 레벨을 출력하게 된다. 또한, 직류 전압 레벨을 정밀하게 제어하기 위해서는 많은 저항 소자를 필요로 하며, 트리밍에 취약한 단점을 갖고 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로 셋업/홀드 마진을 증가시킨 리시버 회로를 제공하는데 목적이 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 리시버 회로는 제1 클럭에 동기되고 제1 오프셋 전압에 의해 조절되어 복수의 감지 레벨에 따라 입력 데이터를 감지하여 제1 출력 신호를 전송하는 제1 페이즈 전송부; 상기 제1 출력 신호를 입력받아 그 레벨을 조절하는 레벨 변환부; 및 제2 클럭에 동기되고 상기 레벨 변환부의 출력을 제2 오프셋 전압으로 입력받아, 상기 제2 오프셋 전압에 의해 조절되어 상기 복수의 감지 레벨에 따라 상기 입력 데이터를 감지하여 제2 출력 신호를 전송하는 제2 페이즈 전송부를 포함한다.
본 발명에 따른 리시버 회로는 정밀한 오프셋 전압 조절이 가능하고 셋업/홀드 마진을 확보할 수 있으며 다양한 채널 조건에서도 유연하게 적용될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명에 따른 리시버 회로의 블록도이다.
도 1에 도시된 리시버 회로는 제1 내지 제4 레벨 변환부(500~800), 제1 내지 제4 페이즈 전송부(100~400)을 포함한다.
상기 제1 페이즈 전송부(100)는 제1 클럭(CLK<1>)에 동기되고 제1 오프셋 전압에 의해 조절되어 복수의 감지 레벨에 따라 입력 데이터(Data+,Data-)를 감지하여 제1 출력 신호(SA_OUT1,SA_OUB1,,,)를 전송한다. 상기 제1 오프셋 전압은 상기 제1 페이즈 전송부(100) 내의 센스 앰프의 오프셋 전압을 의미한다.
상기 입력 데이터(Data+,Data-)는 일반적으로 트랜스미터(transmitter)에서 전송한 신호가 채널을 통과한 후 신호이며 리시버 회로에 입력되는 신호이다. 상기 입력 데이터(Data+,Data-)는 페어(pair)로 전송되고, 도 5a에 도시된 바와 같이 입력 데이터(Data+,Data-)의 크기에 따라 00,01,10,11로 구분할 수 있다. 또한 도 5b에 도시된 바와 같이, 디퍼렌셜 신호 방식으로 00,01,10,11로 나타낼 수 있다. 디퍼렌셜 신호 방식이란 상기 입력 데이터(Data+,Data-)의 전압 차이를 갖고 상기 입력 데이터(Data+,Data-)의 정보를 구분하는 것이다. 가장 낮은 신호는 00 이며, 가장 높은 신호는 11이다.
상기 제1 페이즈 전송부(100)는 제1 내지 제3 레벨 감지부(110~130) 및 제1 코딩부(140)를 포함한다. 상기 제1 페이즈 전송부(100)의 상세 구성에 대해서는 도 2에 도시된 상기 제1 페이즈 전송부(100)에서 기술하겠다.
상기 제2 페이즈 전송부(200)는 제2 클럭(CLK<2>)에 동기되고 상기 제1 레벨 변환부(500)의 출력을 제2 오프셋 전압으로 입력받아, 상기 제2 오프셋 전압에 의해 조절되어 상기 복수의 감지 레벨에 따라 상기 입력 데이터(Data+,Data-)를 감지하여 제2 출력 신호(SA_OUT4,SA_OUTB4,,,)를 전송한다. 상기 제2 오프셋 전압은 상 기 제2 페이즈 전송부(200) 내의 센스 앰프의 오프셋 전압을 의미한다.
상기 제2 페이즈 전송부(200)는 제4 내지 제6 레벨 감지부(210~230) 및 제2 코딩부(240)를 포함한다.
상기 제3 페이즈 전송부(300)는 제3 클럭(CLK<3>)에 동기되고 상기 제2 레벨 변환부(600)의 출력을 제3 오프셋 전압으로 입력받아, 상기 제3 오프셋 전압에 의해 조절되어 상기 복수의 감지 레벨에 따라 상기 입력 데이터(Data+,Data-)를 감지하여 제3 출력 신호(SA_OUT7,SA_OUTB7,,,)를 전송한다. 상기 제3 오프셋 전압은 상기 제3 페이즈 전송부(300) 내의 센스 앰프의 오프셋 전압을 의미한다.
상기 제3 페이즈 전송부(300)는 제7 내지 제9 레벨 감지부(310~330) 및 제3 코딩부(340)를 포함한다.
상기 제4 페이즈 전송부(400)는 제4 클럭(CLK<4>)에 동기되고 상기 제3 레벨 변환부(700)의 출력을 제4 오프셋 전압으로 입력받아, 상기 제4 오프셋 전압에 의해 조절되어 상기 복수의 감지 레벨에 따라 상기 입력 데이터(Data+,Data-)를 감지하여 제4 출력 신호(SA_OUT10,SA_OUTB10,,,)를 전송한다. 상기 제4 오프셋 전압은 상기 제4 페이즈 전송부(400) 내의 센스 앰프의 오프셋 전압을 의미한다.
상기 제4 페이즈 전송부(400)는 제10 내지 제12 레벨 감지부(410~430) 및 제4 코딩부(440)를 포함한다.
상기 제1 레벨 변환부(500)는 상기 제1 출력 신호(SA_OUT1,SA_OUTB1,,,)를 입력받아 그 레벨을 조절하여 상기 제2 페이즈 전송부(200)의 제2 오프셋 전압단에 전송한다.
상기 제1 레벨 변환부(500)는 제1 레벨 컨버터(510), 제2 레벨 컨버터(520) 및 제3 레벨 컨버터(530)를 포함한다. 상기 제1 레벨 컨버터(510)는 상기 제1 레벨 감지부(110)의 출력을 입력받아 레벨을 변환하여 상기 제4 레벨 감지부(210)로 전송한다. 상기 제2 레벨 컨버터(520)는 상기 제2 레벨 감지부(120)의 출력을 입력받아 상기 제5 레벨 감지부(220)로 전송한다. 상기 제3 레벨 컨버터(530)는 상기 제3 레벨 감지부(130)의 출력을 입력받아 상기 제6 레벨 감지부(230)로 전송한다.
상기 제2 레벨 변환부(600)는 상기 제2 출력 신호를 입력받아 그 레벨을 조절하여 상기 제3 페이즈 전송부(300)의 제3 오프셋 전압단에 전송한다. 상기 제2 레벨 변환부(600)는 제4 레벨 컨버터(610), 제5 레벨 컨버터(620) 및 제6 레벨 컨버터(630)를 포함한다. 상기 제4 내지 제6 레벨 컨버터(610~630)는 각각 제4 내지 제6 레벨 감지부(210~230)의 출력을 입력받아 제7 내지 제9 레벨 감지부(310~330)로 전송한다.
상기 제3 레벨 변환부(700)는 상기 제3 출력 신호를 입력받아 그 레벨을 조절하여 상기 제4 페이즈 전송부(400)의 제4 오프셋 전압단에 전송한다. 상기 제3 레벨 변환부(700)는 제7 레벨 컨버터(710), 제8 레벨 컨버터(720) 및 제9 레벨 컨버터(730)를 포함한다. 상기 제7 내지 제9 레벨 컨버터(710~730)는 각각 상기 제7 내지 제9 레벨 감지부(310~330)의 출력을 입력받아 제10 내지 제12 레벨 감지부(410~430)로 전송한다.
상기 제4 레벨 변환부(800)는 상기 제4 출력 신호를 입력받아 그 레벨을 조절하여 상기 제1 페이즈 전송부(100)의 제1 오프셋 전압단에 전송한다. 상기 제4 레벨 변환부(800)는 제10 레벨 컨버터(810), 제11 레벨 컨버터(820) 및 제12 레벨 컨버터(830)를 포함한다. 상기 제10 내지 제12 레벨 컨버터(810~830)는 각각 상기 제10 내지 제12 레벨 감지부(410~430)의 출력을 입력받아 제1 내지 제3 레벨 감지부(110~130)로 전송한다.
도 2는 도 1에 도시된 상기 제1 페이즈 전송부(100)의 상세 블록도이다.
상기 제1 페이즈 전송부(100)는 제1 레벨 감지부(110), 제2 레벨 감지부(120), 제3 레벨 감지부(130) 및 제1 코딩부(140)를 포함한다.
상기 제1 레벨 감지부(110)는 상기 제1 오프셋 전압 중 제1 전압(off<1>,offb<1>)에 따라 상기 입력 데이터(Data+,Data-)에서 제1 레벨 이상의 신호를 감지 및 증폭하여 상기 제1 출력 신호(SA_OUT1,SA_OUTB1,,,) 중 제1 감지 신호(SA_OUT1,SA_OUTB1)를 출력한다. 상기 제1 전압(off<1>,offb<1>)은 상기 제10 레벨 컨버터(810)의 출력이며, 상기 제1 감지 신호(SA_OUT1,SA_OUTB1)는 상기 제1 레벨 컨버터(510)에 입력된다.
상기 제1 레벨 감지부(110)는 제1 센스 앰프(10) 및 제1 래치부(20)를 포함한다.
상기 제1 센스 앰프(10)는 상기 입력 데이터(Data+,Data-)에서 상기 제1 레벨 이상의 신호를 감지 및 증폭한다. 상기 제1 래치부(20)는 상기 제1 감지 신호(SA_OUT1,SA_OUTB1)를 입력받아 래치하여 상기 제1 코딩부(140)로 전송한다.
상기 제2 레벨 감지부(120)는 상기 제1 오프셋 전압 중 제2 전압(off<2>,offb<2>)에 따라 상기 입력 데이터(Data+,Data-)에서 제2 레벨 이상의 신호를 감지 및 증폭하여 상기 제1 출력 신호(SA_OUT1,SA_OUTB1,,,) 중 제2 감지 신호(SA_OUT2,SA_OUTB2)를 출력한다. 상기 제2 전압(off<2>,offb<2>)은 상기 제11 레벨 컨버터(820)의 출력이며, 상기 제2 감지 신호는 상기 제2 레벨 컨버터(520)에 입력된다.
상기 제2 레벨 감지부(120)는 제2 센스 앰프(30) 및 제2 래치부(40)를 포함한다.
상기 제2 센스 앰프(30)는 상기 입력 데이터(Data+,Data-)에서 상기 제2 레벨 이상의 신호를 감지 및 증폭한다. 상기 제2 래치부(40)는 상기 제2 감지 신호(SA_OUT2,SA_OUTB2)를 입력받아 래치하여 상기 제1 코딩부(140)로 전송한다.
상기 제3 레벨 감지부(130)는 상기 제1 오프셋 전압 중 제3 전압(off<3>,offb<3>)에 따라 상기 입력 데이터(Data+,Data-)에서 제3 레벨 이상의 신호를 감지 및 증폭하여 상기 제1 출력 신호(SA_OUT1,SA_OUTB1,,,) 중 제3 감지 신호(SA_OUT3,SA_OUTB3)를 출력한다. 상기 제3 전압(off<3>,offb<3>)은 상기 제12 레벨 컨버터(830)의 출력이며, 상기 제3 감지 신호(SA_OUT3,SA_OUTB3)는 상기 제3 레벨 컨버터(530)에 입력된다.
상기 제3 레벨 감지부(130)는 제3 센스 앰프(50) 및 제3 래치부(60)를 포함한다.
상기 제3 센스 앰프(50)는 상기 입력 데이터(Data+,Data-)에서 상기 제3 레벨 이상의 신호를 감지 및 증폭한다. 상기 제3 래치부(60)는 상기 제3 감지 신호(SA_OUT3,SA_OUTB3)를 입력받아 래치하여 상기 제1 코딩부(140)로 전송한다.
상기 제1 코딩부(140)는 상기 제1 레벨 감지부(110)의 출력(SA_OUT1,SA_OUTB1), 상기 제2 레벨 감지부(120)의 출력(SA_OUT2,SA_OUTB2) 및 상기 제3 레벨 감지부(130)의 출력(SA_OUT3,SA_OUTB3)을 입력받아 코딩하여 제1 페이즈 출력 신호(RXDATA_0<1:0>)를 출력한다.
도 2에 도시된 상기 제1 페이즈 전송부(100)의 동작을 설명하면 다음과 같다. 상기 제1 내지 제3 센스 앰프(10,30,50)는 상기 제1 클럭(CLK<1>)에 동기되어 구동되고, 상기 데이터(Data+,Data-)를 입력받아 각각 제1 레벨, 상기 제2 레벨, 상기 제3 레벨 이상인 경우 하이 레벨의 신호를, 그 이하인 경우 로우 레벨의 신호를 출력한다. 상기 제1 내지 제3 래치부(20,40,60)는 각각 상기 제1 내지 제3 센스 앰프(10,30,50)의 출력을 래치하여 상기 제1 코딩부(140)로 출력한다.
도 3은 도 1에 도시된 상기 제1 레벨 컨버터(510)의 일 실시예를 나타낸 상세 회로도이다.
상기 제2 레벨 컨버터(520) 내지 제12 레벨 컨버터(830)의 상세 회로 구성은 입력 신호 및 출력 신호가 차이가 있을 뿐 그 외는 동일하다.
상기 제1 레벨 컨버터(510)는 상기 제1 센스 앰프(10)의 출력 신호(SA_OUT1,SA_OUTB1)를 각각 입력받아 각 신호의 레벨을 바꾸어 상기 제 2 오프셋 전압 중 제4 전압(off<4>,offb<4>)을 출력하는 제1 레벨 컨버팅부(511)를 포함한다.
또한, 상기 제 1 레벨 컨버터(510)는 제1 전압 콘트롤러(512) 및 제1 조절부(513)를 추가로 포함할 수 있다.
상기 제1 레벨 컨버팅부(511)는 저항(R), 제1 내지 제3 엔모스 트래지스터(NM1~NM3)로 구성된다. 상기 제1 내지 제2 엔모스 트랜지스터(NM1~NM2)는 상기 제1 센스 앰프(10)의 출력 신호(SA_OUT1,SA_OUTB1)를 각각 입력받는다. 상기 제3 엔모스 트랜지스터(NM3)는 제1 바이어스 전압(Vbias1)에 따라 상기 제1 레벨 컨버팅부(511)를 구동시킨다.
상기 저항(R)은 공급 전압(VDD)과 상기 제1 노드(Node_1) 또는 상기 제2 노드(Node_2) 사이에 연결되어 상기 제 2 오프셋 전압 중 제4 전압(off<4>,offb<4>)을 조절한다. 상기 제4 전압(off<4>,offb<4>)은 도 1에 도시된 상기 제4 센스 앰프의 오프셋 전압이다.
도 3에 도시된 상기 제1 레벨 컨버터(510)의 동작을 설명하면 다음과 같다.
상기 제1 센스 앰프(10)의 출력을 입력받아 그 전압차에 따라 상기 제1 노드(Node_1)와 상기 제2 노드(Node_2)에서 상기 제4 전압(off<4>,offb<4>)을 출력한다. 상기 제1 센스 앰프(10)의 출력(SA_OUT1,SA_OUTB1)이 각각 하이, 로우 이면 상기 제2 엔모스 트랜지스터(NM2)가 턴온되고, 상기 제4 전압(off<4>,offb<4>)은 각각 하이, 로우가 된다. 다만, 상기 제1 레벨 컨버터(510)는 상기 저항(R)의 크기에 따라 상기 제4 전압 레벨을 상기 공급 전압(VDD) 레벨에 비해 감소시킬 수 있다. 상기 저항(R)의 크기가 클수록 상기 제4 전압(off<4>,offb<4>)의 크기는 감소될 수 있다.
상기 제1 전압 콘트롤러(512)는 상기 코드값(CODE<1:N>)에 따라 오프셋 제어 신호(OCC1+,OCC1-)를 출력한다. 상기 전압 콘트롤러(512)는 디지털 아날로그 컨버 터로 구현할 수 있다.
상기 제1 조절부(513)는 상기 오프셋 제어 신호(OCC1+,OCC1-)에 따라 상기 제4 전압 레벨을 조절한다.
상기 제1 조절부(513)는 제4 내지 제6 엔모스 트랜지스터(NM4~NM6)로 구성된다.
상기 제4 내지 제5 엔모스 트랜지스터(NM4~NM5)는 상기 오프셋 제어 신호(OCC1+,OCC1-)를 입력받아 상기 제1 노드(Node_1) 및 상기 제2 노드(Node_2)의 전압을 조절한다. 상기 제 6 엔모스 트랜지스터(NM6)는 제2 바이어스 전압(Vbias2)에 따라 상기 제1 조절부(513)를 구동시킨다. 상기 제2 바이어스 전압(Vbias2) 및 상기 오프셋 제어 신호(OCC1+,OCC1-)를 조절함으로써, 상기 제4 전압 레벨은 상기 제1 레벨 컨버터(510)에 의해 조절된 값에서 추가로 조절될 수 있다.
도 4는 도 1 및 도 2에 도시된 상기 제1 센스 앰프(10)의 일 실시예를 나타낸 상세 회로도이다.
상기 제1 센스 앰프(10)는 구동부(13), 입력 비교부(12), 오프셋 전압 비교부(11) 및 증폭부(14)를 포함한다.
상기 구동부(13)는 상기 제1 클럭(clk)이 인에이블됨에 따라 상기 제1 센스 앰프(10)를 구동시킨다. 상기 구동부(13)는 상기 제1 클럭(clk)에 따라 상기 제1 센스 앰프(10)를 구동시킨다. 또는, 상기 구동부(13)는 파워업 신호(pwdnb)에 따라 상기 제1 센스 앰프(10)를 구동시킨다. 상기 구동부(13)는 제1 내지 제2 엔모스 트랜지스터(N1,N2)로 구현할 수 있다. 상기 제1 클럭(clk)이 인에이블되고, 상기 파 워업 신호(pwdnb)가 인에이블됨에 따라 상기 제1 내지 제2 엔모스 트랜지스터(N1~N2)는 턴온되어 상기 제1 센스 앰프(10)의 전류 패스를 제공한다.
상기 입력 비교부(12)는 상기 입력 데이터(Data+,Data-)의 레벨에 따라 제3 노드(Node_3) 및 제4 노드(Node_4) 전압을 조절한다. 상기 입력 비교부(12)는 제3 내지 제4 엔모스 트랜지스터(N3,N4)로 구성된다.
상기 오프셋 전압 비교부(11)는 상기 오프셋 전압(REF+,REF-)의 레벨에 따라 상기 제3 노드(Node_3) 및 상기 제4 노드(Node_4) 전압을 조절한다. 상기 오프셋 전압 비교부(11)는 제5 내지 제6 엔모스 트랜지스터(N5,N6)로 구성된다.
상기 증폭부(14)는 상기 제3 노드(Node_3) 및 상기 제4 노드(Node_4)의 전압을 감지 및 증폭한다. 상기 증폭부(14)는 제1 내지 제5 피모스 트랜지스터(P1~P5) 및 제7 내지 제8 엔모스 트랜지스터(N7,N8)로 구성된다.
도 4에 도시된 상기 제1 센스 앰프(10)의 동작을 설명하면 다음과 같다.
상기 제1 클럭(clk)이 디스에이블되면, 상기 제1 센스 앰프(10)는 구동되지 않는다. 즉, 상기 제1,제2 피모스 트랜지스터(P1,P2) 및 제5 피모스 트랜지스터(P5)가 턴온되어 상기 출력 신호(SA_OUT1,SA_OUTB1)는 공급 전압 레벨을 유지한다. 상기 제1 엔모스 트랜지스터(N1)가 턴오프되므로 전류 패스가 차단되므로 상기 입력 데이터(Data+,Data-)에 따른 증폭 동작을 수행하지 않는다.
또한, 상기 파워업 신호(pwdnb)가 인에이블되고 상기 제1 클럭(clk)이 인에이블되면, 상기 제1 내지 제2 피모스 트랜지스터(P1,P2) 및 상기 제5 피모스 트랜지스터(P5)는 턴오프되고, 상기 제1 내지 제2 엔모스 트랜지스터(N1,N2)는 턴온된 다. 따라서, 상기 입력 데이터(Data+,Data-)에 따라 증폭 동작을 수행한다.
먼저, 상기 오프셋 전압(VREF+,VREF-)에 비해 낮은 레벨의 상기 입력 데이터(Data+,Data-)가 입력될 때, 상기 제3 노드(Node_3) 및 상기 제4 노드(Node_4) 의 전위 레벨은 상기 오프셋 전압(VREF+,VREF-)에 의해 결정되어, 상기 입력 데이터(Data+,Data-) 신호의 레벨에 관계없이 로우 레벨의 신호를 출력한다. 여기서 낮은 레벨이라 함은, 상기 오프셋 전압(VREF+,VREF-) 또는 상기 입력 데이터(Data+,Data-)의 절대값이 적음을 의미한다.
또한, 상기 오프셋 전압(VREF+,VREF-)에 비해 높은 레벨의 상기 입력 데이터(Data+,Data-)가 입력될 때, 상기 제3 노드(Node_3) 및 상기 제4 노드(Node_4)의 전위 레벨은 상기 입력 데이터(Data+,Data-)에 레벨에 따라 결정되고 하이 레벨의 신호를 출력한다.
상기 제2 내지 제3 센스 앰프(30,50)의 상세 회로는 상기 제1 센스 앰프(10)와 오프셋 전압 및 출력 신호가 다를 뿐이고, 그 외의 구성은 동일하다.
본 발명의 목적은 상기 페이즈 전송부들의 출력 레벨을 그대로 상기 오프셋 전압들로 입력하는 경우, 상기 페이즈 전송부들의 출력 레벨까지 풀스윙시 오프셋 트랜지스터의 턴온/턴오프 타임이 길어지므로 리시버 회로의 셋업/홀드 마진이 저하되는 문제를 해결하기 위한 것이다. 따라서, 본 발명은 상기 페이즈 전송부들의 출력 레벨을 상기 레벨 컨버터들에 의해 풀스윙폭을 감소시킨 후 상기 레벨 컨버터들의 출력을 상기 오프셋 전압들로 입력함으로써, 그 다음 클럭이 인에이블될 때 상기 오프셋 전압들이 안정적으로 입력되어 있으므로 셋업/홀드 마진을 개선할 수 있다. 또한, 본 발명은 상기 조절부에 의해 상기 오프셋 전압들을 조절할 수 있으므로 추가적인 오프셋 마진의 개선이 가능하다.
이와 같이, 본 발명에 따른 리시버 회로는 클럭 위상차 90도 간격으로 데이터를 전송할 수 있어 고속 데이터의 전송이 가능하다. 또한, 상기 레벨 컨버터에 의해 센스 앰프의 출력 전압 레벨을 조절하여 상기 오프셋 전압으로 입력함으로써 셋업/홀드 마진이 개선될 수 있다.
본 발명에 따른 리시버 회로는 메모리, CPU, ASIC 등 다양한 분야에 적용될 수 있다. 또한, 본 발명에 따른 리시버 회로는 멀티 페이즈에 따라 4개의 페이즈 클럭을 기준으로 신호를 감지하였으나, 4개 이상 또는 이하인 경우에도 적용될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명에 따른 리시버 회로의 블록도,
도 2는 도 1에 도시된 상기 제1 페이즈 전송부의 상세 블록도,
도 3은 도 1에 도시된 상기 제1 레벨 디텍터의 상세 회로도,
도 4는 도 2에 도시된 제1 센스 앰프의 상세 블록도,
도 5는 본 발명에 따른 입력 데이터를 나타낸 파형도이다.
<도면의 주요 부분에 대한 부호 설명>
100,200,300,400 : 제1,제2,제3,제4 페이즈 전송부
500,600,700,800 : 제1,제2,제3,제4 레벨 변환부
110,120,130 : 제1,제2,제3 레벨 감지부
510,520,530 : 제1,제2,제3 레벨 디텍터
10,30,50 : 제1,제2,제3 센스 앰프
20,40,60 : 제1,제2,제3 래치부
140,240,340,440 : 제1,제2,제3,제4 코딩부
512 : 전압 콘트롤러 513 : 조절부

Claims (7)

  1. 제1 클럭에 동기되고 제1 오프셋 전압에 의해 조절되어 복수의 감지 레벨에 따라 입력 데이터를 감지하여 제1 출력 신호를 전송하는 제1 페이즈 전송부;
    상기 제1 출력 신호를 입력받아 그 레벨을 조절하는 레벨 변환부; 및
    제2 클럭에 동기되고 상기 레벨 변환부의 출력을 제2 오프셋 전압으로 입력받아, 상기 제2 오프셋 전압에 의해 조절되어 상기 복수의 감지 레벨에 따라 상기 입력 데이터를 감지하여 제2 출력 신호를 전송하는 제2 페이즈 전송부를 포함하는 리시버 회로.
  2. 제 1 항에 있어서,
    상기 제1 페이즈 전송부는,
    상기 제1 오프셋 전압 중 제1 전압에 따라 상기 입력 데이터에서 제1 레벨 이상의 신호를 감지 및 증폭하여 상기 제1 출력 신호 중 제1 감지 신호를 출력하는 제1 레벨 감지부;
    상기 제1 오프셋 전압 중 제2 전압에 따라 상기 입력 데이터에서 제2 레벨 이상의 신호를 감지 및 증폭하여 상기 제1 출력 신호 중 제2 감지 신호를 출력하는 제2 레벨 감지부; 및
    상기 제1 레벨 감지부의 출력 및 상기 제2 레벨 감지부의 출력을 입력받아 코딩하여 제1 페이즈 출력 신호를 출력하는 코딩부를 포함하는 리시버 회로
  3. 제 2 항에 있어서,
    상기 제1 레벨 감지부는,
    상기 입력 데이터에서 상기 제1 레벨 이상의 신호를 감지 및 증폭하는 제1 센스 앰프; 및
    상기 제1 감지 신호를 입력받아 래치하여 상기 코딩부로 전송하는 래치부를 포함하는 것을 특징으로 하는 리시버 회로.
  4. 제 3 항에 있어서,
    상기 레벨 변환부는,
    상기 제1 감지 신호를 입력받아 레벨을 변환하여 상기 제2 페이즈 전송부로 출력하는 제1 레벨 컨버터; 및
    상기 제2 감지 신호를 입력받아 레벨을 변환하여 상기 제2 페이즈 전송부로 출력하는 제2 레벨 컨버터를 포함하는 리시버 회로.
  5. 제 4 항에 있어서,
    상기 제1 레벨 컨버터는,
    오프셋 제어 신호에 따라 상기 제1 오프셋 전압 레벨을 조절하는 조절부를 추가로 포함하는 것을 특징으로 하는 리시버 회로.
  6. 제 5 항에 있어서,
    상기 제1 레벨 컨버터는,
    코드값에 따라 상기 오프셋 제어 신호를 출력하는 전압 콘트롤러를 추가로 포함하는 것을 특징으로 하는 리시버 회로.
  7. 제 3 항에 있어서,
    상기 제1 센스 앰프는,
    상기 제 1 클럭이 인에이블됨에 따라 상기 제1 센스 앰프를 구동시키는 구동부;
    상기 입력 데이터의 레벨에 따라 제1 노드 및 제2 노드 전압을 조절하는 입력 비교부;
    상기 제1 전압의 레벨에 따라 상기 제1 노드 및 상기 제2 노드 전압을 조절하는 오프셋 전압 비교부; 및
    상기 제1 노드 및 상기 제2 노드의 전압을 감지 및 증폭하는 증폭부를 포함하는 리시버 회로.
KR1020070116380A 2007-11-15 2007-11-15 리시버 회로 KR100892722B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070116380A KR100892722B1 (ko) 2007-11-15 2007-11-15 리시버 회로
US12/175,224 US7852131B2 (en) 2007-11-15 2008-07-17 Receiver circuit of semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116380A KR100892722B1 (ko) 2007-11-15 2007-11-15 리시버 회로

Publications (1)

Publication Number Publication Date
KR100892722B1 true KR100892722B1 (ko) 2009-04-10

Family

ID=40641267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116380A KR100892722B1 (ko) 2007-11-15 2007-11-15 리시버 회로

Country Status (2)

Country Link
US (1) US7852131B2 (ko)
KR (1) KR100892722B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653877B2 (en) * 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
US10211832B1 (en) 2017-12-05 2019-02-19 Micron Technology, Inc. Input buffer circuit
US10651832B2 (en) * 2018-08-10 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009269A (ko) * 2002-07-23 2004-01-31 엘지전자 주식회사 다중 클럭 위상 결정 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
AU2003211094A1 (en) 2002-02-15 2003-09-09 Quellan, Inc. Multi-level signal clock recovery technique
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
KR100995656B1 (ko) * 2007-09-04 2010-11-19 주식회사 하이닉스반도체 리시버 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009269A (ko) * 2002-07-23 2004-01-31 엘지전자 주식회사 다중 클럭 위상 결정 시스템

Also Published As

Publication number Publication date
US20090128200A1 (en) 2009-05-21
US7852131B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
US7301371B2 (en) Transmitter of a semiconductor device
KR100588752B1 (ko) 차동 전류 구동 방식의 전송 시스템
US7288967B2 (en) Differential output driver and semiconductor device having the same
JP5089094B2 (ja) 出力ドライバ
US9035677B2 (en) High-speed low power stacked transceiver
KR100995656B1 (ko) 리시버 회로
CN111614332B (zh) 信号接收器电路以及包括其的半导体装置和半导体***
US7825699B2 (en) Receiver circuit having compensated offset voltage
US20080088365A1 (en) Semiconductor device and method for decreasing noise of output driver
JP2008113196A (ja) 信号検知回路
KR20170093381A (ko) 리시버 회로 및 이를 이용하는 시스템
US20140043084A1 (en) Signal electric potential conversion circuit
US8441283B2 (en) Integrated circuit
KR100892722B1 (ko) 리시버 회로
KR100897280B1 (ko) 리시버 회로
US7535293B2 (en) Preamplifier circuits and methods of calibrating an offset in the same
CN112562753A (zh) 参考电压训练电路以及包括其的半导体设备
TW201509130A (zh) 用於自不同類型之裝置接收資料的系統與方法
KR100897282B1 (ko) 리시버 회로
US10298419B2 (en) Low voltage differential signaling driver
US8400194B2 (en) Interface system for a cog application
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
KR101006430B1 (ko) 리시버 회로
JP2017063272A (ja) 通信ノード
JP2007166603A (ja) 出力ドライバ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee