KR100889781B1 - 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 - Google Patents
멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 Download PDFInfo
- Publication number
- KR100889781B1 KR100889781B1 KR20070042041A KR20070042041A KR100889781B1 KR 100889781 B1 KR100889781 B1 KR 100889781B1 KR 20070042041 A KR20070042041 A KR 20070042041A KR 20070042041 A KR20070042041 A KR 20070042041A KR 100889781 B1 KR100889781 B1 KR 100889781B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- bit
- memory device
- flash memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (45)
- 각각이 멀티-비트 데이터를 저장하는 메모리 셀들을 포함하는 멀티-비트 플래시 메모리 장치를 프로그램하는 방법에 있어서:선택된 메모리 셀에 저장될 데이터가 최하위 데이터인 지의 여부를 판별하고,상기 선택된 메모리 셀에 저장될 데이터가 최하위 데이터가 아닌 것으로 판별될 때, 상기 선택된 메모리 셀에 저장되어 있으며 상기 선택된 메모리 셀에 저장될 데이터보다 하위인 하위 데이터를 상기 멀티-비트 플래시 메모리 장치의 백업 메모리 블록으로 백업하는 것을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 하위 데이터를 상기 백업 메모리 블록으로 백업한 후, 상기 저장될 데이터를 상기 선택된 메모리 셀에 프로그램하는 것을 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 선택된 메모리 셀에 저장될 데이터가 최하위 데이터인 것으로 판별될 때, 백업 동작 없이 상기 저장될 데이터를 상기 선택된 메모리 셀에 프로그램하는 것을 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 플래시 메모리 장치는 낸드 플래시 메모리 장치, 노어 플래시 메모리 장치, 그리고 상변환 메모리 장치 중 어느 하나를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 메모리 셀들 각각은 2-비트 데이터를 저장하는 것을 특징으로 하는 방법.
- 제 5 항에 있어서,상기 백업 메모리 블록으로 백업된 하위 데이터는 최하위 데이터인 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 메모리 셀들 각각은 M-비트 데이터(M은 3 또는 그 보다 큰 정수)를 저장하는 것을 특징으로 하는 방법.
- 제 7 항에 있어서,상기 백업 메모리 블록으로 백업된 하위 데이터는 상기 최상위 데이터보다 하위인 첫 번째 데이터 비트 내지 (M-1)번째 데이터 비트 모두 또는 적어도 하나를 포함하는 것을 특징으로 하는 방법.
- 각각이 멀티-비트 데이터를 저장하는 메모리 셀들을 포함하는 멀티-비트 플래시 메모리 장치를 프로그램하는 방법에 있어서:저장될 데이터를 선택된 메모리 셀에 프로그램하고,상기 선택된 메모리 셀에 저장될 데이터가 최상위 데이터보다 하위인 하위 데이터인 지의 여부를 판별하고,상기 선택된 메모리 셀에 저장될 데이터가 상기 하위 데이터인 것으로 판별될 때, 상기 선택된 메모리 셀에 저장된 상기 하위 데이터를 상기 멀티-비트 플래시 메모리 장치의 백업 메모리 블록으로 백업하는 것을 포함하는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 메모리 셀들 각각은 2-비트 데이터를 저장하는 것을 특징으로 하는 방법.
- 제 10 항에 있어서,상기 백업 메모리 블록으로 백업된 하위 데이터는 최하위 데이터인 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 메모리 셀들 각각은 M-비트 데이터(M은 3 또는 그 보다 큰 정수)를 저장하는 것을 특징으로 하는 방법.
- 제 12 항에 있어서,상기 백업 메모리 블록으로 백업된 하위 데이터는 상기 최상위 데이터보다 하위인 첫 번째 데이터 비트 내지 (M-1)번째 데이터 비트 모두 또는 적어도 하나를 포함하는 것을 특징으로 하는 방법.
- 멀티-비트 데이터를 저장하는 메모리 셀들을 갖는 메모리 블록들을 포함하는 멀티-비트 플래시 메모리 장치를 프로그램하는 방법에 있어서:페이지 오프셋 값에 따라, 선택된 메모리 블록에 저장될 데이터가 백업될 데이터인 지의 여부를 판별하고,판별 결과에 따라 상기 선택된 메모리 블록에 저장될 데이터의 시작 페이지를 기준으로 페이지 오프셋 값에 속하는 상기 선택된 메모리 블록의 하위 페이지 데이터를 백업 메모리 블록으로 백업하는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 선택된 메모리 블록에 저장될 데이터가 백업될 데이터로서 판별될 때, 상기 선택된 메모리 블록에 저장될 데이터의 시작 페이지를 기준으로 페이지 오프 셋 값에 속하는 상기 선택된 메모리 블록의 하위 페이지 데이터는 상기 백업 메모리 블록으로 백업되는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 선택된 메모리 블록에 저장될 데이터가 백업될 데이터가 아닌 것으로 판별될 때, 상기 저장될 데이터는 상기 선택된 메모리 블록에 프로그램되는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 플래시 메모리 장치는 낸드 플래시 메모리 장치를 포함하는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 멀티-비트 데이터는 M-비트 데이터(M은 2 또는 그 보다 큰 정수)인 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 메모리 블록들 각각은 하나의 페이지 오프셋 값을 갖는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,상기 메모리 블록들 각각은 적어도 2개의 페이지 오프셋 값들을 갖는 것을 특징으로 하는 방법.
- 제 14 항에 있어서,파워-온시 상기 선택된 메모리 블록에 대한 파워 페일이 검출될 때, 상기 백업 메모리 블록에 백업된 데이터와 상기 선택된 메모리 블록의 유효 데이터는 여분의 메모리 블록으로 복사되는 것을 특징으로 하는 방법.
- 복수의 메모리 블록들을 포함하는 멀티-비트 플래시 메모리 장치와; 그리고상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터의 시작 어드레스를 기준으로 페이지 오프셋 값에 속하는 하위 데이터가 있는 지의 여부를 판별하도록 구성되며; 상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 있는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 상기 메모리 블록들 중 여분의 메모리 블록으로 백업되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 메모리 시스템.
- 제 22 항에 있어서,상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 없는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터가 선택된 메모리 블록에 프로그램되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 메모리 시스템.
- 제 22 항에 있어서,상기 메모리 셀들 각각은 2-비트 데이터를 저장하는 메모리 시스템.
- 제 24 항에 있어서,상기 백업 메모리 블록으로 백업된 하위 데이터는 최하위 데이터인 메모리 시스템.
- 제 22 항에 있어서,상기 메모리 셀들 각각은 M-비트 데이터(M은 3 또는 그 보다 큰 정수)를 저장하는 메모리 시스템.
- 제 26 항에 있어서,상기 백업 메모리 블록으로 백업된 하위 데이터는 첫 번째 데이터 비트 내지 (M-1)번째 데이터 비트 모두 또는 적어도 하나를 포함하는 메모리 시스템.
- 제 22 항에 있어서,상기 메모리 시스템은 파워-온시 상기 선택된 메모리 블록에 대한 파워 페일이 생겼는 지의 여부를 검출하도록 구성되는 메모리 시스템.
- 제 28 항에 있어서,상기 선택된 메모리 블록에 대한 파워 페일이 검출될 때, 상기 메모리 컨트롤러는 상기 백업 메모리 블록에 백업된 데이터와 상기 선택된 메모리 블록의 유효 데이터가 여분의 메모리 블록으로 복사되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 메모리 시스템.
- 제 22 항에 있어서,상기 멀티-비트 플래시 메모리 장치는 낸드 플래시 메모리 장치를 포함하는 메모리 시스템.
- 제 22 항에 있어서,상기 멀티-비트 플래시 메모리 장치와 상기 메모리 컨트롤러는 OneNANDTM 플래시 메모리 장치를 구성하는 메모리 시스템.
- 복수의 메모리 블록들을 포함하는 멀티-비트 플래시 메모리 장치와; 그리고상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터의 어드레스와 페이지 오프셋 값을 더하여 얻어진 어드레스를 상기 프로그램될 데이터의 시작 어드레스로서 결정하도록 구성되는 메모리 시스템.
- 복수의 메모리 블록들을 포함하는 멀티-비트 플래시 메모리 장치와; 그리고상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터가 하위 데이터에 영향을 주는 적어도 하나의 페이지를 빈 페이지로 설정하도록 구성되는 메모리 시스템.
- 멀티-비트 플래시 메모리 장치와;상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러와; 그리고상기 메모리 컨트롤러를 제어하도록 구성된 호스트를 포함하며, 상기 호스트는 청구항 1에 기재된 방법을 수행하는 디바이스 드라이버를 포함하는 컴퓨팅 시스 템.
- 멀티-비트 플래시 메모리 장치와;상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러와; 그리고상기 메모리 컨트롤러를 제어하도록 구성된 호스트를 포함하며, 상기 호스트는 청구항 9에 기재된 방법을 수행하는 디바이스 드라이버를 포함하는 컴퓨팅 시스템.
- 멀티-비트 플래시 메모리 장치와;상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러와; 그리고상기 메모리 컨트롤러를 제어하도록 구성된 호스트를 포함하며, 상기 호스트는 청구항 14에 기재된 방법을 수행하는 디바이스 드라이버를 포함하는 컴퓨팅 시스템.
- 멀티-비트 데이터를 저장하도록 구성된 메모리 시스템과; 그리고상기 메모리 시스템을 제어하도록 구성된 호스트를 포함하며,상기 메모리 시스템은복수의 메모리 블록들을 포함하는 멀티-비트 플래시 메모리 장치와; 그리고상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터의 시작 어드레스를 기준으로 페이지 오프셋 값에 속하는 하위 데이터가 있는 지의 여부를 판별하도록 구성되며; 상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 있는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 상기 메모리 블록들 중 여분의 메모리 블록으로 백업되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 컴퓨팅 시스템.
- 멀티-비트 플래시 메모리 장치와; 그리고상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 저장될 데이터가 메타 데이터인 지의 여부를 판별하도록 구성되며; 상기 멀티-비트 플래시 메모리 장치에 저장될 데이터가 메타 데이터로 판별될 때, 상기 메모리 컨트롤러는 상기 메타 데이터의 어드레스와 페이지 오프셋 값을 더하여 얻어진 어드레스를 상기 메타 데이터의 시작 어드레스로서 결정하도록 구성되는 메모리 시스템.
- 제 38 항에 있어서,상기 멀티-비트 플래시 메모리 장치에 저장될 데이터가 메타 데이터가 아닌 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터의 시작 어드레스를 기준으로 페이지 오프셋 값에 속하는 하위 데이터가 있는 지의 여부를 판별하는 메모리 시스템.
- 제 39 항에 있어서,상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 있는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 상기 메모리 블록들 중 여분의 메모리 블록으로 백업되도록 상기 멀티 -비트 플래시 메모리 장치를 제어하는 메모리 시스템.
- 제 40 항에 있어서,상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 없는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터가 선택된 메모리 블록에 프로그램되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 메모리 시스템.
- 멀티-비트 플래시 메모리 장치와; 그리고상기 멀티-비트 플래시 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 저장될 데이터가 메타 데이터인 지의 여부를 판별하도록 구성되며; 상기 멀티-비트 플래시 메모리 장치에 저장될 데이터가 메타 데이터로 판별될 때, 상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터가 하위 데이터에 영향을 주는 적어도 하나의 페이지를 빈 페이지로 설정하도록 구성되는 메모리 시스템.
- 제 42 항에 있어서,상기 멀티-비트 플래시 메모리 장치에 저장될 데이터가 메타 데이터가 아닌 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 멀티-비트 플래시 메모리 장치에 프로그램될 데이터의 시작 어드레스를 기준으로 페이지 오프셋 값에 속하는 하위 데이터가 있는 지의 여부를 판별하는 메모리 시스템.
- 제 43 항에 있어서,상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 있는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 상기 메모리 블록들 중 여분의 메모리 블록으로 백업되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 메모리 시스템.
- 제 44 항에 있어서,상기 프로그램될 데이터의 시작 어드레스를 기준으로 상기 페이지 오프셋 값에 속하는 하위 데이터가 없는 것으로 판별될 때, 상기 메모리 컨트롤러는 상기 프로그램될 데이터가 선택된 메모리 블록에 프로그램되도록 상기 멀티-비트 플래시 메모리 장치를 제어하는 메모리 시스템.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070042041A KR100889781B1 (ko) | 2007-04-30 | 2007-04-30 | 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 |
US12/150,558 US8031522B2 (en) | 2007-04-30 | 2008-04-28 | Memory system, program method thereof, and computing system including the same |
CN2008100956128A CN101303891B (zh) | 2007-04-30 | 2008-04-29 | 存储***及其编程方法和包括存储***的计算*** |
CN201310542391.5A CN103632722B (zh) | 2007-04-30 | 2008-04-29 | 存储***及其编程方法和包括存储***的计算*** |
TW097115782A TWI496275B (zh) | 2007-04-30 | 2008-04-29 | 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統 |
US13/220,194 US8223544B2 (en) | 2007-04-30 | 2011-08-29 | Memory system, program method thereof, and computing system including the same |
US13/550,000 US8614914B2 (en) | 2007-04-30 | 2012-07-16 | Memory system, program method thereof, and computing system including the same |
US14/139,175 US9030876B2 (en) | 2007-04-30 | 2013-12-23 | Memory system, program method thereof, and computing system including the same |
US14/491,156 US9275742B2 (en) | 2007-04-30 | 2014-09-19 | Memory system, program method thereof, and computing system including the same |
US14/831,116 US9460796B2 (en) | 2007-04-30 | 2015-08-20 | Memory system, program method thereof, and computing system including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070042041A KR100889781B1 (ko) | 2007-04-30 | 2007-04-30 | 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080097001A KR20080097001A (ko) | 2008-11-04 |
KR100889781B1 true KR100889781B1 (ko) | 2009-03-20 |
Family
ID=39886779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070042041A KR100889781B1 (ko) | 2007-04-30 | 2007-04-30 | 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 |
Country Status (4)
Country | Link |
---|---|
US (6) | US8031522B2 (ko) |
KR (1) | KR100889781B1 (ko) |
CN (2) | CN101303891B (ko) |
TW (1) | TWI496275B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150029401A (ko) * | 2013-09-10 | 2015-03-18 | 에스케이하이닉스 주식회사 | 데이터 저장 시스템 및 그것의 동작 방법 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100889781B1 (ko) | 2007-04-30 | 2009-03-20 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 |
US8031517B2 (en) * | 2008-07-30 | 2011-10-04 | Samsung Electronics Co., Ltd. | Memory device, memory system having the same, and programming method of a memory cell |
US8274842B1 (en) * | 2008-09-25 | 2012-09-25 | Adesto Technologies Corporation | Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits |
US20120137093A1 (en) * | 2010-11-30 | 2012-05-31 | Micron Technology, Inc. | Reliable write for non-volatile memory |
US8681562B2 (en) * | 2011-01-10 | 2014-03-25 | Micron Technology, Inc. | Memories and methods of programming memories |
US9324433B2 (en) * | 2011-04-25 | 2016-04-26 | Microsoft Technology Licensing, Llc | Intelligent flash reprogramming |
US20130205066A1 (en) * | 2012-02-03 | 2013-08-08 | Sandisk Technologies Inc. | Enhanced write abort management in flash memory |
KR101979392B1 (ko) * | 2012-05-17 | 2019-05-16 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR20130128685A (ko) * | 2012-05-17 | 2013-11-27 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US9256502B2 (en) * | 2012-06-19 | 2016-02-09 | Oracle International Corporation | Method and system for inter-processor communication |
KR102002826B1 (ko) | 2012-12-04 | 2019-07-23 | 삼성전자 주식회사 | 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법 |
KR101994672B1 (ko) * | 2012-12-04 | 2019-07-01 | 삼성전자 주식회사 | 저장 장치 및 저장 장치의 동작 방법 |
KR102106959B1 (ko) | 2013-02-21 | 2020-05-07 | 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 | 멀티 레벨 셀 비휘발성 메모리 시스템 |
US9117530B2 (en) | 2013-03-14 | 2015-08-25 | Sandisk Technologies Inc. | Preserving data from adjacent word lines while programming binary non-volatile storage elements |
US9672919B2 (en) * | 2013-04-22 | 2017-06-06 | Apple Inc. | Techniques for reducing power-down time in non-volatile memory devices |
US9009568B2 (en) | 2013-08-09 | 2015-04-14 | Sandisk Technologies Inc. | Sensing parameter management in non-volatile memory storage system to compensate for broken word lines |
US20160216910A1 (en) * | 2013-09-27 | 2016-07-28 | Virtium Llc | Solving MLC NAND paired page program using reduced spatial redundancy |
DE102014104717B4 (de) * | 2014-04-03 | 2019-08-01 | Hyperstone Gmbh | Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern |
KR20160074237A (ko) * | 2014-12-18 | 2016-06-28 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102295208B1 (ko) | 2014-12-19 | 2021-09-01 | 삼성전자주식회사 | 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법 |
KR20160132169A (ko) * | 2015-05-06 | 2016-11-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법 |
KR102651425B1 (ko) * | 2016-06-30 | 2024-03-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
CN108614744B (zh) * | 2016-12-09 | 2021-12-03 | 北京兆易创新科技股份有限公司 | 基于NAND flash的掉电保护方法和装置 |
US11055226B2 (en) * | 2018-06-29 | 2021-07-06 | Intel Corporation | Mitigation of cache-latency based side-channel attacks |
CN109062822B (zh) * | 2018-07-18 | 2021-09-07 | 北京世纪东方通讯设备有限公司 | 一种机车无线通信数据的存储方法及装置 |
KR20200076886A (ko) * | 2018-12-20 | 2020-06-30 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US11309032B2 (en) | 2019-11-26 | 2022-04-19 | Samsung Electronics Co., Ltd. | Operating method of memory system including memory controller and nonvolatile memory device |
CN113360423A (zh) * | 2020-03-03 | 2021-09-07 | 瑞昱半导体股份有限公司 | 数据储存***及操作数据储存***的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080027419A (ko) * | 2006-09-22 | 2008-03-27 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
KR20080035353A (ko) * | 2006-10-19 | 2008-04-23 | 삼성전자주식회사 | 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
KR100266745B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치 |
KR100295135B1 (ko) * | 1997-12-31 | 2001-07-12 | 윤종용 | 멀티-비트 셀 구조를 갖는 비휘발성 메모리 장치 |
US7660941B2 (en) * | 2003-09-10 | 2010-02-09 | Super Talent Electronics, Inc. | Two-level RAM lookup table for block and page allocation and wear-leveling in limited-write flash-memories |
JP3983969B2 (ja) * | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2002334586A (ja) | 2001-05-07 | 2002-11-22 | Yamaha Corp | フラッシュメモリを用いた情報記憶方法および情報記憶プログラム |
JP2002351685A (ja) | 2001-05-22 | 2002-12-06 | Sankyo Seiki Mfg Co Ltd | 不揮発性メモリのデータ更新方法及び制御装置 |
JP2003132693A (ja) | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6549457B1 (en) * | 2002-02-15 | 2003-04-15 | Intel Corporation | Using multiple status bits per cell for handling power failures during write operations |
TW547859U (en) * | 2002-05-30 | 2003-08-11 | Ritek Corp | Nonvolatile memory device with a laser indicating function |
US6988175B2 (en) | 2003-06-30 | 2006-01-17 | M-Systems Flash Disk Pioneers Ltd. | Flash memory management method that is resistant to data corruption by power loss |
US8112574B2 (en) * | 2004-02-26 | 2012-02-07 | Super Talent Electronics, Inc. | Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes |
KR100526188B1 (ko) * | 2003-12-30 | 2005-11-04 | 삼성전자주식회사 | 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리 |
CN100433195C (zh) * | 2003-12-31 | 2008-11-12 | 深圳市朗科科技股份有限公司 | 闪存介质数据写入方法 |
US7420847B2 (en) | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
US7515831B2 (en) * | 2005-02-25 | 2009-04-07 | O2Micro International Ltd. | System and method for auto-configuring a telecommunication device with an embedded controller |
US7275140B2 (en) | 2005-05-12 | 2007-09-25 | Sandisk Il Ltd. | Flash memory management method that is resistant to data corruption by power loss |
KR100721012B1 (ko) * | 2005-07-12 | 2007-05-22 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP4991131B2 (ja) | 2005-08-12 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
KR100756711B1 (ko) | 2005-08-12 | 2007-09-07 | 가부시끼가이샤 도시바 | 데이터의 파괴를 방지하는 반도체 메모리 장치 |
US7526715B2 (en) * | 2005-10-17 | 2009-04-28 | Ramot At Tel Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
US20070101186A1 (en) * | 2005-11-02 | 2007-05-03 | Inventec Corporation | Computer platform cache data remote backup processing method and system |
CN1933026A (zh) * | 2006-08-18 | 2007-03-21 | 福昭科技(深圳)有限公司 | 高可靠排序管理扇区的存储结构 |
KR100809320B1 (ko) | 2006-09-27 | 2008-03-05 | 삼성전자주식회사 | 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법 |
KR100799688B1 (ko) * | 2007-01-03 | 2008-02-01 | 삼성전자주식회사 | 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법 |
KR100889781B1 (ko) | 2007-04-30 | 2009-03-20 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 |
US8533562B2 (en) | 2007-09-12 | 2013-09-10 | Sandisk Technologies Inc. | Data protection after possible write abort or erase abort |
-
2007
- 2007-04-30 KR KR20070042041A patent/KR100889781B1/ko active IP Right Grant
-
2008
- 2008-04-28 US US12/150,558 patent/US8031522B2/en active Active
- 2008-04-29 CN CN2008100956128A patent/CN101303891B/zh active Active
- 2008-04-29 CN CN201310542391.5A patent/CN103632722B/zh active Active
- 2008-04-29 TW TW097115782A patent/TWI496275B/zh active
-
2011
- 2011-08-29 US US13/220,194 patent/US8223544B2/en active Active
-
2012
- 2012-07-16 US US13/550,000 patent/US8614914B2/en active Active
-
2013
- 2013-12-23 US US14/139,175 patent/US9030876B2/en active Active
-
2014
- 2014-09-19 US US14/491,156 patent/US9275742B2/en active Active
-
2015
- 2015-08-20 US US14/831,116 patent/US9460796B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080027419A (ko) * | 2006-09-22 | 2008-03-27 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
KR20080035353A (ko) * | 2006-10-19 | 2008-04-23 | 삼성전자주식회사 | 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150029401A (ko) * | 2013-09-10 | 2015-03-18 | 에스케이하이닉스 주식회사 | 데이터 저장 시스템 및 그것의 동작 방법 |
KR102117929B1 (ko) * | 2013-09-10 | 2020-06-02 | 에스케이하이닉스 주식회사 | 데이터 저장 시스템 및 그것의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US8223544B2 (en) | 2012-07-17 |
US20150357041A1 (en) | 2015-12-10 |
US9030876B2 (en) | 2015-05-12 |
TWI496275B (zh) | 2015-08-11 |
CN101303891A (zh) | 2008-11-12 |
TW200849568A (en) | 2008-12-16 |
US20150006802A1 (en) | 2015-01-01 |
US20120284452A1 (en) | 2012-11-08 |
KR20080097001A (ko) | 2008-11-04 |
US20080266948A1 (en) | 2008-10-30 |
CN103632722A (zh) | 2014-03-12 |
US20110314207A1 (en) | 2011-12-22 |
US8614914B2 (en) | 2013-12-24 |
US8031522B2 (en) | 2011-10-04 |
CN101303891B (zh) | 2013-12-04 |
CN103632722B (zh) | 2017-01-11 |
US9460796B2 (en) | 2016-10-04 |
US9275742B2 (en) | 2016-03-01 |
US20140112070A1 (en) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100889781B1 (ko) | 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템 | |
JP5376872B2 (ja) | マルチ−ビットデータを格納するメモリシステム及びその読み出し方法 | |
US7751238B2 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
US9159441B2 (en) | Method of operating memory device assuring reliability and memory system | |
TWI419159B (zh) | 記憶體系統 | |
US8621266B2 (en) | Nonvolatile memory system and related method of performing erase refresh operation | |
US9852032B2 (en) | Data storage devices and data maintenance methods | |
US8607120B2 (en) | Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same | |
KR100823170B1 (ko) | 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드 | |
US8611150B2 (en) | Flash memory device including flag cells and method of programming the same | |
US20140115419A1 (en) | Memory system that detects bit errors due to read disturbance and methods thereof | |
US11380402B2 (en) | Memory system and operating method thereof | |
US8924774B2 (en) | Semiconductor memory device and method for operating the same | |
US8885406B2 (en) | Memory device, memory control device, and memory control method | |
JP2009211188A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 12 |