KR100888503B1

KR100888503B1 - 통신 시스템의 디레이트 매칭 방법 및 장치

Info

Publication number: KR100888503B1
Application number: KR1020070024394A
Authority: KR
Inventors: 조대순; 김태중; 김영섭; 박형준
Original assignee: 한국전자통신연구원; 삼성전자주식회사
Priority date: 2006-12-01
Filing date: 2007-03-13
Publication date: 2009-03-12
Also published as: US7792022B2; KR20080050191A; US20080130510A1

Abstract

통신 시스템에서 디레이트 매칭 장치는 수신 데이터를 복수의 블록으로 나누고, 각 블록마다 동시에 각 블록에 속하는 데이터를 디레이트 매칭한다. 이렇게 하면, 디레이트 매칭 시간이 단축된다.

디레이트, 매칭, 펑쳐링, 반복

Description

통신 시스템의 디레이트 매칭 방법 및 장치{METHOD AND APPARATUS FOR DERATE MATCHING IN COMMUNICATION SYSTEM}

도 1은 본 발명의 실시 예에 따른 이동통신 시스템의 송신단에서의 레이트 매칭 장치를 개략적으로 나타낸 도면이다.

도 2는 본 발명의 실시 예에 따른 이동통신 시스템의 수신단에서의 디레이트 매칭 장치를 개략적으로 나타낸 도면이다.

도 3은 본 발명의 실시 예에 따른 디레이트 매칭 장치의 동작 과정을 나타낸 도면이다.

도 4는 도 2의 데이터 분할부에서 복수의 블록으로 나눈 수신 데이터의 구조를 나타낸 도면이다.

본 발명은 통신 시스템에서 디레이트 매칭 방법 및 장치에 관한 것이다.

이동통신 시스템의 송신단에서는 레이트 매칭(Rate matching)을 수행하고, 이동통신 시스템의 수신단에서는 디레이트 매칭(Derate matching)을 수행한다. 레이트 매칭은 부호화된 비트 수를 망으로 송출하기 전에 레이트 매칭 패턴에 따라 반복(Repetition) 또는 펑쳐링(Puncturing)하여 부호화된 비트 수를 망의 전송에 요구되는 비트 수로 맞추는 과정을 의미하고, 디레이트 매칭은 역으로 이동통신 시스템의 수신단에서 반복 또는 펑쳐링된 수신 데이터를 복호화하기 전에 그 레이트 매칭된 상태를 푸는 과정을 의미한다. 이와 같은 디레이트 매칭을 수행하는 수신단의 디레이트 매칭 장치에서는 망으로부터 수신된 데이터의 처음부터 마지막 비트까지 레이트 매칭된 상태를 풀기 위한 디레이트 매칭 알고리즘을 적용하고 있다. 이를 위해서는 수신된 데이터의 수만큼 클럭 수가 필요하다. 그런데, 전송률이 높아져 하나의 전송 시간 간격(Transmit Time Interval, 이하 "TTI"라 함) 내에서 입력 데이터 수가 많아지는 경우, TTI에 해당하는 클럭 수보다 입력 데이터의 크기가 커질 수 있다. 이 경우, 입력 데이터를 하나의 프로세싱으로 디레이트 매칭 알고리즘을 적용할 수가 없으며, 또한 디레이트 매칭 시간이 길어지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 디레이트 매칭 시간을 단축시킬 수 있는 이동통신 시스템에서 디레이트 매칭 방법 및 장치를 제공하는 것이다.

본 발명의 한 실시 예에 따른 디레이트 매칭 방법은, 수신 데이터를 복수의 블록으로 나누는 단계, 그리고 상기 복수의 블록의 각 블록에 속하는 데이터를 디레이트 매칭하여 출력하는 단계를 포함한다.

본 발명의 다른 실시 예에 따른 디레이트 매칭 장치는, 데이터 분할부, 복수의 디레이트 매칭부, 그리고 데이터 결합부를 포함한다. 데이터 분할부는 수신 데 이터를 복수의 블록으로 나누고, 각 블록에 속하는 데이터를 출력한다. 복수의 디레이트 매칭부 각각은 대응하는 블록에 속하는 데이터를 입력받아 디레이트 매칭을 수행한 후 디레이트 매칭된 데이터를 출력한다. 그리고 데이터 결합부는 출력된 복수의 디레이트 매칭된 데이터를 합하여 하나의 데이터를 생성한다.

본 발명의 또 다른 실시 예에 따른 디레이트 매칭 방법은, 수신 데이터를 복수의 블록으로 나누는 단계, 상기 복수의 블록의 (i-1) 번째 블록의 초기 오차 값과 원 데이터가 아닌 비트의 개수로 i 번째 블록의 초기 오차 값을 결정하는 단계, 상기 i 번째 블록의 초기 오차 값으로 상기 i 번째 블록의 원 데이터가 아닌 비트의 개수를 결정하는 단계, 상기 복수의 블록 중 첫 번째 블록부터 상기 i 번째 블록의 원 데이터가 아닌 비트의 개수로 (i+1) 번째 블록의 주소 값을 결정하는 단계, 그리고 상기 결정된 (i+1) 번째 블록의 주소 값으로부터 (i+1) 번째 블록의 데이터에 대해 디레이트 매칭을 수행하는 단계를 포함한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니 라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 각 블록은 특정한 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.

이제 본 발명의 실시 예에 따른 이동통신 시스템에서 디레이트 매칭 방법 및 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 본 발명의 실시 예에서는 3GE 이동통신 시스템을 예로 들어서 설명하였지만, 본 발명의 실시 예는 다른 이동통신 시스템에도 적용될 수 있다.

도 1에 나타낸 바와 같이, 레이트 매칭 장치(100)는 비트 분리부(110), 제1 레이트 매칭부(120), 가상 버퍼(130), 제2 레이트 매칭부(140) 및 비트 수집부(150)를 포함한다.

비트 분리부(110)는 부호화된 비트들로 이루어진 입력 신호(N_TTI)를 정보 비트(Systematic bits)와 제1 및 제2 잉여 비트(Parity 1 bits, Parity 2 bits)로 분리하여 제1 매칭부(120)로 출력한다.

제1 레이트 매칭부(120)는 수신된 정보 비트와 제1 및 제2 잉여 비트들에 대해 레이트 매칭을 수행한 후 가상 버퍼(130)로 출력한다(N_sys, N_p1, N_p2). 이때, 제1 레이트 매칭부(120)는 정보 비트를 제외한 제1 및 제2 잉여 비트에 대해 정해진 레이트 매칭 패턴에 따라 레이트 매칭 알고리즘을 이용하여 레이트 매칭을 위한 펑쳐 링 또는 반복을 수행한다.

가상 버퍼(130)는 제1 매칭부(120)로부터 출력된 정보 비트(N_sys)와 레이트 매칭된 제1 및 제2 잉여 비트(N_p1, N_p2)들을 저장한다.

제2 레이트 매칭부(140)는 정보 비트(N_sys)와 제1 및 제2 잉여 비트(N_p1, N_p2)를 합한 데이터 크기가 망의 물리 채널에서 전송 가능한 비트 수가 되도록 가상 버퍼(130)로부터 출력된 정보 비트(N_sys)와 제1 및 제2 잉여 비트(N_p1, N_p2)들에 대해 각각 정해진 레이트 매칭 패턴에 따라 레이트 매칭 알고리즘을 이용하여 레이트 매칭을 수행하고, 레이트 매칭된 데이터를 비트 수집부(150)로 출력한다(N_t,_sys, N_t,_p1, N_t,_p2).

비트 수집부(150)는 제2 레이트 매칭부(140)로부터 출력된 레이트 매칭된 비트들을 합한 후 인터리빙하여 출력한다. 이때, 인터리빙된 데이터는 변조되어 망으로 출력된다. 그리고 수신단은 망으로부터 변조된 데이터를 수신하고, 수신된 데이터를 디인터리빙하여 디레이트 매칭 장치로 출력한다.

도 2는 본 발명의 실시 예에 따른 이동통신 시스템의 수신단에서의 디레이트 매칭 장치를 개략적으로 나타낸 도면이고, 도 3은 본 발명의 실시 예에 따른 디레이트 매칭 장치의 동작 과정을 나타낸 도면이다. 도 4는 도 2의 데이터 분할부에서 복수의 블록으로 나눈 수신 데이터의 구조를 나타낸 도면이다.

도 2 및 도 3에 나타낸 바와 같이, 본 발명의 실시 예에 따른 디레이트 매칭 장치(200)는 데이터 분할부(210), 복수의 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1), 복수의 주소 값 결정부(230₁, 230₂, 230₃, …, 230_k+1), 복수의 디레이트 매칭부(240₁, 240₂, 240₃, …, 240_k+1) 및 데이터 결합부(250)를 포함한다.

데이터 분할부(210)는 수신 데이터를 복수의 블록으로 분할하고(S310), 각 블록에 해당하는 데이터를 각 블록에 대응하는 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1)로 전달한다. 이때, 도 4에 도시한 바와 같이, 비트의 수가 D개인 수신 데이터를 (k+1)개의 블록(BLK Num=1, BLK Num=2, BLK Num=3, …, BLK Num=k, BLK Num=k+1)으로 나눌 수 있다. 이때, 1부터 k번째 블록(BLK Num=1, BLK Num=2, BLK Num=3, …, BLK Num=k)까지의 각 블록(BLK Num=1, BLK Num=2, BLK Num=3, …, BLK Num=k)당 데이터의 비트의 개수는 M 개이고, 마지막 (k+1)번째 블록(BLK Num=k+1)의 데이터의 비트의 개수는 수신 데이터의 비트 개수(D)에서 (k*M)만큼을 뺀 수가 된다. 여기서, 블록의 개수는 복수의 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1), 복수의 주소 값 결정부(230₁, 230₂, 230₃, …, 230_k+1) 및 복수의 디레이트 매칭부(240₁, 240₂, 240₃, …, 240_k+1)의 각 개수와 동일하며, 복수의 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1), 복수의 주소값 결정부(230₁, 230₂, 230₃, …, 230_k+1) 및 복수의 디레이트 매칭부(240₁, 240₂, 240₃, …, 240_k+1)는 복수의 블록(BLK Num=1, BLK Num=2, BLK Num=3, …, BLK Num=k, BLK Num=k+1)에 각각 대응한다.

각 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1)는 대응하는 블록의 데이터에 적용된 레이트 매칭 패턴을 구하기 위한 초기 오차 값(e_ini)을 계산하고(S320), 계산된 초기 오차 값(e_ini)과 레이트 매칭 장치에서 사용한 레이트 매칭 파라미터로부터 각 블록의 데이터에서 펑쳐링(또는 반복)된 비트의 개수(deltaN)를 결정한다(S330). 여기서, 펑쳐링(또는 반복)된 비트의 개수는 송신하고자 하는 원 데이터가 아닌 데이터의 비트의 개수를 의미한다. 각 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1)는 각 블록의 초기 오차 값과 펑쳐링(또는 반복)된 비트의 개수를 구하기 위해 아래와 같은 파라미터 검출 알고리즘을 사용한다. 이때, e_plus, e_minus 및 e_ini는 상위에서 그 값이 주어진다.

<파라미터 검출 알고리즘>

여기서, Nout는 수신 데이터의 길이를 나타내며, k는 마지막 블록을 제외한 블록의 수이고, M은 각 블록의 데이터의 크기이다. 단, 마지막 블록((k+1) 번째 블 록)의 데이터의 크기는 M이 아닐 수도 있다. 또한 (Nout/k)가 정수가 나올 경우에는 마지막 블록(BLK Num=k+1)의 데이터는 0이 된다. e_ini[i]는 (i+1) 번째 블록의 초기 오차 값이고, deltaN[i]는 (i+1) 번째 블록의 펑쳐링(또는 반복)된 비트의 개수이다(0≤i≤k-1). e_plus와 e_minus는 레이트 매칭 장치에서 사용한 레이트 매칭 파라미터로서, e_plus는 레이트 매칭 패턴을 계산하기 위해 사용되는 오차 e 값의 증가값이고, e_minus는 레이트 매칭 패턴을 계산하기 위해 사용되는 오차 e 값의 감소값이다.

각 주소 값 결정부(230₁, 230₂, 230₃, …, 230_k+1)는 대응하는 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1)로부터 결정된 펑쳐링(또는 반복)된 개수로부터 각 블록의 주소 값을 결정한다(S340). 예를 들어, k 개의 블록의 크기는 각각 M이고, 첫 번째 블록에서 펑쳐링(또는 반복)된 개수가 deltaN[0]이면, 두 번째 블록의 주소 값은 블록의 비트의 개수 M에서 첫 번째 블록에서 펑쳐링(또는 반복)된 개수를 뺀 값(=M*1-(deltaN[0]))이 된다. 그리고 세 번째 블록의 주소 값은 첫 번째 및 두 번째 블록의 비트의 개수에서 첫 번째 및 두 번째 블록에서 펑쳐된(또는 반복)된 개수를 뺀 값(=M*2-(deltaN[0]+deltaN[1]))이 된다. 따라서, 각 블록의 주소 값은 다음의 수학식 1과 같다.

각 디레이트 매칭부(240₁, 240₂, 240₃, …, 240_k+1)는 대응하는 패턴 결정부(220₁, 220₂, 220₃, …, 220_k+1)로부터 결정된 초기 에러 값(e_ini)과 대응하는 주소값 결정부(230₁, 230₂, 230₃, …, 230_k+1)로부터 결정된 주소 값을 이용하여 대응하는 블록의 데이터를 디레이트 매칭한다(S350). 이때, 각 디레이트 매칭부(240₁, 240₂, 240₃, …, 240_k+1)는 아래와 같은 디레이트 매칭 알고리즘을 사용할 수 있다.

<디레이트 매칭 알고리즘>

데이터 결합부(250)는 각 디레이트 매칭부(240₁, 240₂, 240₃, …, 240_k+1)로부터 디레이트 매칭된 데이터를 결합하여 출력한다(S360). 이와 같이 출력된 데이터는 채널 디코딩을 거치게 된다.

이상에서 설명한 본 발명의 실시 예는 장치 및 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.

그리고 본 발명의 권리 범위는 상술한 실시 예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 번형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

이와 같이 본 발명의 실시 예에 의하면, 크기가 큰 수신 데이터의 경우, 수신 데이터를 복수의 블록으로 나누고, 각 블록의 데이터를 동시에 디레이트 매칭 동작이 수행되므로, 디레이트 매칭 시간을 단축시킬 수 있다.

Claims

삭제
삭제
수신 데이터를 복수의 블록으로 나누는 단계,

상기 복수의 블록의 각 블록의 비트의 개수로부터 상기 복수의 블록의 각 블록의 초기 오차 값과 상기 복수의 블록의 각 블록의 주소 값을 결정하는 단계, 그리고

상기 각 블록의 초기 오차 값과 상기 각 블록의 주소 값을 바탕으로 상기 복수의 블록의 각 블록에 속하는 데이터를 디레이트 매칭하여 출력하는 단계

를 포함하고,

상기 결정하는 단계는,

상기 각 블록의 초기 오차 값으로부터 상기 각 블록에 속하는 데이터에서 원 데이터가 아닌 비트의 개수를 산출하는 단계를 포함하며,

상기 각 블록의 주소 값은 상기 각 블록의 비트의 개수와 상기 산출된 원 데이터가 아닌 비트의 개수로부터 결정되는 디레이트 매칭 방법.
제3항에 있어서,

상기 복수의 블록의 i 번째 블록의 주소 값은 (i-1) 번째 블록의 비트의 개수와 첫 번째 블록부터 (i-1) 번째 블록의 원 데이터가 아닌 비트의 개수로 결정되는 디레이트 매칭 방법. 여기서, i는 정수임.
제3항에 있어서,

상기 결정하는 단계는,

복수의 레이트 매칭 파라미터를 수신하는 단계를 더 포함하며,

상기 복수의 블록의 i 번째 블록의 초기 오차 값은 상기 수신된 복수의 레이트 매칭 파라미터와 (i-1) 번째 블록의 초기 오차 값과 (i-1) 번째 블록의 원 데이터가 아닌 비트의 개수 및 i 번째 블록의 비트의 개수로부터 결정되는 디레이트 매칭 방법.
제5항에 있어서,

상기 i 번째 블록의 원 데이터가 아닌 비트의 개수는 상기 복수의 레이트 매칭 파라미터와 상기 i 번째 블록의 초기 오차 값으로부터 결정되는 디레이트 매칭 방법.
제6항에 있어서,

상기 i 번째 블록의 원 데이터가 비트의 개수는 상기 복수의 레이트 매칭 파라미터와 상기 i 번째 블록의 초기 오차 값 및 상기 i 번째 블록의 비트의 개수에 의해 결정되는 디레이트 매칭 방법.
제3항 내지 제7항 중 어느 한 항에 있어서,

상기 각 블록마다 출력된 디레이트 매칭된 데이터를 결합하는 단계

를 더 포함하는 디레이트 매칭 방법.
수신 데이터를 복수의 블록으로 나누고, 각 블록에 속하는 데이터를 출력하는 데이터 분할부,

상기 각 블록에 속하는 데이터를 입력받아 디레이트 매칭을 수행한 후 상기 각 블록에 대응하는 디레이트 매칭된 데이터를 출력하는 복수의 디레이트 매칭부, 그리고

상기 출력된 복수의 디레이트 매칭된 데이터를 합하여 하나의 데이터를 생성하는 데이터 결합부

를 포함하는 디레이트 매칭 장치.
제9항에 있어서,

송신 데이터에 적용된 복수의 레이트 매칭 파라미터와 상기 각 블록의 비트의 개수로부터 각 블록의 초기 오차 값을 결정하는 복수의 패턴 결정부, 그리고

상기 각 블록의 비트의 개수로부터 상기 각 블록의 주소 값을 결정하는 복수의 주소 값 결정부

를 더 포함하며,

상기 복수의 디레이트 매칭부 각각은, 대응하는 블록의 초기 오차 값과 주소 값을 이용하여 상기 디레이트 매칭을 수행하는 디레이트 매칭 장치.
제10항에 있어서,

상기 복수의 패턴 결정부는, 상기 각 블록의 초기 오차 값과 상기 복수의 레이트 매칭 파라미터로부터 각 블록의 데이터에서 원 데이터가 아닌 비트의 개수를 산출하며,

상기 복수의 주소 값 결정부 각각은, 상기 각 블록의 비트의 개수 및 원 데이터가 아닌 비트의 개수로부터 주소 값을 결정하는 디레이트 매칭 장치.
수신 데이터를 복수의 블록으로 나누는 단계,

상기 복수의 블록의 (i-1) 번째 블록의 초기 오차 값과 원 데이터가 아닌 비트의 개수로 i 번째 블록의 초기 오차 값을 결정하는 단계,

상기 i 번째 블록의 초기 오차 값으로 상기 i 번째 블록의 원 데이터가 아닌 비트의 개수를 결정하는 단계,

상기 복수의 블록 중 첫 번째 블록부터 상기 i 번째 블록의 원 데이터가 아닌 비트의 개수로 (i+1) 번째 블록의 주소 값을 결정하는 단계, 그리고

상기 결정된 (i+1) 번째 블록의 주소 값으로부터 (i+1) 번째 블록의 데이터에 대해 디레이트 매칭을 수행하는 단계

를 포함하는 디레이트 매칭 방법. 여기서, i는 정수임.
제12항에 있어서,

상기 첫 번째 블록의 초기 오차 값을 수신하는 단계를 더 포함하는 디레이트 매칭 방법.
제13항에 있어서,

복수의 레이트 매칭 파라미터를 수신하는 단계

를 더 포함하며,

상기 복수의 레이트 매칭 파라미터는 상기 초기 오차 값 및 상기 비트의 개수를 결정하는 데 사용되는 디레이트 매칭 방법.
제12항 내지 제14항 중 어느 한 항에 있어서,

상기 복수의 블록의 상기 첫 번째 블록부터 마지막 블록까지 디레이트 매칭된 데이터를 결합하는 단계

를 더 포함하는 디레이트 매칭 방법.