KR100887116B1

KR100887116B1 - 고효율 신호 송신기용 ｅ 등급 도허티 증폭기 토포로지

Info

Publication number: KR100887116B1
Application number: KR1020037008663A
Authority: KR
Inventors: 페흘케데이비드알
Original assignee: 에릭슨 인크.
Priority date: 2000-12-29
Filing date: 2001-11-29
Publication date: 2009-03-04
Also published as: ATE288635T1; EP1356584A2; WO2002054581A2; WO2002054581A3; DE60108788D1; KR20030063473A; DE60108788T2; US6396341B1; EP1356584B1

Abstract

도허티 증폭기 회로는 분리된 진폭 및 위상 변조된 파형을 발생시키는 디지털 신호 처리기 및 상기 디지털 신호 처리기와 통신하는 다수의 E 등급 증폭기를 포함한다. 각각의 증폭기는 파형에 대응하는 신호를 수신하는 입력 및 공유된 부하 네트워크에 링크되는 출력을 갖는다. 이 방식으로, 진폭 변조된 파형의 효율적인 증폭 방식이 넓은 동적 범위에 걸쳐서, 그리고 단지 입력 변조된 기술만을 사용하여 큰 피크-대-평균 비율에 대해서 성취된다.

도허티 증폭기, 디지털 신호 처리기, 증폭기, 부하 네트워크, 정합 네트워크.

Description

고효율 신호 송신기용 Ｅ 등급 도허티 증폭기 토포로지{CLASS E DOHERTY AMPLIFIER TOPOLOGY FOR HIGH EFFICIENCY SIGNAL TRANSMITTERS}

본 발명은 전력 증폭기에 관한 것이다. 특히, 본 발명은, 포락선(envelope)이 진폭 변조되는 비피크 평균 전력 레벨(non-peaked average power level)에서 신호를 효율적으로 증폭시키며, 특히 이와 같은 신호의 RF 주파수에서 고전력 레벨까지 선형 증폭하는 것에 관한 것이다.

무선 통신 표준에서 데이터 속도 및 대역폭 효율을 증가시키기 위해선 설계자가 가변하는 포락선 변조 포맷을 구현하도록 하는 것을 필요로 한다. 이들 포맷의 가변하는 AM 내용은 소정 대역폭에서 전송될 부가적인 정보를 고려한다. 이 가변하는 포락선은 무선 장치 내의 전력 증폭기의 성능을 상당히 제한하여 파형을 선형적으로 전송한다. 게다가, 이 가변하는 포락선은 "피크-대-평균" 비를 나타내는데, 상기 평균 포락선 전력은 상기 피크 포락선 전력보다 상당히 낮을 수 있다. 이상적으로, 전력 증폭기는 훨씬 낮은 평균 전력으로 동작하면서 피크 전력을 전달할 수 있다. 그러나, 이 때의 시도는 통상적으로 전력 증폭기를 피크로부터 "배킹-오프(backing-off)"시켜, 출력 파형의 클리핑(clipping) 및 왜곡을 피하게 한다. 이와 관련하여 또한, 피크로부터의 효율을 크게 감소시킨다. 게다가, 전력 증폭기의 선형성은 종종, 출력 전력이 P_SAT((dBm)-PeakToAvgRatio(dB)) 보다 훨씬 더 배킹 오프되어 인접 채널 전력 거부(ACPR) 및 에러 벡터 크기(EVM)에서의 제한을 더욱 충족할 것을 요구한다. 전력 증폭기는 출력 전력을 위하여 "헤드룸(headroom)"을 최소로 제공하여, 피크 출력 전력에 실제 도달하고 너무 빨리 포화되지 않는다. 따라서, 전력 증폭기 토포로지가 보다 높은 전력 레벨에서 효율을 유지하도록 하는 것이 효율 면에서 중요하게 된다.

'배킹-오프"된 전력 상태하에서 피크 효율을 확장시키기 위한 한가지 확립된 기술로서 "도허티(Doherty)" 증폭기를 들수 있는데, 상기 증폭기의 일예가 도1에 개요적으로 도시되어 있다. 도허티 장치(2)는 서로 다른 입력 전력 레벨에서 포화되는 2개의 전력 증폭기(4, 6)를 사용한다. 이것은 제2 증폭기가 도달하기 전에 한 증폭기를 포화 및 피크 효율에 도달하게 한다. 보다 높은 출력 부하 임피던스를 지닌 전력 증폭기가 보다 낮은 출력 전력 레벨에서 포화되기 때문에, 제2 증폭기에 의한 제1 전력 증폭기의 동적인 로딩은 전력 출력 레벨을 변경시킬 수 있는데, 상기 전력 출력 레벨에서 상기 로딩은 포화되어 피크 효율에 도달한다. 이 특성이 출력 전력의 범위에 걸쳐서 포화된 모드로 증폭기를 동작시키는데, 그 이유는 부하 임피던스가 감소함에 따라서 출력 전력이 증가하기 때문이다. 이 동적 로딩 및 출력 전력의 범위에 걸쳐서 출력 임피던스의 변화는 특수한 전력-결합 부하 네트워크(8)에 의해 성취된다.

도시된 바와 같이 통상적으로 구현된 출력 전력 결합기(8)는 35.36 Ohms의 특성 임피던스를 지닌 1/4 파 변환기(quarter-wave transformer)(10)를 사용하여, 출력 결합기 노드(8)에서 50의 부하 저항을 25의 부하 저항으로 변환시킨다. 50 Ohms의 특성 임피던스를 지닌 제2 1/4 파 변환기(12)는 출력 결합기 노드 임피던스를 캐리어 전력 증폭기(4)의 출력에서 나타나는 임피던스로 변환시킨다. 2개의 증폭기(4, 6)의 경로간의 위상차를 정정하기 위하여, 1/4 파 전송선(14)이 피킹 증폭기(6)의 입력에 삽입되어, 이들이 자신들의 출력에서 코히어런트하게 합해지도록 한다. 초기에, 피킹 증폭기(6)를 오프시킴으로써, 부하 네트워크(16)는 도1의 캐리어 전력 증폭기(4)에 2 *R_OPT = 100 Ohms 부하 임피던스를 제공하고, 피킹 전력 증폭기의 고 임피던스는 출력 결합기 노드를 크게 로딩하지 않는다.

캐리어 전력 증폭기(4)에 제공된 보다 높은 임피던스는 이 증폭기를 최적의 부하 임피던스로 보다 일찍 포화시킨다. 통상적인 경우에, 도1에 도시된 바와 같이, 2 * R_OPT부하는 증폭기를 피크 보다 3dB 아래로 포화시킨다. 피킹 증폭기(6)가 활성화되면, 증폭기의 유한 출력 임피던스는 캐리어 및 피킹 증폭기(4, 6)가 자신들 각각의 국부 부하 임피던스(local load impedances)(R_OPT = 50 Ohms)와 동일한 전력을 전달할 때까지, 캐리어 전력 증폭기(4)의 부하 임피던스를 감소시킨다.

동일하게 전달하는 2개의 전력 증폭기의 효과는 이들 증폭기가 단지 하나의 증폭기 보다 3dB 많은 출력 전력을 제공하여, 캐리어 증폭기(4)가 3dB 일찍 포화되도록 하는 것인데, 상기 쌍(4, 6)은 6dB 순 전력 범위를 제공하여, 이 범위에 걸쳐서 효율이 거의 피크 포화된 효율로 유지되도록 한다. 이 전력 범위는 피크 포화된 효율을 여전히 유지시키면서, 포락선 변화가 전력 증폭기 출력에서 충실하게 재생되도록 하는데 필요로되는 중요한 "헤드룸"이다.

상기 도허티 구성을 구현하는데 있어 도1에 도시된 바와 같이, 캐리어 증폭기로서 B 등급 증폭기 및 피킹 증폭기로서 C 등급 증폭기를 사용한다. 임계 입력 전력이 전달되면 단지 턴온만하는 특정한 특성 때문에, C 등급 피킹 증폭기가 사용된다. 이 특성이 이 전력 증폭기 둘다를 간편하게 구동시키고 캐리어 증폭기가 포화될 때 피킹 증폭기를 턴온시키는 이 임계 특성을 간편하게 사용하게 한다.

도1은 본 발명에 사용될 수 있는 종래 기술의 도허티 증폭기 회로의 개요도.

도2는 본 발명에 사용되는 바와 같은 증폭기의 부하 네트워크용 입력 변조 회로를 개요적으로 도시한 도면.

도3은 증폭기의 등급 토포로지에 따라서 각종 전력 증폭기의 이론적인 피크 효율을 그래픽적으로 도시한 도면.

도4는 제1 실시예에서 본 발명의 도허티 증폭기 구성의 개요도.

도5는 본 발명에 따라서 도허티 증폭기의 제2 실시예의 개요도.

도6은 본 발명에 따라서 도허티 증폭기의 제3 실시예의 개요도.

도7은 대안적인 구성으로서 피드백 루프를 구현하는 본 발명에 따라서 도허티 증폭기의 제4 실시예의 개요도.

도8은 표준 E 등급 출력 부하 정합 네트워크로의 스위칭된 파형 입력을 제공하기 위한 대안적인 능동 스위칭 회로의 개요도.

도9는 다중화된 입력을 나타내는 또 다른 대안적인 실시예를 도시한 도면.

상당히 높은 피크 및 평균 효율을 성취하기 위하여 도허티 장치를 위한 대안적인 캐리어 및 피킹 증폭기 쌍이 본 발명에 따라서 제공된다. 특히, E 등급 증폭기가 사용되며, 본 발명가에 의해 제안된 입력 변조 공정이 구현된다. 이들 구현에 대해선 본원과 동시 출원되고 본원에 참조된 참조 번호 P10550-US1-BMOT, P10551-US1-BMOT, 및 P10552-US1-BMOT에 개시되어 있다.

본 발명의 한 양상에서, 도허티 증폭기 회로는 분리된 진폭 및 위상 변조된 파형을 발생시키는 디지털 신호 처리기 및 상기 디지털 신호 처리기와 통신하는 다수의 E 등급 증폭기를 포함한다. 각각의 증폭기는 파형에 대응하는 신호를 수신하는 입력 및 공유되는 부하 네트워크에 링크된 출력을 포함한다.

본 발명의 또 다른 양상에서, 증폭기 회로는 다수의 디지털 진폭 변조 신호 및 하나 이상의 디지털 위상 변조된 신호를 발생시키는 디지털 신호 처리기 및 상기 디지털 신호 처리기와 통신하는 다수의 디지털 대 아날로그 변환기를 포함한다. 이 변환기는 디지털 진폭 변조 신호를 아날로그 진폭 변조 신호로 변화시키고, 디지털 위상 변조된 신호를 아날로그 위상 변조된 신호로 변환시킨다. 다수의 E 등급 증폭기는 디지털 대 아날로그 변환기와 통신하여 아날로그 신호를 수신하도록 제공된다. 상기 증폭기들 중 적어도 하나의 증폭기는 아날로그 위상 변조된 신호 및 아날로그 진폭 변조 신호들중 한 신호를 수신하도록 접속된 캐리어 증폭기로서 기능한다. 상기 증폭기들중 적어도 또 다른 증폭기는 아날로그 위상 변조된 신호 및 상기 아날로그 진폭 변조 신호들중 또 다른 신호를 수신하도록 접속된 피킹 증폭기로서 기능한다.

본 발명은 또한 고효율 및 고 피크-대-평균 신호 증폭을 제공하는 방법으로 구현될 수 있다. 이 방법은 디지털 신호 처리기로부터 제1 및 제2 디지털 진폭 파형 및 상기 디지털 신호 처리기로부터 제1 디지털 위상 파형을 제공하는 단계를 포함한다. 제1 디지털 진폭 파형은 제1 아날로그 진폭 파형으로 변환되고, 제2 디지털 진폭 파형은 제2 아날로그 진폭 파형으로 변환된다. 그 후에 제1 디지털 위상 파형은 제1 아날로그 위상 파형으로 변환된다. 제1 출력 신호는 캐리어 증폭기에 의해 제1 아날로그 진폭 파형 및 제1 아날로그 위상 파형으로부터 발생되고, 제2 출력 신호는 피킹 증폭기에 의해 제2 아날로그 진폭 파형 및 제2 아날로그 위상 파형으로부터 발생된다. 그리고 나서, 제1 및 제2 출력 신호는 결합된다.

본 발명의 장점은 예시적으로 도시되고 설명된 본 발명의 바람직한 실시예에 대한 이하의 설명으로부터 당업자에게 명백하게 될 것이다. 본 발명은 이와 달리 실시될 수 있고, 본 발명의 세부사항은 여러 가지 면에서 변경될 수 있다는 것을 알수 있을 것이다. 따라서, 본 도면 및 이에 대한 설명은 단지 예시한 것이지 제한하고자 하는 것은 아니다.

바람직한 실시예의 상세한 설명

Ⅰ. E 등급 증폭기에서 포락선 복구(envelope restoration)를 위한 입력 변조.

상술되고 본원에 언급된 각종 증폭기 실시예는 포화된 E 증폭기를 사용하는 것을 포함한다. 증폭기로의 입력은 출력 전력을 변화시키기 위하여 다양한 방식으 로 변조된다. 각각의 이들 방식이 본원에서 사용되지만, TIMER 입력 변조 방식(Transmitter using Input Modulation for Envelope Restoration)이 연속성을 위하여 본원의 바람직한 실시예 전체에 걸쳐서 일예로서 사용된다. 본 실시예에서 TIMER 방식을 사용하는 것은 도2에 도시된 바와 같은 E 등급 설계시에 능동 스위치 소자로서 이중-게이트 FET 장치를 사용하는 것을 포함한다. 일반적으로, 한 스위치는 위상 전용 일정한 포락선 정보(phase-only constant envelope information)로 구동되고, 다른 한 스위치는 출력 전력 포락선을 변조하는데 사용된다. 이 제2 포락선 터미널을 사용하면은 전력 증폭기가 구동 레벨에 관계없이 턴온되어, 피킹 증폭기가 통상적으로 입력 구동 전력 레벨에 의해 턴온되는 도허티 방식에 보다 큰 융통성을 부여한다.

유사한 구성요소에는 유사한 도면 번호가 병기된 도면을 지금부터 참조하면, 도2는 E 등급 증폭기(201)를 구성하기 위하여 출력 부하 정합 네트워크(212)와 결합되는 능동 장치 스위칭 회로(210)를 도시한 도면이다. 이 회로(210)는 한쌍의 스위칭 장치(214 및 216)를 포함하는 것이 바람직한데, 이들 장치 각각은 상기 쌍을 통해서 흐르는 전체 전류에 대한 서로 다른 저항을 나타내도록 독립적으로 제어될 수 있다. 이 스위칭 장치는 고속 스위칭 성능을 지닌 보다 낮은 최소 "ON" 저항 장치이어야 하는데, 한가지 일예로서 MwT 사에 의해 제조된 MwT-5 이중 게이트 FET(참조, http://www.mwtinc.com/cat/fets/htm/new-html/MwT-T_5.htm)을 들수 있다. 이들 장치는 이 실시예에서만 전형적인 것이고, 광범위한 각종 다른 구성요소 또는 구조가 당업자의 지식에 따라서 서술된 구성요소를 대체할 수 있다.

스위칭 장치(214, 216)는 노드(217)에서 출력 부하 정합 네트워크(212)에 접속된 바와 같이 직렬로 또는 "캐스케이드"로 링크된다. 트랜지스터(214 및 216) 각각의 게이트(214a 및 216a)는 1차 파형으로부터 위상 정보(224) 및 진폭 정보(226) 각각을 수신한다. 트랜지스터(214 및 216)의 게이트(214a 및 216a)로 수신되는 정보(224 및 226)는 입력 1차 파형에 따라서 트랜지스터의 스위칭 저항을 변화시켜 노드(217)에서 2차 파형을 생성시키는데 사용된다.

구현된 표준 E 등급 증폭기는 단일의 트랜지스터 스위치 및 출력 부하 정합 네트워크(212)를 포함한다. 능동 스위치 장치(210) 및 이 표준 E 등급 출력 부하 정합 네트워크(212) 간의 접속 노드(217)는 공급 전압(Vdd)(234)에 접속되는 유도 코일(232)을 포함한다. 커패시턴스(236)는 능동 장치 출력 임피던스와 병렬인 능동 장치(들)로부터의 기생 커패시턴스를 포함한다. 커패시턴스(240) 및 인덕턴스(242)로 이루어진 동조 회로 필터(238)는 반응 소자(244) 및 부하 저항(246)(공칭적으로 50 Ohms)과 직렬로 접속된다. 통상적으로, 주파수 및 위상 변조 정보는 노드(217)에서 스위치로부터 수신되고, 진폭 변조 정보는 노드(234)에서 공급 전압(Vdd)의 변화에 의해 수신된다. 그러나, 본 경우에, 후술되는 바와 같이, 위상 및 진폭 변조(224 및 226) 둘다는 (214a 및 216a)에서 스위칭된 입력으로서 수신되고, 입력 터미널은 노드(217)에서 위상 및 진폭 정보를 소망의 신호와 결합시키는데 사용되어, 부하(246)로 전달되는 최종 신호가 소망한 대로 되게 한다.

정합 네트워크(220)는 능동 스위칭 장치(214)의 입력 게이트(214a)로 링크되어, 위상 변조된 소스로부터 스위칭 장치(214)로 최적의 전력을 전달하게 한다. 이 정합 네트워크(220)는 공지된 방법을 따른 다수의 반응 소자를 포함할 수 있다. 또 다른 정합 네트워크(221)는 능동 스위칭 장치(216)의 입력 게이트(216b)에 링크되어, 진폭 변조된 소스로부터 스위칭 장치(216)까지의 저주파수 경로를 여전히 제공하면서, 진폭 변조된 소스에 도달하는 것을 차단한다. 이 제2 정합 네트워크는 또한, 공지된 방법을 따른 반응 소자의 조합을 포함할 수 있다.

동작 동안, 능동 스위칭 장치(214)는 수신된 위상 정보(224)에 따라서 게이트(214a)를 통해서 게이트 온되고 오프된다. 유사하게, 스위칭 장치(216)는 게이트에 수신되는 포락선 정보(226)에 따라서 입력(216a)을 통해서 게이트 온되고 오프된다. 한 스위치가 RF 주파수에서 전체 오프 상태 내지 전체 온 상태간에서 스위칭되면, 증폭기(201)의 정합 네트워크(212)의 부하(46) 양단의 출력은 스위칭 장치(214 및 216) 쌍의 전체 "온" 저항에 의해 결정된다. 이 출력은 보다 높은 "온" 저항을 갖는 스위치에 의해 변조될 수 있다. 따라서, 이 경우에, 스위치(216)는 저 주파수 신호로 구동되어, 스위치(216)의 "온" 저항이 융통성 있게 조정되는 출력 진폭을 발생시켜, 출력 포락선 진폭을 복구한다. 제2 스위치(216)는 연속적으로 가변되어, "온" 저항의 연속적인 완만한 변화 및 출력 포락선 진폭의 이와 관련된 연속적인 변화를 허용한다.

삭제

스위칭 장치(216)는 포락선 정보를 서서히 변화시킨다. 회로(210)의 스위치 구성에서 이 정보의 기능은 위상 정보 입력의 고속 스위칭 및 부하 네트워크에 접속된 노드간에서 부가적으로 RF 피드스루를 격리시키는 것이다. 이 스위칭 장치(214)는 고주파수 입력을 수신하고, 부하-인덕턴스 접지에 직접적으로 소스 접 속시켜 안정성을 향상시킨다. 스위치(214 및 216)간의 노드(215)는 부하 네트워크에 접속된 출력 노드를 트레이스함으로써, 스위치(216)를 하부 스위치와 동일한 주파수로 스위치 온 및 오프시킨다. 스위칭 장치(214)는 고주파수 입력을 수신하고, 낮은 인덕턴스 접지에 직접적으로 소스 접속시켜 안정성을 향상시킨다. 이 스위치는 고주파수에서 스위칭되어, 최대 이득 및 효율이 이 캐스코드 형태로부터 성취될 수 있도록 하는 것이 바람직하다.

본 스위칭 회로(210)는 정합 네트워크(212)로의 단일 RF 입력 및 제2 저주파수 기저대 포락선 입력이 정합 네트워크(212)로 입력하는데 필요한 가변 "온" 저항을 성취하도록 한다. 이것은 귀중한 회로 보드 공간을 차지하는 다수의 RF 입력 및 이와 관련된 고주파수 신호선에 대한 필요성을 감소시킨다. 게다가, 실제 상기 정합 네트워크(212) 앞에 놓이는 다중화 기능 또는 다수의 정합 네트워크에 대한 필요조건이 요구되지 않는다.

E 등급 장치에서, 피크 효율은 C 등급 구성보다 훨씬 높은데, 도3에 도시된 바와 같이, 이론적으로, (C 등급의 경우에 73.5°도통 각도(conduction angle))에 대해서 100 % 대 85%이다. E 등급 대 C 등급 장치에 대한 RF 주파수에서의 실제 성취할 수 있는 효율은 각각 80% 대 65% 이상이다. TIMER 방식의 한가지 단점은 포락선 변화를 필요로하는 변조 포맷에 대해서, 평균 효율은 요구되는 출력 전력 백-오프(back-off)의 기능에 따라서 저하된다는 것이다. 시뮬레이션 환경에서, 3dB 피크-대-평균 비율은 80% 보다 큰 피크 효율을 발생시키지만, 대략 50%의 평균 효율을 발생시킨다. 출력 포락선의 변조를 토대로 한 능동 장치의 증가되는 스위칭 온 저항에서 고유한 손실로 인해, 효율성면에서 롤-오프(roll-off)가 야기된다.

Ⅱ. 입력 변조 E 등급 토포로지를 포함하는 도허티 개념.

E 등급 증폭기의 TIMER 입력 변조를 사용하는 도허티 방식을 지닌 본 발명의 제1 구현방식이 도4에 도시되어 있다. 2개의 증폭기 둘다는 위상 전용 일정한 포락선 신호에 의해 구동되고, 각각의 포락선 변조 입력은 캐리어 및 피킹 증폭기의 출력 전력을 스태거하는데 사용되어 피크 효율 범위를 확장시킨다. 캐리어 증폭기가 피킹 증폭기의 오프로 인해 피크 전력 및 효율성에서 포화에 도달할 때, 상기 피킹 증폭기는 턴온되고, 효율 범위는 2개의 증폭기가 자신들의 피크 출력 전력을 동일하게 전달할 때까지 확장되어, 최대 결합 출력 전력에 도달하게 된다.

본 발명에 따라서 각각의 변조된 파형 발생을 나타내면서 구현되는 본 발명의 보다 상세한 사항이 도5 및 도6에 도시되어 있다. 도5에 도시된 바와 같이, 본 발명의 E 등급 도허티 증폭기의 시스템 블록도는 캐리어 증폭기(504) 및 피킹 증폭기(506)에 링크하기 위하여 변조된 파형을 입력하도록 접속된 기저대 디지털 신호 처리기(500)를 포함한다. 이 증폭기(504 및 506)는 도시되고 상술된 바와 같이 E 등급 증폭기이다. 디지털 신호 처리기(500)는 출력(540, 542 및 544)을 통해서 각각의 진폭 및 위상 파형을 발생시켜, 상기 위상 및 진폭 신호 경로 간에서 발생되는 지연을 완전하게 제어한다. 이 출력(540 및 542)은 캐리어 및 피킹 전력 증폭기(504 및 506) 각각에 대한 진폭 변조된 신호를 출력한다. 고 비트율 디지털 대 아날로그 변환기(550 및 552)는 출력 (540 및 542) 각각에 접속되어, 증폭기(504 및 506)에 접속하기 전에 DSP(500)로부터의 디지털 신호를 아날로그 신호로 변환시킨다.

DSP(500)의 출력(544)은 증폭기(504 및 506) 둘다로의 입력을 위하여 RF 주파수에서 공유된 위상-변조 파형을 발생시킨다. 이 출력(544)은 DSP(500)로부터의 디지털 신호를 고비트율 디지털 대 아날로그 변환기(554)로 입력하여, 신호 대 아날로그 포맷을 변환시킨다. 그 후, 이 변환기(544)는 필요한 경우, 직교 변조 업컨버터(quadrature-modulating upconverter)(560) 및 대역통과 잡음 필터(562)에 링크된다. 기저대 진폭 변조된 신호에 대해선 필터가 필요로되지 않는다.

대역통과 잡음 필터(562)의 출력은 직접적으로 E 등급 캐리어 증폭기(504)로 입력된다. 50-ohm의 1/4-파 변환기(514)는 필요한 경우 대역통과 필터(562) 및 피킹 증폭기(506)로의 공유 입력 간에 링크된다. 캐리어 증폭기(504)의 출력은 노드(570)에서 피킹 증폭기(506)의 직접 출력과 결합되기 전 또 다른 1/4 파 50 ohm 라인 변환기(512)에 링크된다. 그 후, 이 노드(570)는 출력(580)에서 정합 부하 네트워크(574) 및 부하 저항(576)에 링크된다.

도5의 아키텍쳐의 한가지 장점은 진폭 변조된 기저대 신호가 필터링 될 필요가 없기 때문에 공유된 위상 변조된 RF 신호에 대한 단지 하나의 필터가 대역외(out-of-band) 잡음을 억제하는데 필요로 된다는 것이다. 디지털 신호 처리기(DSP)는 모든 3개의 필요로되는 신호를 발생시키는데 사용되고, 고 비트율 디지털-대-아날로그 변환기(DAC)는 전력 증폭기 입력을 위한 고 해상도 아날로그 신호를 출력하는데 사용된다.

전체 솔루션 영역에서의 피킹 증폭기 입력에서 1/4파 전송선의 제거 및 감소를 고려하는 또 다른 구현방식으로서, 도6은 분리된 위상 변조된 RF 경로의 사용을 도시한 도면이다. 이들 간의 상대 위상은 DSP(600)에 의해 조정되는데, 이것이 캐리어 및 피킹 증폭기의 파생 출력(resulting output)에서 필요로 되는 90°차를 제공한다. 이 대안적인 시스템에서, 도5에 도시된 1/4 변환기 라인(514)이 제거된다. 대신에, 제2 위상-변조된 파형 출력(646)은 디지털 신호 처리기(600)에 제공된다. 그 후, 출력(646)은 고비트율 디지털 대 아날로그 변환기(656)로 링크된다. 그 후, 변환기(656)의 출력은 필요한 경우, 분리된 직교 변조 업컨버터(664) 및 대역통과 필터(668)에 링크된다. 필터(668)의 출력은 (615)에서 피킹 증폭기(606)에 직접적으로 링크되어, 캐리어 증폭기(604)와 공유되지 않는다. 대신에, 캐리어 증폭기(604)는 필요한 경우, 도시된 바와 같은 출력 링크(616)를 통해서 분리된 직교 변조 업컨버터(660) 및 대역통과 필터(662)로부터 직접 위상 변조된 파형 출력을 수신한다.

본 실시예는 2개의 분리된 업컨버터 경로를 사용하여, 캐리어 및 피킹 증폭기(604 및 606)로의 분리된 위상 변조된 RF 신호를 발생시킨다. 이 실시예에서, 1/4 파 라인은 피킹 증폭기(606)의 입력(615)에서 제거되고, 2개의 증폭기간의 위상을 정합하도록 제어하는 것은 DSP(600)가 역할을 맡는다.

이 개념의 부가적인 확장은 증폭기의 크기를 서로다르게 하고 1/4파 전송선을 서로다르게 설계하여, 보다 넓은 동적 범위를 성취하는 것이다. 캐리어 증폭기의 크기를 피킹 증폭기보다 작게되도록 함으로써, 효율성면에서 최저 피크가 훨씬 낮은 전력 레벨에서 발생되고 특정한 소정 통신 시스템에 최적으로 될 수 있다. 캐 리어 및 피킹 증폭기가 동일한 피크 전력을 전달하도록 하는 성능이 이에 의해 제한되기 때문에, 캐리어 증폭기(504)가 단독으로 동작할 때 및 캐리어 증폭기(504) 및 피킹 증폭기(506)가 함께 동작할 때 간의 전력 레벨에서의 효율은 전체 출력 전력의 함수에 따라서 효율성면에서 크게 저하된다. 서로 다른 크기의 캐리어 및 피킹 증폭기의 도허티 전력을 결합시키는 이 애플리케이션은 피크 효율 및 출력 전력을 희생시키지만, 종래 도허티 구현방식의 6dB 백-오프 보다 상당히 아래의 전력 레벨에서 피크 효율을 성취하도록 하는 융통성 있는 방식을 제공한다. 동일하지 않은 임피던스가 증폭기 조합에 제공되는 경우 전력 레벨을 최적화하기 위하여, 1/4 파 전송선의 크기를 최적화하여 피크 효율 및 총 피크 출력 전력 제한을 일부 완화시킴으로써 성취될 수 있다.

부가적인 신호 경로는 필터의 부가, 분리된 업컨버터로 인한 전력 소모 및 2개의 경로 간의 이득 및 지연을 정합시키는 요구조건으로 인해 시스템을 다소간 복잡하게 한다. 따라서, 사용되는 시스템 전력 및 영역에 의해 관리될 필요가 있는 최소한의 트레이드-오프(trade-off)가 존재한다. 그러나, 제안된 해결책은 전반적으로, 특히 입력 변조된 E 등급 증폭기 코어에 적합하지만, 모든 캐리어/피킹 증폭기에도 적용될 수 있는 새로운 아키텍쳐이다. 이 구성의 시뮬레이션은 피크 출력 전력으로부터 백-오프의 6dB 위에서 70% 보다 크게 유지된다.

Ⅲ. 전치보상 개념(predistortion option)

표준 도허티 구성에 따라서, 입력에 대한 포락선 변조가 소망의 출력 포락선으로 변환되도록 하는데 어떤 진폭 및 위상 전치보상이 필요로 된다. 이 구현이 도7에 도시되어 있는데, 여기서, 위상은 AM/PM을 보상하도록 조정된다. 특히, 어떤 소정의 소망 출력에 대한 특정 입력 파형을 정하여, 기저대 디지털 신호 처리기가 보정된 입력 파형을 적절하게 발생시키도록 한다. 이 전치보상 방법론은 본 기술 에 널리 공지되어 있다. 대안적으로, 부가적인 피드백 루프가 구현되어, 어떤 장기간 열화 필요조건(long-term degradation requirement)에 따라서 입력-대-출력 관계를 주기적으로 갱신시킨다. 예를 들어, 피드백 루프(702)는 안테나(774)로부터의 어떤 전압 표준 파 비율("VSWR") 반사를 감지하는데 사용될 수 있다. 그리고 나서,이 피드백 루프는 디지털 신호 처리기(700)를 제어하여, 진폭 정보가 증폭기(704 및 706)에 의해 수신되기 전 어떠한 VSWR 반사에 대해 보정하도록 진폭 정보를 조정한다. 적절한 이 전치보상에 의해, 증폭기 모듈의 선형성은 매우 높은 효율로 성취될 수 있다.

여러 가지 면에서 이 구현방식은 C 등급 및 B 등급 증폭기를 사용하는 표준 도허티 증폭기와 구별된다. 예를 들어, 입력에서 보다 낮은 주파수 포락선 변조로부터 RF 일정한 포락선 위상 정보의 E 등급 증폭기에서의 분리는 결합된 I/Q 변조된 RF 신호 만의 구동 레벨에 의해서가 아니라 제2 전력 증폭기가 포락선 변조 터미널에 의해 턴온되도록 한다.

게다가, 피크 효율은 E 등급 구현방식에 비해 훨씬 높게되어, 동일한 전력 증폭기 모듈 내에서 매우 높은 효율성의 일정한 포락선 변조를 사용하게 한다. 게다가, 배터리 전압으로부터 스텝 다운되는 고정된 DC 전압을 사용하면은 매우 낮은 전압에 이르기까지 동일한 효율 성능을 허용한다. 이들 전압은 B 등급 또는 C 등급 증폭기를 사용하는 표준 도허티 구현방식에 비해 훨씬 낮게된다. 최종적으로, E 등급 증폭기의 사용으로 인해 특유의 이점을 얻을 수 있다. 이들 증폭기는 모든 등급의 증폭기들중 최소 단일 스테이지 전력 증폭기 및 최소 다이 크기를 허용한다. 초소형 게이트 크기 FET들의 안정한 사용을 위한 전위는 이와 다른 증폭기 토포로지에 대해선 가능하지 않다.

이 구성을 위한 보다 낮은 출력 전력 레벨에서의 효율성은 피킹 증폭기가 턴오프될 때 만 캐리어 증폭기에 의해 관리된다. 그러나, 이 효율은 피크 출력 전력용으로 크기화된 단일의 E 등급 증폭기에 비해 훨씬 양호하게 되는데, 그 이유는 캐리어 증폭기가 도허티 모듈의 피크 출력 전력 보다 3dB 아래에서 포화되도록 설계되기 때문이다. 이것이 모든 전력 레벨에서 보다 높은 순 효율 및 전력 면에서 3dB 만큼 아래로 전체 효율 곡선을 이동시킨다.

Ⅳ. 다른 구현방식

본 발명은 또한 또 다른 구성으로 구현될 수 있다. 무엇보다 중요한 것은, 다른 입력 변조 방식이 본 발명의 구현방식에 따라서 사용될 수 있으며, 본원에 예시된 TIMER 방식을 대체하거나 이 방식 이외의 것이 사용될 수 있다는 것이다.

A. 능동 스위치 입력 변조

예를 들어, 도8은 증폭기(801)를 구성하기 위하여 출력 부하 정합 네트워크(812)와 결합되는 능동 장치 스위칭 회로(810)를 도시한 것이다. 이 회로(810)는 동조된 필터(815)에 링크되는 단일의 스위칭 장치(816)를 포함하는 것이 바람직하다. 이 스위칭 장치(816)는 고속 스위칭 성능을 지닌 보다 낮은 최소의 "온"저항 장치이어야하는데, 그 한가지 예로서 Hitachi 사에 의해 제조된 2SK2922 LDMOS RF 이산 FET 트랜지스터를 들 수 있다. (http://www.hitachi.co.jp/Scid/English/Pro ducts/transise.htm). 이 실시예에 대해서만 이들 장치는 전형적이고, 이외 다른 각종 다양한 구성요소 또는 구조가 당업자의 지식에 따라서 서술된 구성요소를 대체할 수 있다. 필터(815)는 직렬로 링크된 커패시턴스(818) 및 RF 초크 코일(819)를 포함하는 것이 바람직한데, 이들의 중심 접속 노드를 통해서 게이팅된 입력(816a)이 스위칭 장치(816)에 링크되어 있다. 이들 장치는 단지 전형적인 것이고, 이외 다른 각종 다양한 구성요소 또는 구조가 당업자의 지식에 따라서 서술된 구성요소를 대체할 수 있다.

삭제

필터(815)는 커패시턴스(818) 및 RF 초크(819)를 사용하여, 결합된 DC 포락선 및 RF 위상 파형을 합산한다. 파형을 결합시키는 이와 같은 바람직한 구성을 사용하면, "온" 전압의 변화는 작게 되고, 그 후, "온" 저항의 왜곡이 최소가 되도록 제어될 수 있다.

그 후, 이 스위칭 장치(816)는 도시된 바와 같이 증폭기(812)의 부하 네트워크 입력(817)에 링크된다. 이 스위칭 장치(816)의 게이트(816a)는 1차 파형으로부터 입력 (815a 및 815b) 각각을 통해서 필터(815)로 입력되는 위상 정보(824) 및 진폭 정보(826)의 결합된 입력을 수신한다. 정합 네트워크(820)는 입력(815a)에 링크되어, 위상 변조된 소스로부터 동조 필터를 통해서 스위칭 장치(816)의 입력 게이트(816a)로 최적의 전력을 전달한다. 이 정합 네트워크(820)는 공지된 방법에 따라서 다수의 반응 소자를 포함할 수 있다. 이 수신된 정보(824 및 826)는 입력 1차 파형에 따라서 스위칭 장치(816)의 스위칭 저항을 변화시켜, 증폭기 입력(817)을 위한 2차 파형을 생성시키는데 사용된다.

동작 동안, 능동 스위칭 장치(816)는 결합된 수신 위상 및 진폭 정보(824 및 826)에 따라서 게이트(816a)를 통해서 게이트 온 및 오프된다. 이 장치(816)가 RF 주파수에서 전체 오프 상태 내지 전체 온 상태간에서 스위칭되면, 정합 네트워크(812)의 부하 저항(846) 양단의 출력은 스위칭 장치(816)의 변조된 "온" 저항에 의해 결정된다. 따라서, 이 스위치(816)는 저 주파수 신호로 구동되어, 스위치(816)의 "온" 저항이 융통성있게 조정되는 출력 진폭을 발생시켜 출력 포락선 진폭을 복구한다.

이 스위칭 장치(816)는 포락선 정보를 서서히 변화시킨다. 회로(810)의 스위치 구성에서 이 정보의 기능은 위상 정보 입력의 고속 스위칭 및 부하 네트워크에 접속된 노드 간의 RF 피드스루를 부가적으로 격리시키는 것이다.

이 스위칭 회로(810)는 정합 네트워크(812)로의 단일 RF 입력 및 저주파수 기저대 포락선 입력을 허용하여, 정합 네트워크(812)로 입력하는데 필요한 가변 "온" 저항을 성취하는데 유용하다. 이것이 귀중한 회로 보드 공간을 차지하는 다수의 RF 입력 및 이와 관련된 고주파수 신호선에 대한 필요성을 감소시킨다. 게다가, 실제 정합 네트워크(812) 앞에 놓이는 다중화 기능 또는 다수의 정합 네트워크에 대한 요구조건이 필요로되지 않는다.

B. 다중화된 입력 변조

또 다른 입력 변조 구현방식에서, 다중화된 입력 포락선 복구 회로가 도9에 도시된 바와 같이 사용될 수 있다. 특히, 도9는 증폭기(901)를 구성하기 위하여 출력 부하 정합 네트워크(912)와 결합되는 능동 장치 스위칭 회로(910)를 도시한 도면이다. 이 회로(910)는 제어 장치(914) 및 각각 서로 다른 전류 저항을 갖는 다수의 스위칭 장치(916, 918, 920 및 922)를 포함하는 것이 바람직하다. 이 제어 장치는 다중화기(가령, 통상적으로, Motorola, Inc.사로부터 구입 가능)가 바람직하다. 이 스위칭 장치는 고속 스위칭 성능을 지닌 보다 낮은 최소 "온" 저항 장치이어야 하는데, 그 한가지 예로서 Hitachi, Inc에 의해 제조된 2SK2922 LDMOS RF 이산 FET 트랜지스터를 들 수 있다. (http://www.hitachi.co.jp/Scid/English/Products/tran sise.htm). 이들 장치는 이 실시예에서만 전형적인 것이고, 이외 다른 각종 다양한 구성요소 또는 구조가 당업자의 지식에 따라서 서술된 소자를 대체할 수 있다.

제어 장치(914)는 1차 파형으로부터 진폭 정보(924) 및 위상 정보(926)를 수신한다. 이 위상 정보(926) 및 진폭 정보(924)는 제어 장치(914)의 입력(914a 및 914b)으로 수신된다. 정합 네트워크(928)는 입력(914b)에 링크되어, 위상 변조된 소스로부터 제어 장치(914)를 통해서 스위칭 장치(916, 918, 920, 및 922)의 입력 게이트(916a, 918a, 920a, 및 922a)로 최적의 전력을 전달한다. 이 정합 네트워크(928)는 공지된 방법을 따른 다수의 반응 소자를 포함할 수 있다. 또 다른 실시예는 정합 네트워크(928)을 포함 및/또는 제어 장치(914)에 따르는 각각의 정합 네트워크로 대체되어, 이들 서로 다른 크기의 스위칭 장치(916, 918, 920 및 922)에 대한 입력 정합을 더욱 최적화시킨다.

이 제어 장치(914)는 진폭 정보(924)를 사용하여 다수의 스위칭 장치(916, 918, 920 및 922)로부터 능동 스위칭 장치를 선택한다. 이 스위칭 장치(916, 918, 920 및 922)은 입력(916a, 918a, 920a 및 922a)를 통해서 제어 장치(914)에 의해 제어된다. 능동 스위칭 장치를 선택한 후, 이 제어 장치(914)는 위상 정보(926)를 사용하여 능동 스위칭 장치를 제어하여, 증폭기 부하 네트워크(912)로의 입력을 위하여 노드(917)에서 2차 파형을 생성한다.

동작 동안, 제어 장치(914)는 위상 정보(926)에 따라서 능동 스위칭 장치를 제어한다. 이 제어 장치(914)는 위상 정보(926)에 응답하여 능동 스위칭 장치를 턴오프 및 턴온시킨다. 따라서, 스위치 전압은 능동 스위칭 장치의 피크 스위치 전압 및 제로 간에서 가변한다.

스위칭 장치(916, 918, 920 및 922) 각각이 서로 다른 "온" 저항을 갖기 때문에, 이들은 활성화될때 서로 다른 피크 스위칭 전압을 나타낸다. 이 제어 장치(914)는 진폭 정보(924)에 따라서 능동 스위칭 장치를 선택하여, 소망의 피크 스위치 전압을 성취한다. 소정 시간 주기 동안 적절한 능동 스위칭 장치를 선택함으로써, 스위치 전압의 피크 진폭은 가변되어, 1차 파형의 진폭 포락선의 양자화된 근사(quantized approximation)를 발생시킨다. 능동 스위칭 장치 양단의 전압이 위상 정보(926)에 응답하여 가변할 때, 이는 진폭 정보(924)에 따라서 선택된 특정 능동 스위칭 장치의 피크 스위치 전압으로 제한된다. 진폭 정보(924) 및 위상 정보(926)는 1차 파형과 근사화하는 2차 파형을 생성하는데 사용된다. 그리고 나서, 2차 파형은 입력으로서 증폭기(901)의 정합 네트워크(912)에 제공된다.

C. 1/4 파 지연 및 전송선용 고 유전체의 사용.

다른 구현방식이 또한 고려된다. 예를 들어, 고 유전 재료가 상기 실시예에서 결합기 네트워크를 축소시키는데 사용될 수 있다. 이 효율적인 전기 길이는 상대적인 유전 투과율의 함수인데, 이 함수에 따라서 마이크로스트립 전송선이 제조된다. 이 전기 길이는 εr의 역제곱근에 좌우된다. 4의 상대 유전 상수로 FR4 표준 PCB 재료에 대한 1GHz용 전송 라인을 구축하는 것은 각 1/4 파 라인이 길이면에서 대략 1.48인치로 된다는 것을 의미한다. 이것은 대략 80의 상대 투과율을 지닌 고 유전 재료를 사용함으로써 대략 0.33 인치 만큼 축소된다. 고 유전 재료를 사용하는 하이브리드 모듈 어셈블리를 사용하면은 솔루션의 크기를 상당히 감소시키도록 구현될 수 있다.

D. 계단형 DC 공급 전압의 사용.

또 다른 대안으로서, DC 제어 전압은 보다 낮은 이산 전력 상태에서 피크 효율을 성취하도록 수정될 수 있다. 이 방식에서 사용되는 E 등급 증폭기의 부가적인 양상은 상기 증폭기가 DC 공급 전압이 강하될 때 모든 다른 토포로지 보다 양호한 소정의 부하 네트워크에 대한 효율성을 유지시킨다는 것이다. 이것은 공급이 감소될 때 출력 임피던스의 변화 및 전력 증폭기를 위한 출력 정합시의 열화에 의해 야기된다. E 등급 구성에서, 정확한 커패시턴스 값에 대한 넓은 허용한계가 AM/PM 특성에서 어떤 변화를 초래하지만, 효율성에는 큰 영향을 미치지 않는다. 따라서, DC 공급 전압은 고정된 증분으로 제어되어, DC 레벨이 절대 평균 전력 레벨을 제어함으로써, 입력 구동을 위하여 위상 구동 및 포락선 변조를 동일하게 유지시킨다. 상술한 실시예에 따라서, DC 공급 전압으로 인한 AM/PM의 변화는 어떤 위상 전치보상을 필요로 하지만, 그 효율은 피크 레벨에서 매우 낮은 전력에 이르기까지 유지된다.

물론, 상술된 바람직한 실시예에 대한 각종 수정 및 변경이 행해질 수 있다는 것을 이해하여야 한다. 예를 들어, 여러 기술이 상기 바람직한 실시예의 회로에 도시된 스위칭 장치에 사용되어, 각 구성요소의 서로 다른 기능성 및 성능을 증진시킨다. 포락선을 변조시키기 위한 상부 또는 하부 스위치중 어느하나를 사용하여 성능 트레이드-오프를 고려한 이와 같은 대체는 매 경우 마다 다를것이다.

따라서, 상술된 설명은 제한하고자 하는 것이 아니라 예시를 위한 것으로서 간주되어야 하고, 본 발명의 영역을 규정하는 이하의 청구범위는 모든 등가 장치를 포함하는 것으로서 이해되어야 한다.

Claims

증폭기 회로에 있어서:

분리된 진폭 및 위상 변조된 파형을 발생시키는 디지털 신호 처리기; 및

상기 디지털 신호 처리기와 통신하는 제1 및 제2 E 등급 증폭기를 포함하며, 상기 증폭기 각각은 상기 파형에 대응하는 신호를 수신하는 입력 및 공유된 부하 네트워크에 링크되는 출력을 갖는 증폭기 회로.
제 1 항에 있어서,

상기 회로는 상기 증폭기들 중 한 증폭기가 그외 다른 증폭들의 포화에 앞서 포화되도록 구성되는 것을 특징으로 하는 증폭기 회로.
제 1 항에 있어서,

상기 증폭기들 중 적어도 2개의 증폭기는 서로 다른 출력 전력 등급을 갖는 것을 특징으로 하는 증폭기 회로
제 1 항에 있어서,

상기 제1 증폭기는 상기 디지털 신호 처리기로부터 제1 진폭 변조된 기저대 신호를 수신하는 캐리어 증폭기로서 기능하며, 상기 제2 증폭기는 상기 디지털 신호 처리기로부터 제2 진폭 변조된 기저대 신호를 수신하는 것을 특징으로 하는 증폭기 회로.
제 1 항에 있어서,

상기 E 등급 증폭기 각각은 포락선 신호를 사용하여 자신의 각각의 출력 전력 레벨을 조정하도록 구성되는 것을 특징으로 하는 증폭기 회로.
제 2 항에 있어서,

상기 디지털 신호 처리기와 통신하는 2개 이상의 디지털 대 아날로그 변환기를 더 포함하며, 상기 변환기는 상기 신호를 상기 증폭기로 입력을 위한 고 해상도 아날로그 신호로 변환시키는 것을 특징으로 하는 증폭기 회로.
제 2 항에 있어서,

상기 파형을 변조시키기 위하여 상기 디지털 신호 처리기에 링크되는 하나 이상의 변조 업컨버터를 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 5 항에 있어서,

상기 업컨버터에 링크되는 하나 이상의 대역통과 잡음 필터를 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 6 항에 있어서,

상기 피킹 증폭기에 링크되는 임피던스 조정 소자를 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 5 항에 있어서,

1차 파형으로부터 진폭 정보 또는 위상 정보를 수신하기 위하여 상기 증폭기들중 적어도 하나의 증폭기를 위한 제어 장치, 및

상기 제어 장치 및 상기 하나 이상의 증폭기와 통신하며, 서로 다른 전류 저항을 각각 갖는 2개 이상의 스위칭 장치를 더 포함하며,

상기 제어 장치는 상기 정보를 사용하여 능동 스위칭 장치를 선택해서, 상기 하나 이상의 증폭기의 정합 네트워크로의 입력을 위한 2차 파형을 생성하도록 하는 것을 특징으로 하는 증폭기 회로.
제 10 항에 있어서,

상기 스위칭 장치는 게이트를 각각 갖는 트랜지스터이며, 상기 제어 장치는 상기 정보를 상기 스위칭 장치의 게이트에 제공함으로써 상기 스위칭 장치를 제어하는 것을 특징으로 하는 증폭기 회로.
제 1 항에 있어서,

상기 증폭기들 중 하나의 증폭기와 통신하는 안테나로부터 VSWR 반사를 감지하며 상기 디지털 신호 처리기와 통신하는 피드백 루프를 더 포함하며,

상기 디지털 신호 처리기는 상기 파형을 조정하여 상기 VSWR 반사를 보정하는 것을 특징으로 하는 증폭기 회로.
증폭기 회로에 있어서:

제1 및 제2 디지털 진폭 변조 신호 및 하나 이상의 디지털 위상 변조 신호를 발생시키는 디지털 신호 처리기;

상기 디지털 신호 처리기와 통신하여 상기 디지털 진폭 변조 신호를 아날로그 진폭 변조 신호로 변환시키고 상기 디지털 위상 변조된 신호를 아날로그 위상 변조된 신호로 변환시키는 2개 이상의 디지털 대 아날로그 변환기; 및,

상기 디지털 대 아날로그 변환기와 통신하여 상기 아날로그 신호를 수신하는 제1 및 제2 E 등급 증폭기를 포함하며, 상기 증폭기들중 적어도 하나의 증폭기는 상기 아날로그 위상 변조된 신호 및 상기 아날로그 진폭 변조 신호들 중 한 신호를 수신하도록 접속된 캐리어 증폭기로서 기능하며, 상기 증폭기들 중 적어도 또 다른 한 증폭기는 상기 아날로그 위상 변조된 신호 및 상기 아날로그 진폭 변조 신호들중 또 다른 신호를 수신하도록 접속된 피킹 증폭기로서 기능하는 증폭기 회로.
제 12 항에 있어서,

상기 RF 신호를 변조시키기 위하여 상기 디지털 신호 처리기에 링크된 하나 이상의 변조 업컨버터를 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 14 항에 있어서,

상기 업컨버터에 링크되는 하나 이상의 대역통과 잡음 필터를 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 증폭기에 링크되는 임피던스 조정 소자를 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 E 등급 증폭기 각각은 포락선 조정 회로를 포함하여 상기 회로내의 각 증폭기에 대한 전력 레벨을 조정하는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 증폭기들 중 2개 이상의 증폭기는 서로 다른 출력 전력 등급을 갖는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 변환기는 고 비트율에서 상기 디지털 신호 처리기로부터 수신되는 신호에 대응하는 고 해상도 아날로그 신호를 출력하도록 처리할 수 있는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 디지털 신호 처리기는: 분리된 디지털-대-아날로그 변환기를 통해서 상기 증폭기들 중 2개의 증폭기 각각에 링크되는 2개의 진폭 변조된 출력; 및

상기 디지털 신호 처리기의 상기 위상-변조된 출력 각각과 통신하는 직렬의 직교 변조 업컨버터 및 대역통과 필터를 포함하는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 증폭기들중 적어도 하나의 증폭기로의 입력을 변조시키는 수단을 더 포함하는 것을 특징으로 하는 증폭기 회로.
제 13 항에 있어서,

상기 증폭기들 중 한 증폭기와 통신하는 안테나로부터 VSWR 반사를 감지하며, 상기 디지털 신호 처리기와 통신하는 피드백 루프를 더 포함하며,

상기 디지털 신호 처리기는 상기 파형을 조정하여 상기 VSWR 반사를 보정하는 것을 특징으로 하는 증폭기 회로.
고효율 및 고 피크-대-평균 신호 증폭을 제공하는 방법에 있어서:

디지털 신호 처리기로부터 제1 및 제2 디지털 진폭 파형을 제공하는 단계;

상기 디지털 신호 처리기로부터 제1 디지털 위상 파형을 제공하는 단계;

상기 제1 디지털 진폭 파형을 제1 아날로그 진폭 파형으로 변환시키고 상기 제2 디지털 진폭 파형을 제2 아날로그 진폭 파형으로 변환시키는 단계;

상기 제1 디지털 위상 파형을 제1 아날로그 위상 파형으로 변환시키는 단계;

상기 제1 아날로그 진폭 파형 및 상기 제1 아날로그 위상 파형으로부터 캐리어 증폭기로 제1 출력 신호를 발생시키는 단계;

상기 제2 아날로그 진폭 파형 및 상기 제2 아날로그 위상 파형으로부터 피킹 증폭기로 제2 출력 신호를 발생시키는 단계; 및

상기 제1 및 제2 출력 신호를 결합하는 단계를 포함하는 고효율 및 고 피크-대-평균 신호 증폭 제공 방법.
제 23 항에 있어서,

상기 증폭기들중 한 증폭기와 통신하는 안테나로부터 VSWR 반사를 감지하는 단계; 및

상기 처리기 내에서 상기 디지털 진폭 및 위상 파형을 조정하여 상기 VSWR 반사를 보정하는 단계를 더 포함하는 것을 특징으로 하는 고효율 및 고 피크-대-평균 신호 증폭 제공 방법.