KR100886229B1 - Liquid Crystal Display and Method of Fabricating the same - Google Patents

Liquid Crystal Display and Method of Fabricating the same Download PDF

Info

Publication number
KR100886229B1
KR100886229B1 KR1020020060775A KR20020060775A KR100886229B1 KR 100886229 B1 KR100886229 B1 KR 100886229B1 KR 1020020060775 A KR1020020060775 A KR 1020020060775A KR 20020060775 A KR20020060775 A KR 20020060775A KR 100886229 B1 KR100886229 B1 KR 100886229B1
Authority
KR
South Korea
Prior art keywords
spacer
electrode
substrate
gate
metal layer
Prior art date
Application number
KR1020020060775A
Other languages
Korean (ko)
Other versions
KR20040031363A (en
Inventor
김용범
전재홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020060775A priority Critical patent/KR100886229B1/en
Publication of KR20040031363A publication Critical patent/KR20040031363A/en
Application granted granted Critical
Publication of KR100886229B1 publication Critical patent/KR100886229B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 스페이서의 높이를 높게 형성시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device and a method of manufacturing the same that can make the height of the spacer high.

본 발명에 따른 액정표시장치는 본 발명에 따른 액정표시장치는 포토레지스터패턴과, 상기 포토레지스터패턴을 포획하도록 형성되는 스페이서를 구비하는 것을 특징으로 한다.The liquid crystal display according to the present invention is characterized in that the liquid crystal display according to the present invention includes a photoresist pattern and a spacer formed to capture the photoresist pattern.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display and Method of Fabricating the same} Liquid Crystal Display and Method of Manufacturing the Same {Liquid Crystal Display and Method of Fabricating the same}             

도 1은 종래의 액정표시장치를 나타내는 단면도.1 is a cross-sectional view showing a conventional liquid crystal display device.

도 2a 내지 도 2c는 종래의 패턴 스페이서의 제조방법을 나타내는 도면.2A to 2C are views showing a conventional method for manufacturing a pattern spacer.

도 3은 도 2에 도시된 스페이서의 제조방법을 나타내는 순서도.3 is a flow chart showing a method of manufacturing the spacer shown in FIG.

도4a 내지 도 4c는 종래의 잉크젯 방식을 이용한 스페이서의 제조방법을 나타내는 도면.4A to 4C illustrate a method of manufacturing a spacer using a conventional inkjet method.

도 5는 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도.5 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 액정표시장치를 선 A-A'을 따라 절취한 단면도.FIG. 6 is a cross-sectional view of the liquid crystal display shown in FIG. 5 taken along line AA ′. FIG.

도 7a 내지 도 7g는 도 6에 도시된 액정표시장치의 제조방법을 단계적으로 도시한 도면.7A to 7G are sectional views showing the manufacturing method of the liquid crystal display shown in FIG.

도 8은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 도면.8 is a diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 9는 도 8에 도시된 액정표시장치를 B-B'선을 따라 절취한 단면도.FIG. 9 is a cross-sectional view of the liquid crystal display shown in FIG. 8 taken along the line BB ′;

도 10a 내지 도 10g는 도 9에 도시된 액정표시장치의 제조방법을 단계적으로 도시한 도면.10A through 10G are sectional views showing the manufacturing method of the liquid crystal display shown in FIG.

도 11은 도 8에 도시된 스페이서의 다른 위치를 나타내는 평면도. FIG. 11 is a plan view showing another position of the spacer shown in FIG. 8; FIG.                 

도 12는 도 11에 도시된 스페이서의 또 다른 위치를 나타내는 평면도.
12 is a plan view showing still another position of the spacer shown in FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1, 82 : 하부기판 2 : 실런트1, 82: lower substrate 2: sealant

6 : 게이트절연막 8 : 보호막6 gate insulating film 8 protective film

10, 12 : 배향막 11, 96 : 상부기판10, 12: alignment layer 11, 96: upper substrate

14, 98 : 공통전극 16, 92 : 컬러필터14, 98: common electrode 16, 92: color filter

22, : 화소전극 23 : 접촉홀22, pixel electrode 23, contact hole

24, 42, 80, 90 : 스페이서 25 : 게이트전극24, 42, 80, 90: spacer 25: gate electrode

26, 27 : 반도체층 28 : 소스전극26, 27: semiconductor layer 28: source electrode

30 : 드레인전극 50, 83, 97 : 잉크젯 분사장치
30: drain electrode 50, 83, 97: inkjet injection device

본 발명은 액정표시장치에 관한 것으로, 특히 스페이서의 높이를 높게 형성시킬 수 있는 액정표시장치의 제조장치 및 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an apparatus and a manufacturing method of a liquid crystal display device capable of forming a high height of a spacer.

통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시 장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액티브 영역과 액티브 영역의 액정셀들을 구동하기 위한 구동회로들을 포함하게 된다.In general, a liquid crystal display (LCD) displays an image corresponding to a video signal on a liquid crystal panel in which liquid crystal cells are arranged in a matrix form by adjusting light transmittance of liquid crystal cells according to a video signal. To this end, the liquid crystal display device includes an active region in which liquid crystal cells are arranged in an active matrix and driving circuits for driving liquid crystal cells in the active region.

도 1을 참조하면, 통상적인 액정표시장치는 상부기판(11) 상에 순차적으로 형성된 블랙매트릭스(20), 컬러필터(16), 공통전극(14) 및 배향막(12)으로 구성되는 상판과, 하부기판(1) 상에 순차적으로 형성된 TFT와, 화소전극(22) 및 배향막(10)으로 구성되는 하판과, 상판과 하판 사이에 형성된 스페이서(24)와, 상판 및 하판 사이의 내부공간에 주입되는 액정(도시되지 않음)을 구비한다. Referring to FIG. 1, a typical liquid crystal display device includes a top plate including a black matrix 20, a color filter 16, a common electrode 14, and an alignment layer 12 sequentially formed on an upper substrate 11. Injection into the inner space between the upper plate and the lower plate and the spacer 24 formed between the upper plate and the lower plate, the lower plate composed of the TFT and the pixel electrode 22 and the alignment layer 10 sequentially formed on the lower substrate 1 Liquid crystal (not shown).

하판에서 TFT는 도시하지 않은 게이트라인에 접속된 게이트전극(25), 도시하지 않은 데이터라인에 접속된 소스전극(28) 및 접촉홀(23)을 통해 화소전극(22)에 접속된 드레인전극(30)을 구비한다. 또한, TFT는 게이트전극(25)과 소스전극(28) 및 드레인 전극(30)의 절연을 위한 게이트절연막(6)과, 게이트전극(25)에 공급되는 게이트전압에 의해 소스전극(28)과 드레인전극(30) 간의 채널을 도통시키기 위한 반도체층(26, 27)을 더 구비한다. 여기서, 반도체층(26, 27)은 게이트절연막(6) 상에 형성되는 활성층(26)과, 활성층(26)과 소스/드레인전극(28, 30) 사이에 형성되며 불순물이 도핑된 오믹접촉층(27)을 포함한다. 이러한 TFT는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다. TFT를 통해 공급되는 데이터신호와 공통전극(14)에 공급되는 공통전압(Vcom)의 전압차에 의해 액정이 회전하게 되며 액정의 회전 정도에 따라서 광투과량이 결정된다. 화소전극(22)은 데이터라인과 게이트라인에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(22)은 하부기판(1) 전면에 도포되는 보호막(8) 위에 형성되며, 보호막(8)에 형성된 접촉홀(23)을 통해 드레인전극(30)과 전기적으로 접속된다. 화소전극(22)이 형성된 하부기판(1) 상부에 배향막(10)을 도포한 후 러빙공정을 수행하여 하판을 완성한다.In the lower panel, the TFT includes a gate electrode 25 connected to a gate line (not shown), a source electrode 28 connected to a data line (not shown), and a drain electrode connected to the pixel electrode 22 through a contact hole 23 ( 30). In addition, the TFT is formed by the gate insulating film 6 for insulating the gate electrode 25, the source electrode 28, and the drain electrode 30, and the source electrode 28 by the gate voltage supplied to the gate electrode 25. The semiconductor layers 26 and 27 are further provided to conduct a channel between the drain electrodes 30. Here, the semiconductor layers 26 and 27 are formed between the active layer 26 formed on the gate insulating layer 6 and the ohmic contact layer doped with impurities and formed between the active layer 26 and the source / drain electrodes 28 and 30. And (27). This TFT selectively supplies the data signal from the data line to the pixel electrode 22 in response to the gate signal from the gate line. The liquid crystal rotates by the voltage difference between the data signal supplied through the TFT and the common voltage Vcom supplied to the common electrode 14, and the light transmittance is determined according to the degree of rotation of the liquid crystal. The pixel electrode 22 is formed of a transparent conductive material having a high light transmittance and positioned in a cell region divided by a data line and a gate line. The pixel electrode 22 is formed on the passivation layer 8 applied on the entire lower substrate 1, and is electrically connected to the drain electrode 30 through the contact hole 23 formed in the passivation layer 8. After applying the alignment layer 10 on the lower substrate 1 on which the pixel electrode 22 is formed, a rubbing process is performed to complete the lower plate.

상판의 블랙매트릭스(20)는 하판의 TFT 영역과 게이트라인들 및 데이터라인들 영역에 대응되어 상부기판(11) 상에 형성되며, 컬러필터(16)가 형성될 셀영역을 구획한다. 블랙매트릭스(20)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(16)는 상기 블랙매트릭스(20)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(16)는 특정파장의 광을 선택적으로 투과시킴으로써 R, G, B 색상을 구현한다. 공통전극(14)에는 액정의 움직임을 제어하기 위한 공통전압(Vcom)이 공급된다. 배향막(12)은 공통전극(14) 상에 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.The black matrix 20 of the upper plate is formed on the upper substrate 11 to correspond to the TFT region, the gate lines and the data lines of the lower plate, and partitions a cell region in which the color filter 16 is to be formed. The black matrix 20 prevents light leakage and absorbs external light to increase contrast. The color filter 16 is formed in the cell region separated by the black matrix 20. The color filter 16 selectively transmits light having a specific wavelength to implement R, G, and B colors. The common electrode 14 is supplied with a common voltage Vcom for controlling the movement of the liquid crystal. The alignment layer 12 is formed by applying an alignment material such as polyimide onto the common electrode 14 and then performing a rubbing process.

이와 같이, 별도로 만들어진 상판과 하판 사이의 갭을 유지하는 볼스페이서(24)는 상판과 하판 중 적어도 어느 하나의 기판 상에 분사된다. As such, the ball spacer 24 that maintains the gap between the upper plate and the lower plate, which is separately made, is sprayed on at least one of the upper and lower plates.

볼스페이서(24)는 액정셀의 셀갭(Cell Gap)을 균일하게 유지하기 위하여 고르게 분사되어야 한다. 그러나, 볼스페이서(24)는 산포방식의 균일도 한계에 의해 고르게 산포되기가 어렵다. 볼스페이서(24)가 불균일하게 산포되어 셀갭이 불균일하게 되면 화면에 얼룩이 발생하는 현상이 나타난다. 또한, 볼스페이서(24) 사용시 액정표시장치의 외부에서 사용자가 화면에 압력을 가하게 되면 화면의 화질이 물결모양으로 어두워지는 리플현상이 발생한다. 이는 볼스페이서(24)가 상판과 하판 사이에서 움직이기 때문이다. The ball spacer 24 should be sprayed evenly to maintain a uniform cell gap of the liquid crystal cell. However, the ball spacer 24 is difficult to distribute evenly due to the uniformity limit of the scattering method. When the ball spacer 24 is unevenly distributed and the cell gap is uneven, a phenomenon occurs in which a stain occurs on the screen. In addition, when the user applies pressure to the screen from the outside of the liquid crystal display when the ball spacer 24 is used, a ripple phenomenon occurs in which the image quality of the screen becomes dark in a wavy shape. This is because the ball spacer 24 moves between the upper and lower plates.

최근에는 볼스페이서(24)와 그 산포방식의 단점을 해결할 수 있는 한 방법으로서 특정 위치에 고정되며 패턴화되는 스페이서와 이를 패터닝하는 방법에 대한 연구가 활발히 진행되고 있다. Recently, as a way to solve the shortcomings of the ball spacer 24 and its scattering method, research is actively conducted on a spacer fixed and patterned at a specific position and a method of patterning the same.

이제, 패턴 스페이서의 제조방법을 단면도인 도 2a 내지 도 2c와 순서도인 도 3을 결부하여 설명하기로 하자.Now, a method of manufacturing a pattern spacer will be described with reference to FIGS. 2A to 2C and a flowchart of FIG. 3.

도 2a를 참조하면, 기판(40) 상에 스페이서 물질(42a)을 코팅한다.(S31) 여기서, 기판(40)은 공통전극(14)이 형성된 상판과 TFT가 형성된 하판 중 어느 하나이다.Referring to FIG. 2A, the spacer material 42a is coated on the substrate 40 (S31). Here, the substrate 40 is one of an upper plate on which the common electrode 14 is formed and a lower plate on which the TFT is formed.

스페이서 물질(42a)은 용매, 바인더, 모노머(monomer), 광개시제(photoinitiator)로 혼합된 물질이다. 스페이서 물질(42a)을 프리 베이킹(Pre-baking)하여 스페이서 물질(42a) 내의 용매를 제거하면 스페이서 물질(42a)은 페이스트 상태가 된다.(S32)The spacer material 42a is a material mixed with a solvent, a binder, a monomer, and a photoinitiator. When the solvent in the spacer material 42a is removed by pre-baking the spacer material 42a, the spacer material 42a becomes a paste state (S32).

이어서, 도 2b에 도시된 바와 같이 스페이서 물질(42a) 상에 투과부(44a)와 차단부(44b)를 가지는 포토마스크(44)가 정렬된다. 이 포토마스크(44)를 통하여 자외선(UV)이 스페이서 물질(42a) 쪽으로 조사되면 투과부(44a)에 대응되는 스페이서 물질(42a)이 자외선에 노출된다.(S33)Subsequently, as shown in FIG. 2B, the photomask 44 having the permeable portion 44a and the blocking portion 44b is aligned on the spacer material 42a. When ultraviolet light (UV) is irradiated toward the spacer material 42a through the photomask 44, the spacer material 42a corresponding to the transmission part 44a is exposed to the ultraviolet light (S33).

도 2c에 도시된 바와 같이 스페이서 물질(42a)이 패터닝된다.(S34) 스페이서 물질(42a)을 현상하게 되면 자외선에 노광되지 않은 스페이서 물질(42a)은 제거되고, 자외선에 노광된 스페이서 물질(42a)은 남아있게 된다. The spacer material 42a is patterned as shown in FIG. 2C. (S34) When the spacer material 42a is developed, the spacer material 42a not exposed to ultraviolet rays is removed, and the spacer material 42a exposed to ultraviolet rays is removed. ) Will remain.                         

패터닝된 스페이서 물질(42a)을 소성하면 소정 높이를 가지는 스페이서(42)가 형성된다.(S35)When the patterned spacer material 42a is fired, a spacer 42 having a predetermined height is formed (S35).

액정표시장치에서 셀갭을 유지시키기 위한 스페이서(42)는 전체 면적의 2% 정도를 차지하고 있다. 앞에 서술된 포토리쏘그래피(photolithography) 방법으로 스페이서(42)를 형성하는 경우에는 코팅된 스페이서 물질(42a)의 약 95% 이상이 제거된다. 이에 따라, 종래의 포토리쏘그래피 방법은 스페이서(42)를 형성하기에는 재료 활용율이 좋지 않으며 복잡한 5단계의 공정을 거치게 되는 번거로움이 따른다.In the liquid crystal display, the spacer 42 for maintaining the cell gap occupies about 2% of the total area. In the case of forming the spacer 42 by the photolithography method described above, at least about 95% of the coated spacer material 42a is removed. Accordingly, in the conventional photolithography method, the material utilization rate is not good to form the spacers 42, and it is cumbersome to go through a complicated five-step process.

이러한 재료의 낭비를 줄이고 공정수를 줄이기 위하여 도 4a 내지 4c에 도시된 바와 같은 잉크젯(Ink-Jet) 분사장치를 이용한 스페이서 형성방법이 개발되었다.In order to reduce the waste of such materials and to reduce the number of processes, a method of forming a spacer using an ink-jet injection apparatus as illustrated in FIGS. 4A to 4C has been developed.

먼저, 도 4a에 도시된 바와 같이 스페이서(58)의 형성 위치에 대응하여 잉크젯 분사장치(50)가 정렬된다. 정렬 상태에서 잉크젯 분사장치(50)로부터 잉크가 기판(40) 상으로 분사된다. 여기서, 기판(40)은 액정패널의 상판 또는 하판 중 적어도 어느 하나의 기판에 해당한다. First, as shown in FIG. 4A, the inkjet ejection apparatus 50 is aligned with the formation position of the spacer 58. Ink is ejected onto the substrate 40 from the inkjet ejector 50 in an aligned state. Here, the substrate 40 corresponds to at least one of the upper and lower plates of the liquid crystal panel.

잉크젯 방식은 서멀(Thermal) 방식과 피에조(Piezoelectric) 방식을 이용하여 잉크를 분사하며, 특히 피에조 방식이 주로 이용된다. 피에조 방식의 잉크젯 분사장치(50)는 분사시키고자 하는 물질이 담긴 용기(52)와, 이 용기(52)로부터 물질을 외부로 분사시키기 위한 잉크젯 헤드(54)로 구성된다.The inkjet method sprays ink using a thermal method and a piezoelectric method, and in particular, the piezo method is mainly used. The piezoelectric inkjet ejection apparatus 50 is composed of a container 52 containing a substance to be ejected, and an inkjet head 54 for ejecting the substance from the container 52 to the outside.

용기(52)에는 스페이서(58)가 채워지며, 잉크젯 헤드(54)에는 압전소자와 용 기(52) 내에 포함된 스페이서(58)를 분사하는 노즐(nozzle ; 56)이 형성된다. 압전소자에 전압이 인가되면 물리적인 압력이 발생되어 용기(52)와 노즐(56) 사이의 유로가 수축, 이완을 반복하는 현상이 나타난다. 이 현상에 의해 스페이서(58)는 노즐(56)을 통해 분사된다.The container 52 is filled with a spacer 58, and the inkjet head 54 is provided with a nozzle 56 for spraying the piezoelectric element and the spacer 58 included in the container 52. When a voltage is applied to the piezoelectric element, a physical pressure is generated, so that a flow path between the container 52 and the nozzle 56 contracts and relaxes. By this phenomenon, the spacer 58 is injected through the nozzle 56.

스페이서(58)는 도 4b에 도시된 바와 같이 노즐(56)을 통해 분사된 후, 스페이서(58)는 도 4c와 같이 광원(60)에 의해 자외선에 노출되거나 열에 의한 소성과정을 거치게 된다. 이에 따라, 스페이서(58)는 일정폭(W)과 높이(H)를 가지게 된다.After the spacer 58 is sprayed through the nozzle 56 as shown in FIG. 4B, the spacer 58 is exposed to ultraviolet rays by the light source 60 or undergoes a firing process by heat as shown in FIG. 4C. Accordingly, the spacer 58 has a predetermined width W and height H. As shown in FIG.

이렇게 잉크젯 방식으로 스페이서(58)를 형성하는 경우 스페이서(58)는 점도가 낮은 상태이므로 노즐(56)을 통해 기판으로 떨어지면서 중력을 받게 된다. 이에 따라, 스페이서(58)는 기판(40) 상에 안착할 때 넓게 퍼지게 되어 액정패널의 상판과 하판 사이의 갭을 유지시키기 위한 스페이서(58)의 최소한의 높이보다 낮게 형성되며, 소성공정 후에도 원하는 셀갭의 높이에 해당하는 스페이서(58)의 높이를 얻지 못하게 된다. 적정한 셀갭을 유지하는 스페이서(58)의 높이를 얻지 못하게 되면 휘도, 콘트라스트를 제대로 얻지 못하게 되어 화질이 떨어지게 된다.
When the spacers 58 are formed in the inkjet manner, the spacers 58 are gravity-lowered as they fall to the substrate through the nozzles 56 because the spacers 58 have a low viscosity. Accordingly, the spacer 58 spreads widely when it is seated on the substrate 40 and is formed lower than the minimum height of the spacer 58 for maintaining a gap between the upper and lower plates of the liquid crystal panel. The height of the spacer 58 corresponding to the height of the cell gap is not obtained. If the height of the spacer 58 that maintains the proper cell gap is not obtained, luminance and contrast may not be obtained properly, resulting in poor image quality.

따라서, 본 발명의 목적은 스페이서의 높이를 높게 형성시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.
Accordingly, it is an object of the present invention to provide a liquid crystal display device and a method for manufacturing the same, which can make the height of the spacer high.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 포토레지스터패턴과, 상기 포토레지스터패턴을 포획하도록 형성되는 스페이서를 구비하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display device according to the present invention is characterized by having a photoresist pattern and a spacer formed to capture the photoresist pattern.

그 내부에 상기 포토레지스터패턴이 형성된 상기 스페이서는 다층으로 구성되는 박막트랜지스터와 신호배선을 포함하는 하부기판에 형성되는 것을 특징으로 한다.The spacer in which the photoresist pattern is formed therein is formed on a lower substrate including a thin film transistor and a signal wiring formed of a multilayer.

상기 다층 중에서 임의의 한 층은 상기 게이트 금속층, 반도체층, 소스/드레인 금속층, 보호층 및 화소전극 중 어느 하나인 것을 특징으로 한다.Any one of the multilayers may be any one of the gate metal layer, the semiconductor layer, the source / drain metal layer, the protective layer, and the pixel electrode.

상기 스페이서는 블랙매트릭스와 공통전극 및 컬러필터를 포함한 상부기판에 형성되는 것을 특징으로 한다.The spacer is formed on an upper substrate including a black matrix, a common electrode, and a color filter.

본 발명에 따른 액정표시장치의 제조방법은 기판 상의 다층 중에서 임의의 한 층 상에 포토레지스터를 코팅하는 단계와, 상기 포토레지스터를 패터닝하여 포토레지스터패턴을 형성하는 단계와, 상기 포토레지스터패턴을 포획하도록 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: coating a photoresist on any one of the multilayers on a substrate, patterning the photoresist to form a photoresist pattern, and capturing the photoresist pattern. Forming a spacer so as to form a spacer.

상기 기판은 다층으로 구성되는 박막트랜지스터와 신호배선을 포함한 하부기판인 것을 특징으로 한다.The substrate is a lower substrate including a thin film transistor and a signal wiring constituted by a multi-layer.

상기 박막트랜지스터는 신호배선 중에서 게이트라인에 연결되는 게이트전극을 형성하는 단계와, 신호배선 중에서 데이터신호가 공급되는 데이터라인에 연결되 는 소스전극을 형성하는 단계와, 소스전극과 소정간격으로 이격되는 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The thin film transistor may include forming a gate electrode connected to the gate line in the signal line, forming a source electrode connected to the data line to which the data signal is supplied, and spaced apart from the source electrode at a predetermined interval. And forming a drain electrode.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5 내지 도 12를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 12.

도 5는 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도이며, 도 6은 도 5에 도시된 액정표시장치를 선 A-A'을 따라 절취한 단면도이다.5 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view of the liquid crystal display shown in FIG. 5 taken along the line A-A '.

도 5 및 도 6을 참조하면, 본 발명의 액정표시장치는 게이트라인(61)과 데이터라인(62)의 교차부에 형성된 TFT(71)와, 게이트라인(61)과 데이터라인(62)의 교차구조로 마련된 화소영역에 형성된 화소전극(78)과, 상기 화소전극(78) 패턴시 이용되는 포토레지스터(81)가 내부에 형성됨과 아울러 하부에 화소전극(78)이 형성된 스페이서(80)를 구비한다. Referring to FIGS. 5 and 6, the liquid crystal display of the present invention includes a TFT 71 formed at an intersection of the gate line 61 and the data line 62, and the gate line 61 and the data line 62. A pixel electrode 78 formed in an intersecting pixel region and a photoresist 81 used for patterning the pixel electrode 78 are formed therein and a spacer 80 having a pixel electrode 78 formed thereunder. Equipped.

TFT(71)는 하부기판(82) 상에 형성된 게이트전극(64), 게이트절연막(66), 활성층(68), 오믹접촉층(70), 소스 및 드레인전극(72, 74)이 순차적으로 적층되어 구성된다. 게이트전극(64)은 게이트라인(61)과 연결되며, 소스전극(72)은 데이터라인(62)과 연결된다. 드레인전극(74)은 TFT(71)를 보호하기 위한 보호층(76)에 형성된 컨택홀(79a)을 통해 화소전극(78)과 접촉된다. The TFT 71 is formed by sequentially stacking a gate electrode 64, a gate insulating film 66, an active layer 68, an ohmic contact layer 70, and source and drain electrodes 72 and 74 formed on a lower substrate 82. It is configured. The gate electrode 64 is connected to the gate line 61, and the source electrode 72 is connected to the data line 62. The drain electrode 74 is in contact with the pixel electrode 78 through the contact hole 79a formed in the protective layer 76 for protecting the TFT 71.

스페이서(80)는 내부에 포토레지스터 패턴(81)이 형성되며, 스페이서(80) 및 포토레지스터 패턴(81) 하면에는 스페이서(80) 및 포토레지스터 패턴(81)의 크기와 같은 화소전극(78)이 패턴이 형성된다. The photoresist pattern 81 is formed inside the spacer 80, and the pixel electrode 78 having the same size as the spacer 80 and the photoresist pattern 81 is formed on the bottom surface of the spacer 80 and the photoresist pattern 81. This pattern is formed.

도 7a 내지 도 7g는 도 6에 도시된 액정표시장치의 제조방법을 단계적으로 도시한 도면이다.7A to 7G are diagrams sequentially illustrating a method of manufacturing the LCD shown in FIG. 6.

도 7a를 참조하면, TFT(71)가 형성된 하부기판(82) 전면에 보호층(76)이 형성되며, 보호층(76) 상에 화소전극(78)이 증착된다. Referring to FIG. 7A, a protective layer 76 is formed on an entire surface of a lower substrate 82 on which a TFT 71 is formed, and a pixel electrode 78 is deposited on the protective layer 76.

TFT(71)의 게이트전극(64)은 금속박막을 형성한 후, 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝함으로써 게이트라인(61)과 함께 형성된다. 게이트전극(64)이 형성된 하부기판(82) 상에 게이트절연막(66), 활성층(68) 및 오믹접촉층(70)이 순차적으로 적층된다. 게이트절연막(66)은 질화실리콘 또는 산화실리콘의 절연물질을 하부기판(82) 상에 전면 증착함으로써 형성된다. 활성층(68) 및 오믹접촉층(70)은 게이트절연막(66) 상에 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD"라 함)을 이용하여 순차적으로 적층한 후, 이 비정질실리콘층 및 비정질실리콘층을 포토리쏘그래피방법으로 패터닝함으로써 형성된다. 게이트절연막(66) 상에 오믹접촉층(70)을 덮도록 소스 및 드레인전극(72, 74)이 형성된다. 소스 및 드레인전극(72, 74)은 오믹접촉층(70)을 덮도록 게이트절연막(66) 상에 금속을 CVD방법 또는 스퍼터링(sputtering) 방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝함으로써 데이터라인(62)과 함께 형성된다. 이러한 소스 및 드레인전극(72, 74) 사이의 오믹접촉층(70)을 건식 식각하여 소스 및 드레인전극(72, 74) 사이로 활성층(68)이 노출되게 한다. TFT(71)가 형성된 하부기판(82) 상에 보호층(76)이 형성된다. 보호층(76)은 절연물질을 전면 증착한 후 패터닝함으로써 형성되며, 패터닝시 드레인전극(74)을 노출시키는 컨택홀(79a)이 형성된다. 이후, 보호층(76) 상에 투명전도성물질(78a)을 증착한다. 여기서, 투명전도성물질(78a)은 인듐-틴-옥사이드(Indium-Tin-Oxide ; 이하 "ITO"라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함), 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)들 중 어느 하나이다.The gate electrode 64 of the TFT 71 is formed together with the gate line 61 by forming a metal thin film and then patterning it by a photolithography method including a wet method. The gate insulating layer 66, the active layer 68, and the ohmic contact layer 70 are sequentially stacked on the lower substrate 82 on which the gate electrode 64 is formed. The gate insulating layer 66 is formed by depositing an insulating material of silicon nitride or silicon oxide on the lower substrate 82. The active layer 68 and the ohmic contact layer 70 may use an amorphous silicon layer and an amorphous silicon layer doped with impurities on the gate insulating layer 66 by using chemical vapor deposition (hereinafter referred to as "CVD"). After sequentially stacking, the amorphous silicon layer and the amorphous silicon layer are formed by patterning by a photolithography method. Source and drain electrodes 72 and 74 are formed on the gate insulating layer 66 to cover the ohmic contact layer 70. The source and drain electrodes 72 and 74 are deposited on the gate insulating layer 66 so as to cover the ohmic contact layer 70 by CVD or sputtering, and then patterned by photolithography. It is formed together with 62. The ohmic contact layer 70 between the source and drain electrodes 72 and 74 is dry etched to expose the active layer 68 between the source and drain electrodes 72 and 74. A protective layer 76 is formed on the lower substrate 82 on which the TFTs 71 are formed. The protective layer 76 is formed by depositing an insulating material on the entire surface and patterning the contact layer 79a to expose the drain electrode 74 during patterning. Thereafter, the transparent conductive material 78a is deposited on the protective layer 76. Herein, the transparent conductive material 78a may be formed of indium tin oxide (hereinafter referred to as "ITO"), indium zinc oxide (hereinafter referred to as "IZO"), and indium. -Tin-Zinc-Oxide (hereinafter referred to as "ITZO").

도 7b에 도시된 바와 같이 투명전도성물질(78a) 상에 포토레지스터(81)를 코팅한 후, 포토레지스터(81) 상에 투과부(84a)와 차단부(84b)를 가지는 포토마스크(84)를 정렬한다. 여기서, 포토레지스터(81)는 노광된 영역이 제거되고 노광되지 않은 영역이 남게 되는 포지티브(positive) 타입이다. 포토마스크(84)를 통하여 자외선(UV)이 포토레지스터(81) 쪽으로 조사되면 투과부(84a)에 대응되는 포토레지스터(81)는 자외선에 노출되며 차단부(84b)에 대응되는 포토레지스터(81)는 자외선에 노출되지 않는다.After the photoresist 81 is coated on the transparent conductive material 78a as shown in FIG. 7B, the photomask 84 having the transmissive portion 84a and the blocking portion 84b is formed on the photoresist 81. Sort it. Here, the photoresist 81 is a positive type in which the exposed area is removed and the unexposed area remains. When ultraviolet light (UV) is irradiated toward the photoresist 81 through the photomask 84, the photoresist 81 corresponding to the transmission part 84a is exposed to the ultraviolet light and the photoresist 81 corresponding to the blocking part 84b. Is not exposed to ultraviolet rays.

이후, 도 7c에서 보여지듯이 현상공정에 의해 자외선에 노출된포토레지스터(81)는 제거된다. 이때, 패터닝된 포토레지스터(81)는 화소전극(78)이 형성될 영역 외에 TFT(71)에 대응되는 영역에 잔존하게 된다. 이 TFT(71) 영역에 대응되는 포토레지스터 패턴(81)은 후술될 스페이서(80)의 높이를 높게 하는데 도움을 주게 된다. Thereafter, as shown in FIG. 7C, the photoresist 81 exposed to ultraviolet rays by the developing process is removed. At this time, the patterned photoresist 81 remains in a region corresponding to the TFT 71 in addition to the region where the pixel electrode 78 is to be formed. The photoresist pattern 81 corresponding to the TFT 71 region helps to increase the height of the spacer 80 to be described later.

이어서, 도 7d에 도시된 바와 같이 잉크젯 분사장치(83)를 정렬한 후, TFT(71) 영역에 대응되는 포토레지스터 패턴(81)을 덮도록 스페이서(80)를 분사한 다. 이후, 포스트 베이킹(post baking) 공정을 통하여 스페이서(80)를 굳힌다. Subsequently, as shown in FIG. 7D, the inkjet jet apparatus 83 is aligned, and then the spacer 80 is ejected to cover the photoresist pattern 81 corresponding to the TFT 71 region. Thereafter, the spacer 80 is hardened through a post baking process.

이후, 도 7e에 도시된 바와 같이 식각공정을 통하여 투명전도성물질(78a)을 패터닝한다. 이때, 스페이서(80)와 대응되는 투명전도성물질(78a)은 잔존하게 된다. 식각 공정에서 스페이서(80)는 식각액(88)에 불활성 물질이거나 식각공정에 견딜 수 있는 물질이다. 이에 따라, 스페이서(80)는 식각공정에서 제거되지 않으므로 스페이서(80) 내부에 형성된 포토레지스터 패턴(81) 또한 제거되지 않는다.Thereafter, as illustrated in FIG. 7E, the transparent conductive material 78a is patterned through an etching process. At this time, the transparent conductive material 78a corresponding to the spacer 80 remains. In the etching process, the spacer 80 is an inert material to the etching solution 88 or a material that can withstand the etching process. Accordingly, since the spacer 80 is not removed in the etching process, the photoresist pattern 81 formed in the spacer 80 is also not removed.

이러한 식각공정을 통하여 도 7f에 도시된 바와 같이 포토레지스터 패턴(81) 및 스페이서(80)에 대응되는 투명전도성물질(78a)만 남게 되어 화소전극(78)이 형성된다. As shown in FIG. 7F, only the transparent conductive material 78a corresponding to the photoresist pattern 81 and the spacer 80 is left through the etching process, thereby forming the pixel electrode 78.

이후, 도 7g에 도시된 바와 같이 스트립공정을 통하여 포토레지스터(81)를 제거한다. 여기서, 스페이서(80)는 스트립공정에서 스트립되지 않는 물질로 형성된다. Thereafter, as shown in FIG. 7G, the photoresist 81 is removed through a stripping process. Here, the spacer 80 is formed of a material that does not strip in a stripping process.

또한, 본 발명의 스페이서(80)는 화소전극(78)을 패터닝할 때 사용하는 포토레지스터 패턴(81)을 사용하여 형성되는데, 화소전극(78)의 패터닝 대신에 금속전극, 보호층, 반도체층 및 게이트절연막을 패터닝할 때 본 발명을 적용할 수도 있다. 본 발명의 스페이서(80)는 비표시영역, 즉 게이트라인, 데이터라인 및 TFT 영역에 대응되는 영역에 형성된다. In addition, the spacer 80 of the present invention is formed using a photoresist pattern 81 used when patterning the pixel electrode 78. Instead of patterning the pixel electrode 78, a metal electrode, a protective layer, and a semiconductor layer are used. And the present invention can also be applied when patterning a gate insulating film. The spacer 80 of the present invention is formed in a region corresponding to a non-display area, that is, a gate line, a data line, and a TFT area.

한편, 본 발명에 따른 스페이서(80)는 액정표시장치의 상부기판에서 블랙매트릭스을 패터닝할 때 사용되는 포토레지스를 이용하여 상부기판 상에 형성될 수도 있다. Meanwhile, the spacer 80 according to the present invention may be formed on the upper substrate using a photoresist used when patterning the black matrix on the upper substrate of the liquid crystal display device.                     

도 8은 본 발명에 따른 액정표시장치를 나타내는 평면도이며, 도 9는 도 8에 도시된 액정표시장치를 B-B'선을 따라 절취한 단면도이다.8 is a plan view illustrating a liquid crystal display according to the present invention, and FIG. 9 is a cross-sectional view of the liquid crystal display shown in FIG. 8 taken along the line BB ′.

도 8 및 도 9를 참조하면, 본 발명의 액정표시장치는 상부기판(96) 상의 영역을 구분하는 블랙매트릭스(94)와, 블랙매트릭스 상에 형성되는 컬러필터(92)와, 컬러필터 상에 형성되는 공통전극(98)과, 공통전극 상에 포토레지스트패턴을 포함하도록 형성되는 스페이서를 구비한다.8 and 9, the liquid crystal display of the present invention includes a black matrix 94 that divides an area on the upper substrate 96, a color filter 92 formed on the black matrix, and a color filter. The common electrode 98 is formed, and a spacer is formed to include a photoresist pattern on the common electrode.

블랙매트릭스(94)는 흑색수지를 재료로 하여 비표시영역에 형성되며 도시되지 않은 하판의 게이트라인 및 데이터라인 영역에 대향하여 형성된다. 블랙매트릭스(94)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다.The black matrix 94 is formed in the non-display area made of black resin and is opposed to the gate line and data line areas of the lower plate (not shown). The black matrix 94 serves to prevent light leakage and to increase external contrast by absorbing external light.

컬러필터(92)는 도시되지 않은 광원으로부터의 광을 특정파장에 해당하는 광만을 투과시킴으로써 R, G, B 색상을 구현한다.The color filter 92 implements R, G, and B colors by transmitting only light corresponding to a specific wavelength of light from an unillustrated light source.

공통전극(98)에는 공통전압(Vcom)이 공급되며, 공통전극(98)은 도시되지 않은 하판의 화소전극에 공급되는 화소전압과 전압차를 발생시켜 액정을 구동시킨다.A common voltage Vcom is supplied to the common electrode 98, and the common electrode 98 generates a voltage difference with a pixel voltage supplied to a lower pixel electrode (not shown) to drive the liquid crystal.

스페이서(90)는 액정표시장치의 상판과 하판 사이의 갭을 유지시키는 역할을 하며, 스페이서(90) 내부에는 포토레지스터 패턴(91)이 형성되어 있어 스페이서(90)를 형성할 때 보다 높은 높이를 가지도록 스페이서(90)를 형성시킬 수 있다.The spacer 90 serves to maintain a gap between the upper plate and the lower plate of the liquid crystal display device. A photoresist pattern 91 is formed inside the spacer 90 so that the height of the spacer 90 may be higher than that of the spacer 90. The spacer 90 can be formed to have.

도 10a 내지 도 10h는 도 9에 도시된 상판의 제조방법을 단계적으로 도시한 단면도이다. 10A to 10H are cross-sectional views sequentially illustrating a method of manufacturing the top plate illustrated in FIG. 9.                     

도 10a를 참조하면, 상부기판(96) 상에 블랙매트릭스(94)가 형성된다.Referring to FIG. 10A, a black matrix 94 is formed on the upper substrate 96.

이를 위해, 상부기판(96) 상에 불투명수지 또는 크롬(Cr)과 같은 불투명금속층이 증착된다. 이어서, 불투명금속층을 식각공정을 포함하는 포토리쏘그래피 공정으로 불투명금속층이 패터닝됨으로써 상부기판(96) 상에 블랙매트릭스(94)가 형성된다.To this end, an opaque metal layer such as opaque resin or chromium (Cr) is deposited on the upper substrate 96. Subsequently, the black matrix 94 is formed on the upper substrate 96 by patterning the opaque metal layer by a photolithography process including an etching process.

도 10b를 참조하면, 블랙매트릭스(94)가 형성된 상부기판(96) 상에 컬러필터들(92)이 형성된다.Referring to FIG. 10B, color filters 92 are formed on the upper substrate 96 on which the black matrix 94 is formed.

이를 위해, 블랙매트릭스(94)가 형성된 상부기판(96) 상에 백색광원을 흡수하여 특정파장(적색, 녹색, 또는 청색)의 광만을 투과시키는 물질이 도포된 후 패터닝됨으로써 삼원색의 칼라필터(92)가 형성된다. To this end, a material that absorbs a white light source on the upper substrate 96 on which the black matrix 94 is formed and transmits only a light having a specific wavelength (red, green, or blue) is coated and then patterned to form a tri-color color filter 92. ) Is formed.

도 10c를 참조하면, 컬러필터(92)가 형성된 상부기판(96) 상에 공통전극(98)이 형성된다.Referring to FIG. 10C, the common electrode 98 is formed on the upper substrate 96 on which the color filter 92 is formed.

이를 위해, 칼라필터(92)가 형성된 상부기판(96) 상에 투명금속층이 증착된 후 식각공정을 포함하는 포토리쏘그래피공정으로 패터닝됨으로써 상부기판(96) 상에 공통전극(98)이 형성된다. 공통전극(98)은 투명금속층인 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide) 등으로 형성된다. To this end, a transparent metal layer is deposited on the upper substrate 96 on which the color filter 92 is formed, and then patterned by a photolithography process including an etching process, thereby forming a common electrode 98 on the upper substrate 96. . The common electrode 98 is a transparent metal layer, Indium-Tin-Oxide, Indium-Zinc-Oxide, or Indium-Tin-Zinc-Oxide. ) And the like.

도 10d를 참조하면, 공통전극(98)이 형성된 상부기판(96) 상에 포지티브형 포토레지스트(51)가 전면 도포된다. 이 때, 광에 반응하는 영역이 현상공정에서 제거되는 포지티브형 포토레지스트 대신에 광에 반응하지 않는 영역이 현상공정에 서 제거되는 네거티브형 포토레지스트를 이용할 수도 있다.Referring to FIG. 10D, a positive photoresist 51 is entirely coated on the upper substrate 96 on which the common electrode 98 is formed. At this time, instead of the positive photoresist in which the region reacting with light is removed in the developing step, a negative photoresist in which the region not reacting with the light is removed in the developing process may be used.

이 후, 상부기판(96) 상부에는 포토마스크(106)가 정렬된다. 여기서, 포토마스크(106)는 차단영역(S2)에 형성되는 차단층(100)과,투명한 마스크기판(102)의 노광영역(S1)에 형성되는 투과층을 구비한다. 포토마스크(106)는 노광영역(S1)에서 투명한 마스크기판(102)이 그대로 노출되게 형성된다.Thereafter, the photomask 106 is aligned above the upper substrate 96. Here, the photomask 106 includes a blocking layer 100 formed in the blocking region S2 and a transmitting layer formed in the exposure region S1 of the transparent mask substrate 102. The photomask 106 is formed such that the transparent mask substrate 102 is exposed in the exposure area S1.

도 10e를 참조하면, 공통전극(98)이 형성된 상부기판(96) 상에 포토레지스트패턴(91)이 형성된다. 즉, 포토마스크(106)를 이용한 포토리쏘그래피공정에 의해 포토마스크의 노광영역(S1)을 통해 전면 노광된 포토레지스트는 모두 제거되고, 차단영역(S2)을 통해 노광되지 않은 포토레지스트패턴(91)이 형성된다. 이 포토레지스트패턴(91)의 폭은 블랙매트릭스(94)의 폭보다 작게 형성된다. Referring to FIG. 10E, a photoresist pattern 91 is formed on the upper substrate 96 on which the common electrode 98 is formed. That is, by the photolithography process using the photomask 106, all photoresist exposed through the exposure area S1 of the photomask is removed, and the photoresist pattern 91 which is not exposed through the blocking area S2 is removed. ) Is formed. The photoresist pattern 91 has a width smaller than that of the black matrix 94.

도 10f를 참조하면, 포토레지스터패턴(91) 상에 잉크젯 분사장치(97)를 정렬하여 스페이서(90)를 분사시킨다. 잉크젯 분사장치(97)로부터 분사된 스페이서(90)는 도 10g에 도시된 바와 같이 포토레지스터패턴(91)을 덮게 된다. 이 후, 포스트베이킹(post-baking)공정을 통해 스페이서(90)를 굳히게 된다. 포토레지스터패턴(91) 상에 스페이서(90)를 형성시킴으로써 스페이서(90)를 보다 쉬운 방법으로 높게 형성시키게 된다.Referring to FIG. 10F, the spacer 90 is ejected by aligning the inkjet ejection apparatus 97 on the photoresist pattern 91. The spacer 90 ejected from the inkjet ejection apparatus 97 covers the photoresist pattern 91 as shown in FIG. 10G. Thereafter, the spacer 90 is hardened through a post-baking process. By forming the spacer 90 on the photoresist pattern 91, the spacer 90 may be formed higher in an easier manner.

스페이서(90)가 형성된 상부기판(96) 상에 폴리이미드를 도포하여 러빙공정을 실행하여 배향막(도시하지 않음)이 형성된다.An alignment film (not shown) is formed by applying a polyimide to the upper substrate 96 on which the spacers 90 are formed to perform a rubbing process.

이와 같이 포토레지스터패턴(91) 상에 스페이서(90)가 형성되면 스페이서(90)의 높이는 포토레지스터패턴(91)의 높이만큼 커지게 되므로 스페이서(90)의 높이가 종래보다 훨씬 높아지게 된다. As such, when the spacer 90 is formed on the photoresist pattern 91, the height of the spacer 90 is increased by the height of the photoresist pattern 91, so that the height of the spacer 90 is much higher than in the related art.

또한, 본 발명은 스페이서(90)를 형성하고자 하는 위치에만 스페이서(90)를 형성할 수 있으므로 기존 공정에 비하여 재료를 절감할 수 있다. In addition, the present invention can form the spacer 90 only at the position where the spacer 90 is to be formed, it is possible to save the material compared to the existing process.

이러한 본 발명에 따른 스페이서(90)는 서로 다른 색상의 컬러필터(92) 경계부에 형성될 수도 있으며, 도 11에 도시된 바와 같이 서로 동일한 색상의 컬러필터(92)의 경계부에 형성될 수 있다. 또한, 스페이서(90)는 도 12에 도시된 바와 같이 블랙매트릭스(94)의 교차부에 형성될 수도 있다.
The spacer 90 according to the present invention may be formed at the boundary of the color filter 92 having different colors, and may be formed at the boundary of the color filter 92 having the same color as shown in FIG. 11. In addition, the spacer 90 may be formed at the intersection of the black matrix 94 as shown in FIG.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 포토레지스터패턴을 덮도록 스페이서를 형성하여 스페이서의 높이를 높게 형성시킬 수 있다. 또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 스페이서를 형성하고자 하는 위치에 정확하게 형성시킬 수 있으며 종래와 대비하여 재료비를 절감할 수 있다. 나아가, 본 발명에 따른 액정표시장치 및 그 제조방법은 종래보다 스페이서 형성공정이 단순해지는 장점을 가진다.As described above, in the liquid crystal display and the method of manufacturing the same according to the present invention, a spacer may be formed to cover the photoresist pattern, thereby increasing the height of the spacer. In addition, the liquid crystal display device and the method of manufacturing the same according to the present invention can be formed precisely at the position to form the spacer and can reduce the material cost compared to the conventional. Furthermore, the liquid crystal display device and the method of manufacturing the same according to the present invention have the advantage that the spacer forming process is simpler than the prior art.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (21)

포토레지스터패턴과, Photoresist pattern, 상기 포토레지스터패턴을 포획하도록 형성되는 스페이서를 구비하는 것을 특징으로 하는 액정표시장치.And a spacer formed to capture the photoresist pattern. 제 1 항에 있어서,The method of claim 1, 그 내부에 상기 포토레지스터패턴이 형성된 상기 스페이서는 다층으로 구성되는 박막트랜지스터와 신호배선을 포함하는 하부기판에 형성되는 것을 특징으로 하는 액정표시장치.And the spacer having the photoresist pattern formed therein is formed on a lower substrate including a thin film transistor and a signal line. 제 2 항에 있어서,The method of claim 2, 상기 박막트랜지스터는 The thin film transistor is 상기 신호배선 중에서 스캔신호가 공급되는 게이트라인에 연결되는 게이트전극과,A gate electrode connected to a gate line to which a scan signal is supplied among the signal lines; 상기 신호배선 중에서 데이터신호가 공급되는 데이터라인에 연결되는 소스전극과,A source electrode connected to a data line to which a data signal is supplied among the signal lines; 상기 소스전극과 소정간격으로 이격되는 드레인전극을 구비하는 것을 특징으로 하는 액정표시장치.And a drain electrode spaced apart from the source electrode at a predetermined interval. 제 2 항에 있어서,The method of claim 2, 상기 다층은,The multilayer is, 상기 게이트전극 및 게이트라인을 포함하는 게이트 금속층과,A gate metal layer including the gate electrode and the gate line; 상기 게이트 금속층을 덮도록 상기 기판 전면에 증착되는 게이트절연막과,A gate insulating film deposited on the entire surface of the substrate to cover the gate metal layer; 상기 게이트절연막 상에 형성되는 반도체층과,A semiconductor layer formed on the gate insulating film; 상기 반도체층 상에 형성되며 상기 신호배선들 중에서 상기 데이터라인 및 소스 및 드레인전극을 포함한 소스/드레인 금속층과,A source / drain metal layer formed on the semiconductor layer and including the data line and the source and drain electrodes among the signal lines; 상기 소스/드레인 금속층을 덮도록 상기 기판 전면에 형성되는 보호층과,A protective layer formed on the entire surface of the substrate to cover the source / drain metal layer; 상기 보호층 상에 형성되며 상기 드레인전극과 전기적으로 접속되는 화소전극을 구비하는 것을 특징으로 하는 액정표시장치.And a pixel electrode formed on the protective layer and electrically connected to the drain electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 스페이서는 상기 하부기판 상에 형성된 다층 중에서 임의의 한 층의 패터닝크기와 동일한 폭을 갖도록 형성되는 것을 특징으로 하는 액정표시장치. And the spacer is formed to have the same width as the patterning size of any one of the multilayers formed on the lower substrate. 제 5 항에 있어서,The method of claim 5, wherein 상기 다층 중에서 임의의 한 층은 상기 게이트 금속층, 반도체층, 소스/드레인 금속층, 보호층 및 화소전극 중 어느 하나인 것을 특징으로 하는 액정표시장치.Wherein any one of the multilayers is any one of the gate metal layer, the semiconductor layer, the source / drain metal layer, the protective layer, and the pixel electrode. 제 2 항에 있어서,The method of claim 2, 상기 하부기판과 대면되게 형성되는 상부기판과,An upper substrate formed to face the lower substrate; 상기 상부기판 상에 상에 형성되는 블랙매트릭스와,A black matrix formed on the upper substrate; 상기 블랙매트릭스가 형성된 상부기판 상에 형성되는 컬러필터와,A color filter formed on the upper substrate on which the black matrix is formed; 상기 컬러필터를 덮도록 형성되는 공통전극을 추가로 구비하는 것을 특징으로 하는 액정표시장치.And a common electrode formed to cover the color filter. 제 7 항에 있어서,The method of claim 7, wherein 상기 스페이서는 상기 공통전극 상에 형성되는 것을 특징으로 하는 액정표시장치.And the spacer is formed on the common electrode. 제 8 항에 있어서,The method of claim 8, 상기 스페이서는 서로 다른 색상의 컬러필터가 형성된 화소셀 경계부에 형성되는 것을 특징으로 하는 액정표시장치.And the spacer is formed at a boundary portion of a pixel cell in which color filters of different colors are formed. 제 8 항에 있어서,The method of claim 8, 상기 스페이서는 동일한 색상의 컬러필터가 형성된 화소셀 경계부에 형성되는 것을 특징으로 하는 액정표시장치. And the spacer is formed at a boundary of a pixel cell where a color filter of the same color is formed. 제 8 항에 있어서,The method of claim 8, 상기 스페이서는 상기 블랙매트릭스의 교차부에 형성되는 것을 특징으로 하는 액정표시장치. And the spacer is formed at an intersection of the black matrix. 기판 상의 다층 중에서 임의의 한 층 상에 포토레지스터를 코팅하는 단계와,Coating the photoresist on any one of the multilayers on the substrate, 상기 포토레지스터를 패터닝하여 포토레지스터패턴을 형성하는 단계와, Patterning the photoresist to form a photoresist pattern; 상기 포토레지스터패턴을 포획하도록 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.And forming a spacer to capture the photoresist pattern. 제 12 항에 있어서,The method of claim 12, 상기 기판 상에는 다층으로 구성되는 박막트랜지스터와 신호배선이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법. And a thin film transistor and a signal wiring formed of multiple layers on the substrate. 제 12 항에 있어서,The method of claim 12, 상기 다층을 형성하는 단계는 Forming the multilayer 상기 기판 상에 게이트전극 및 게이트라인을 포함하는 게이트 금속층을 형성하는 단계와,Forming a gate metal layer including a gate electrode and a gate line on the substrate; 상기 게이트 금속층을 덮도록 상기 기판 전면에 게이트절연막을 형성하는 단계와,Forming a gate insulating film over the substrate to cover the gate metal layer; 상기 게이트절연막 상에 반도체층을 형성하는 단계와,Forming a semiconductor layer on the gate insulating film; 상기 신호배선들 중에서 상기 데이터라인 및 소스 및 드레인전극을 포함한 소스/드레인 금속층을 상기 반도체층 상에 형성하는 단계와,Forming a source / drain metal layer on the semiconductor layer including the data line and a source and drain electrode among the signal lines; 상기 소스/드레인 금속층을 덮도록 상기 기판 전면에 보호층을 형성하는 단 계와,Forming a protective layer on the entire surface of the substrate to cover the source / drain metal layer; 상기 드레인전극과 전기적으로 접속되는 화소전극을 상기 보호층 상에 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.And forming a pixel electrode electrically connected to the drain electrode on the protective layer. 제 14 항에 있어서,The method of claim 14, 상기 다층 중에서 임의의 한 층은 상기 게이트 금속층, 반도체층. 소스/드레인 금속층, 보호층 및 화소전극 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법. Any one of the multilayers may be the gate metal layer or the semiconductor layer. A source / drain metal layer, a protective layer and a pixel electrode of any one of the manufacturing method of the liquid crystal display device. 제 13 항에 있어서,The method of claim 13, 상기 스페이서는 상기 신호배선영역과 박막트랜지스터영역 중 어느 하나의 영역 상에 위치하는 것을 특징으로 하는 액정표시장치의 제조방법. And the spacer is positioned on any one of the signal wiring region and the thin film transistor region. 제 14 항에 있어서,The method of claim 14, 상기 스페이서의 폭에 대응되게끔 상기 화소전극을 패터닝하는 것을 특징으로 하는 액정표시장치의 제조방법.And patterning the pixel electrode so as to correspond to the width of the spacer. 제 12 항에 있어서,The method of claim 12, 상기 기판 상에는 블랙매트릭스와 공통전극 및 컬러필터이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.And a black matrix, a common electrode, and a color filter are formed on the substrate. 제 18 항에 있어서,The method of claim 18, 상기 스페이서는 서로 다른 색상의 컬러필터가 형성된 화소셀 경계부에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.The spacer is a manufacturing method of a liquid crystal display device, characterized in that formed in the pixel cell boundary formed with a color filter of different colors. 제 18 항에 있어서,The method of claim 18, 상기 스페이서는 동일한 색상의 컬러필터가 형성된 화소셀 경계부에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법. And the spacer is formed at the boundary of the pixel cell in which the color filter of the same color is formed. 제 18 항에 있어서,The method of claim 18, 상기 스페이서는 상기 블랙매트릭스의 교차부에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법. And the spacer is formed at an intersection of the black matrix.
KR1020020060775A 2002-10-05 2002-10-05 Liquid Crystal Display and Method of Fabricating the same KR100886229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020060775A KR100886229B1 (en) 2002-10-05 2002-10-05 Liquid Crystal Display and Method of Fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020060775A KR100886229B1 (en) 2002-10-05 2002-10-05 Liquid Crystal Display and Method of Fabricating the same

Publications (2)

Publication Number Publication Date
KR20040031363A KR20040031363A (en) 2004-04-13
KR100886229B1 true KR100886229B1 (en) 2009-02-27

Family

ID=37331595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060775A KR100886229B1 (en) 2002-10-05 2002-10-05 Liquid Crystal Display and Method of Fabricating the same

Country Status (1)

Country Link
KR (1) KR100886229B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109003A (en) * 1999-10-07 2001-04-20 Canon Inc Color filter with spacer, its production and liquid crystal device using that color filter
JP2001166316A (en) * 1999-12-06 2001-06-22 Canon Inc Color filter, method of manufacture and liquid crystal element using the color filter
JP2001183517A (en) * 1999-12-27 2001-07-06 Canon Inc Color filter and its manufacturing method, liquid crystal element using the color filter
JP2001324716A (en) * 2000-05-17 2001-11-22 Toppan Printing Co Ltd Color filter for liquid crystal display device, its manufacturing method and color liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109003A (en) * 1999-10-07 2001-04-20 Canon Inc Color filter with spacer, its production and liquid crystal device using that color filter
JP2001166316A (en) * 1999-12-06 2001-06-22 Canon Inc Color filter, method of manufacture and liquid crystal element using the color filter
JP2001183517A (en) * 1999-12-27 2001-07-06 Canon Inc Color filter and its manufacturing method, liquid crystal element using the color filter
JP2001324716A (en) * 2000-05-17 2001-11-22 Toppan Printing Co Ltd Color filter for liquid crystal display device, its manufacturing method and color liquid crystal display device

Also Published As

Publication number Publication date
KR20040031363A (en) 2004-04-13

Similar Documents

Publication Publication Date Title
KR100433229B1 (en) Liquid Crystal Display and Method of Fabricating the same
JP4602850B2 (en) Liquid crystal display device and manufacturing method thereof
JP4235432B2 (en) Color filter substrate for liquid crystal display device and manufacturing method thereof
KR100949493B1 (en) Method of fabricating liquid crystal display panel
US7102722B2 (en) Liquid crystal display and a fabricating method thereof
KR100993101B1 (en) Liquid Crystal Display Panel And Fabricating Method Thereof
KR100475162B1 (en) Liquid Crystal Display and Method of Fabricating the same
US7727577B2 (en) Apparatus and method for fabricating a liquid crystal display panel
KR100886229B1 (en) Liquid Crystal Display and Method of Fabricating the same
KR101024640B1 (en) Liquid Crystal Display and Method of Fabricating the same
KR100939209B1 (en) Liquid Crystal Display and Method of Fabricating the same
KR20040018674A (en) Liquid Crystal Display and Method of Fabricating the same
KR100849096B1 (en) Liquid crystal display and method of fabricating the same
KR100862536B1 (en) Liquid Crystal Display Panel And Fabricating Method Thereof
KR100475165B1 (en) Apparatus and Method of Fabricating Liquid Crystal Display
KR20040051951A (en) Liquid Crystal Display Panel And Fabricating Method Thereof
KR20040024364A (en) Liquid crystal display and method of fabricating the same
KR100908657B1 (en) LCD panel and manufacturing method
KR20040024110A (en) Method of fabricating liquid crystal display
KR20040031364A (en) Liquid Crystal Display and Method of Fabricating the same
KR20020015835A (en) Color liquid crystal display and method of fabricating the same
KR20040052350A (en) Liquid Crystal Display Panel and Method of Fabricating the same
KR20030055366A (en) Method Of Fabricating Liquid Crystal Display Device
KR20040017729A (en) Method of fabricating liquid crystal display
JP2010038982A (en) Liquid crystal display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 11