KR100876882B1 - 메탈라인 패턴 형성방법 - Google Patents
메탈라인 패턴 형성방법 Download PDFInfo
- Publication number
- KR100876882B1 KR100876882B1 KR1020070047021A KR20070047021A KR100876882B1 KR 100876882 B1 KR100876882 B1 KR 100876882B1 KR 1020070047021 A KR1020070047021 A KR 1020070047021A KR 20070047021 A KR20070047021 A KR 20070047021A KR 100876882 B1 KR100876882 B1 KR 100876882B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal line
- line pattern
- dummy
- cells
- patterns
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리의 메탈라인 패턴 형성방법에 관하여 개시한다. 개시된 본 발명은 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성됨을 특징으로 하며, 메탈라인 패턴의 밀도 차를 감소시켜 화학 기계적 연마 공정에 의한 디싱을 방지함으로써 메탈라인 패턴의 균일도를 향상시키는 효과가 있다.
Description
도 1은 종래 기술에 따른 메탈라인 패턴 형성방법을 나타내는 레이아웃도.
도 2는 도 1의 A1 부분을 확대한 레이아웃도.
도 3은 본 발명에 따른 메탈라인 패턴 형성방법을 나타내는 레이아웃도.
도 4는 도 3의 B1 부분을 확대한 레이아웃도.
본 발명은 반도체 메모리의 레이아웃 방법에 관한 것으로, 더욱 상세하게는 전원을 공급하고 신호를 전달하는 메탈라인 패턴 형성방법에 관한 것이다.
도 1을 참조하면, 일반적인 반도체 메모리는 페리(Peri) 영역에 단위 셀(UC)이 모여 형성된 블록 셀들(BC1 내지 BC4)이 다수개 배치되는데, 각 블록 셀(BC1 내지 BC4)로 전원 전압 VDD과 접지 전압 VSS를 공급하는 전원 메탈라인 패턴들(1)이 평행하게 배치되고, 블록 셀간의 라우팅 신호를 전달하는 신호 메탈라인 패턴들(2)이 불규칙하게 배치된다.
한편, 공정상에서 이들 메탈라인 패턴(1, 2)이 형성된 이후 다른 메탈라인 패턴(미도시)과 절연을 위해 산화막을 형성하고 금속층을 평탄화하기 위한 후속 공정으로 화학 기계적 연마(Chemical Machanical Polishing; CMP) 공정을 수행하는데, 상기와 같이 메탈라인 패턴들(1, 2)이 불규칙하게 배열됨으로써 메탈라인 패턴들(1, 2) 간 발생하는 공간(Space)이 서로 다른 경우, 연마되는 산화막의 단차가 크게 발생하고 심한 경우 메탈 부위까지 식각되는 디싱(Dishing) 현상이 발생하므로 메탈라인 패턴의 안정성을 확보하기 어려운 문제가 있다.
이를 보완하기 위해, 메탈라인 패턴들(1, 2) 사이에 더미 메탈라인 패턴을 배치하여 화학 기계적 연마(CMP) 공정에서 산화막의 단차를 줄이고자 하였다.
도 1의 A1 부분을 확대한 도 2를 참조하면, 메탈라인 패턴들(1, 2) 사이에 배치되는 더미 메탈라인 패턴(3)은 메탈라인 패턴들(1, 2)의 길이 방향으로 평행하며, 기술(Technology)에 따른 디자인 룰에 정의된 소정의 폭(W)과, 인접한 메탈라인 패턴들(1, 2)의 길이에 대응되는 길이(L)를 갖는 바타입으로 형성된다.
이와같이, 더미 메탈라인 패턴들(3)이 메탈라인 패턴들(1, 2)의 길이에 대응되는 길이(L)로 형성되는 경우, 공정상에서 발생하는 파티클(Paticle)에 의해 도 2의 A2와 같이 메탈라인 패턴(1, 2)이 더미 메탈라인 패턴들(3)을 경유하여 다른 메탈라인 패턴(1, 2)과 경로를 형성함으로써 쇼트(Short)되는 불량이 증가하는 문제가 있다.
그리고, 반도체 메모리가 고집적화되면서 전원을 공급하는 전원 메탈라인 패턴(1) 폭(W)이 감소되어 전원 공급이 불안정해지고, 플로팅(Floating) 상태의 바타입 더미 메탈라인 패턴(3)을 안정적으로 형성하기 어려워져 화학 기계적 연마(CMP) 공정에서 단차가 심해지는 문제가 있다.
따라서, 본 발명의 목적은 메탈라인 패턴의 밀도 차를 감소시켜 화학 기계적 연마 공정에 의한 디싱을 방지함으로써 메탈라인 패턴의 균일도를 향상시키는 메탈라인 패턴 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 고집적화에 따라 감소되는 전원 메탈라인 패턴을 보완하여 안정적인 전원 공급이 이루어지는 메탈라인 패턴 형성방법을 제공하는 데 있다.
본 발명의 또다른 목적은 메탈라인 패턴 사이에 배치되는 더미 메탈라인 패턴을 포함하는 쇼트 불량을 감소시키는 메탈라인 패턴 형성방법을 제공하는 데 있다.
본 발명의 또다른 목적은 상기 더미 메탈라인 패턴의 안정적으로 형성하는 메탈라인 패턴 형성방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 메탈라인 패턴 형성방법은 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성됨을 특징으로 한다.
상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 소정 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장됨이 바람직하다.
상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨이 바람직하다.
상기 더미 메탈라인 패턴은 상기 방향에 대하여 바타입으로 형성되며, 상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨을 특징으로 한다.
상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함이 바람직하다.
본 발명의 목적을 달성하기 위한 다른 메탈라인 패턴 형성방법은 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계; 상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계; 상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및 상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하여 구성됨을 특징으로 한다.
상기 더미 메탈라인 패턴은 상기 방향에 대하여 바타입으로 형성되며, 상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨이 바람직하다.
상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함이 바람직하다.
상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 최소 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장되며, 상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 메탈라인 패턴 형성방법에 관한 것으로, 전원을 공급하는 전원 메탈라인 패턴과 신호를 전달하는 신호 메탈라인 패턴 및 이를 사이에 배치되어 패턴의 균일도를 향상시키는 더미 메탈라인 패턴에 관하여 개시한다.
도 3 내지 도 4를 참조하면, 본 발명의 실시예에 따른 반도체 메모리는 페리(Peri) 영역에 단위 셀(UC)이 모여 형성된 블록 셀들(BC11 내지 BC14)이 다수개 배치되는데, 각 블록 셀(BC11 내지 BC14)은 전원 전압 VDD과 접지 전압 VSS를 공급하는 전원 메탈라인 패턴들(10)이 평행하게 배치되고, 이들 전원 메탈라인 패턴들(10) 사이에 블록 셀간의 라우팅 신호를 전달하는 신호 메탈라인 패턴들(20)이 불규칙하게 배치된다. 그리고, 신호 메탈라인 패턴들(20) 사이에 최소한 어느 한 방향에 대하여 둘 이상 전기적으로 분할된 더미 메탈라인 패턴들(30)이 배치된다.
여기서, 전원 메탈라인 패턴(10)은 신호 메탈라인 패턴(20)과 커플링 효과(Coupling Effect)를 최소화시키는 이격 거리(D1)를 두고 인접한 신호 메탈라인 패턴(20) 방향으로 확장된다.
또한, 전원 메탈라인 패턴(10)은 인접하여 동일한 전원을 공급하는 다른 전원 메탈라인 패턴(10), 즉 전원 전압 VDD를 공급하는 전원 메탈라인 패턴(10)과 인접하는 다른 전원 메탈라인 패턴(10)이 전원 전압 VDD를 공급하는 경우 이들을 병합하여 확장된다. 그 반대의 경우도 마찬가지로 병합된다.
이와 같이, 전원 메탈라인 패턴(10)은 신호 메탈라인 패턴(20) 방향으로 확장되고, 인접하여 동일한 전원을 공급하는 다른 전원 메탈라인 패턴(10)과 병합되게 형성하여 고집적화에 따라 감소되는 전원 메탈라인 패턴(10)의 크기를 증대시켜 안정적인 전원을 공급할 수 있게 된다.
한편, 더미 메탈라인 패턴(30)은 신호 메탈라인 패턴(20)의 길이 방향으로 분할되는데, 분할된 더미 메탈라인 패턴(30)은 기술(Technology)에 따른 디자인 룰에 정의된 소정의 폭(W1)을 가지며, 길이(L1)는 적용되는 기술 분야에 의해 미리 설정된 최대 분할 길이보다 크지 않게 배치되는 바타입으로 형성된다.
그리고, 더미 메탈라인 패턴(30)은 단부에 신호 메탈라인 패턴(20)의 길이 방향에 대하여 수직 방향으로 확장되며, 인접한 다른 더미 메탈라인 패턴(30)이 있을 경우 서로 연결하여 더미 메탈라인 패턴(30)을 지지하는 보조 더미 메탈라인(32) 패턴이 배치된다.
바람직하게는, 보조 더미 메탈라인 패턴(32)의 폭(W2)은 적용되는 기술 분야에 의해 미리 설정된 최대 확장 폭보다 크지 않게 배치된다.
즉, 더미 메탈라인 패턴(30)은 양단부에 보조 더미 메탈라인 패턴(32)이 연결되는 경우 다각형을 형성하며 다각형 내부는 사각형의 빈공간이 존재한다.
이와 같이, 더미 메탈라인 패턴(30)은 신호 메탈라인 패턴(20)과 평행하며, 분할되어 배치됨으로써, 도 4의 B2와 같이, 공정상 파티클(Paticle)이 발생하여도 더미 메탈라인 패턴들(30)을 경우하여 서로 다른 메탈라인 패턴(10, 20)이 쇼트(Short)되는 불량은 감소하게 된다.
그리고, 더미 메탈라인 패턴(30)의 길이(L1)가 종래에 비해 짧아지므로 폭(W1)이 감소하더라도 안정적으로 형성하기가 쉬워지며, 이에 더하여, 더미 메탈라인 패턴(30)의 단부에 배치되는 보조 더미 메탈라인 패턴(32)으로 인해 더미 메탈라인 패턴(30)은 더욱 안정적으로 지지 될 수 있다.
상술한 바와 같이, 전원 메탈라인 패턴(10)과 신호 메탈라인 패턴(20)의 사이의 공간에 전원 메탈라인 패턴(10)을 확장하고, 신호 메탈라인 패턴(20) 사이의 공간에 분할되어 안정적인 더미 메탈라인 패턴(30)을 배치하여 전체적인 메탈라인 패턴의 밀도 차를 감소시킴으로써 화학 기계적 연마(CMP) 공정에서 산화막의 단차가 줄어 디싱 현상을 방지하여 메탈라인 패턴의 균일도를 개선할 수 있다.
따라서, 본 발명에 의하면, 메탈라인 패턴의 밀도 차를 감소시키는 메탈라인 패턴 형성방법을 제공함으로써 화학 기계적 연마 공정에 의한 디싱을 방지함으로써 메탈라인 패턴의 균일도를 향상시키는 효과가 있다.
또한, 본 발명에 의하면, 고집적화에 따라 감소되는 전원 메탈라인 패턴의 크기를 보완하는 메탈라인 패턴 형성방법을 제공함으로써 반도체 메모리에 안정적으로 전원을 공급하는 효과가 있다.
또한, 본 발명에 의하면, 메탈라인 패턴 사이에 최소한 어느 한 방향에 대하여 둘 이상 전기적으로 분할된 더미 메탈라인 패턴을 배치하는 메탈라인 패턴 형성방법을 제공함으로써 더미 메탈라인 패턴을 포함하는 메탈라인 쇼트 불량을 감소시키는 효과가 있다.
또한, 본 발명에 의하면, 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴을 배치하는 메탈라인 패턴 형성방법을 제공함으로써 더미 메탈라인 패턴 형성을 안정시키는 효과가 있다.
Claims (12)
- 삭제
- 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성되고,상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 소정 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장됨을 특징으로 하는 메탈라인 패턴 형성방법.
- 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성되고,상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨을 특징으로 하는 메탈라인 패턴 형성방법.
- 삭제
- 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성되고,상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨을 특징으로 하는 메탈라인 패턴 형성방법.
- 제 5 항에 있어서,상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함을 특징으로 하는 메탈라인 패턴 형성방법.
- 삭제
- 삭제
- 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계;상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계;상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하며,상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨을 특징으로 하는 메탈라인 패턴 형성방법.
- 제 9 항에 있어서,상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함을 특징으로 하는 메탈라인 패턴 형성방법.
- 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계;상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계;상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하며,상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 최소 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장됨을 특징으로 하는 메탈라인 패턴 형성방법.
- 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계;상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계;상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하며,상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨을 특징으로 하는 메탈라인 패턴 형성방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070047021A KR100876882B1 (ko) | 2007-05-15 | 2007-05-15 | 메탈라인 패턴 형성방법 |
| US12/109,637 US8053346B2 (en) | 2007-04-30 | 2008-04-25 | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern |
| CN2008101428139A CN101312127B (zh) | 2007-04-30 | 2008-04-30 | 半导体装置及其栅极和金属线路的形成方法 |
| JP2008119214A JP2008277833A (ja) | 2007-04-30 | 2008-04-30 | 半導体装置並びにそのゲート及びメタルラインの形成方法 |
| US13/242,188 US20120007187A1 (en) | 2007-04-30 | 2011-09-23 | Semiconductor device and method of forming gate and metal line thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070047021A KR100876882B1 (ko) | 2007-05-15 | 2007-05-15 | 메탈라인 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080100947A KR20080100947A (ko) | 2008-11-21 |
| KR100876882B1 true KR100876882B1 (ko) | 2008-12-31 |
Family
ID=40287278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070047021A KR100876882B1 (ko) | 2007-04-30 | 2007-05-15 | 메탈라인 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100876882B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100215832B1 (ko) * | 1996-12-27 | 1999-08-16 | 구본준 | 반도체 소자의 다층 배선 |
-
2007
- 2007-05-15 KR KR1020070047021A patent/KR100876882B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100215832B1 (ko) * | 1996-12-27 | 1999-08-16 | 구본준 | 반도체 소자의 다층 배선 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080100947A (ko) | 2008-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053346B2 (en) | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern | |
| JP5292005B2 (ja) | 半導体集積回路 | |
| CN101836329B (zh) | 天线装置及使用该天线装置的无线通信机 | |
| US7037820B2 (en) | Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding | |
| US20070109832A1 (en) | ECO cell for reducing leakage power | |
| US20130148258A1 (en) | Capacitor structure | |
| US7808804B2 (en) | Power line layout | |
| JP2014229694A (ja) | 半導体装置およびその製造方法 | |
| US8359555B2 (en) | Arranging virtual patterns in semiconductor layout | |
| CN111446236A (zh) | 带状单元版图及存储器版图、带状单元结构及存储器 | |
| CN112133699A (zh) | 有源区域结构与其形成方法 | |
| KR100876882B1 (ko) | 메탈라인 패턴 형성방법 | |
| US20200075840A1 (en) | Magnetoresistive memory cell and method for fabricating the same | |
| US20070200238A1 (en) | Semiconductor integrated circuit apparatus and method of designing the same | |
| JP2006351663A (ja) | 半導体記憶装置 | |
| US7031183B2 (en) | MRAM device integrated with other types of circuitry | |
| US20130240954A1 (en) | Semiconductor integrated circuit chip and layout method for the same | |
| US9230913B1 (en) | Metallization layers configured for reduced parasitic capacitance | |
| US8030773B2 (en) | Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy | |
| JP2003218206A (ja) | 半導体集積回路装置および半導体集積回路装置の設計方法 | |
| CN100358108C (zh) | 能防止图案崩坏的半导体装置 | |
| TW202138858A (zh) | 用於光纖凹槽之拐角結構 | |
| US20230130939A1 (en) | Electromagnetically insulated superconducting qubit device | |
| CN101252103A (zh) | 闪存器件以及形成该器件的方法 | |
| US7400213B2 (en) | System and method for configuring conductors within an integrated circuit to reduce impedance variation caused by connection bumps |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |