KR100872731B1 - 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법 - Google Patents

룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법 Download PDF

Info

Publication number
KR100872731B1
KR100872731B1 KR1020037000267A KR20037000267A KR100872731B1 KR 100872731 B1 KR100872731 B1 KR 100872731B1 KR 1020037000267 A KR1020037000267 A KR 1020037000267A KR 20037000267 A KR20037000267 A KR 20037000267A KR 100872731 B1 KR100872731 B1 KR 100872731B1
Authority
KR
South Korea
Prior art keywords
evaluation
simulation
data
mask
pattern
Prior art date
Application number
KR1020037000267A
Other languages
English (en)
Other versions
KR20030014427A (ko
Inventor
오누마히데토시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030014427A publication Critical patent/KR20030014427A/ko
Application granted granted Critical
Publication of KR100872731B1 publication Critical patent/KR100872731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

선 폭 제어성의 평가를 정확히 할 수 있는 룰 베이스 OPC의 평가 방법 및 시뮬레이션 베이스 OPC 모델의 평가 방법을 제공한다. 룰 베이스 OPC에 평가용 마스크의 마스크 패턴의 설계 데이터를 입력함으로써, 얻은 평가용 마스크의 마스크 패턴의 보정 데이터에 기초하여 평가용 웨이퍼를 제작하고, 평가용 웨이퍼의 게이트 패턴 길이를 측정한다. 프로세스 캘리브레이션(calibration)이 이루어진 시뮬레이션 베이스 OPC 모델에 기초하여 평가용 웨이퍼 전면의 게이트 패턴에 대응하는 시뮬레이션 데이터가 출력된다. 평가용 게이트 패턴의 실측 데이터와 시뮬레이션 데이터를 비교함으로써, 룰 베이스 OPC를 평가한다.
선 폭, 룰 베이스 OPC, 웨이퍼, 캘리브레이션, 시뮬레이션

Description

룰 베이스 ＯＰＣ의 평가 방법 및 시뮬레이션 베이스 ＯＰＣ 모델의 평가 방법{Rule base OPC evaluating method, and simulation base OPC model evaluating method}
본 발명은 광 근접 효과에 근거하는 패턴의 변형을 기대하고 마스크 패턴의 형상을 미리 보정하는 OPC 마스크를 제작하기 위한 룰 베이스 OPC의 평가 방법 및 시뮬레이션 베이스 OPC 모델의 평가 방법에 관한 것이다.
근년, 반도체의 고집적화가 진행되어, 게이트 길이의 미세화에 박차가 가해지고 있다. 이를 위해서, 마스크로부터 웨이퍼에 대한 마스크 패턴의 전사시에는 노광장치에서 사용되는 빛의 파장 이하의 치수의 패턴을 해상(解像)하는 것이 요구되고 있다.
빛의 파장보다도 짧은 선 폭의 패턴을 충실히 해상하기 위해서, 광 근접 효과에 의한 웨이퍼상의 패턴의 변형을 고려하여, 미리 마스크 패턴의 형상을 보정하는 기술인 OPC(Optical Proximity Correction : 광 근접 효과 보정) 기술이 사용된다. 상기 OPC 기술은 PPC(Process Proximity Effect Correction : 프로세스 근접 효과 보정) 기술이라고도 한다.
이러한 OPC 기술로서 룰 베이스(rule base) OPC가 있다.
상기 룰 베이스 OPC는 다음과 같이 행하여진다. 즉, 설계상 허가하고 있는 모든 패턴을 나타내는 테스트 패턴으로 테스트용의 마스크 패턴을 제작하고, 이 마스크 패턴으로 웨이퍼 상에 패턴을 전사하여 에칭을 행하여, 테스트용의 웨이퍼를 제작한다.
이 테스트용 웨이퍼상의 패턴 형상의 길이 측정 데이터(측정 데이터)와, 상기 테스트용의 마스크 패턴의 설계 데이터에 근거하여 설계 룰, 즉 마스크 패턴의 설계 데이터에 가하는 바이어스 데이터를 결정하기 위한 설계 룰, 즉 룰 베이스 OPC를 생성한다. 그리고, 룰 베이스 OPC에 근거하여 마스크 패턴을 보정한다. 이 보정은 마스크 패턴의 레이아웃 CAD의 단계에서 행하여진다. 또한, 이러한 광 근접 효과 보정이 행하여져 제작된 마스크를 OPC 마스크라고 한다.
또한, 상기 룰 베이스 OPC와는 별도로 시뮬레이션 베이스 OPC라는 기술이 있다.
시뮬레이션 베이스 OPC에서는 미리 준비된 적은 수의 테스트 패턴의 길이 측정 결과에 근거하여 광 근접 효과를 고려한 전사의 프로세스를 표현하는 시뮬레이션 베이스 OPC 모델(커널(kernel) 또는 프로세스 모델이라고도 한다)을 생성하여, 마스크 패턴의 형상과 상기 마스크 패턴에 의해 웨이퍼에 전사된 패턴의 형상과의 차이를 상기 시뮬레이션 베이스 OPC 모델에 의해서 시뮬레이션 계산하여 구하고, 이 시뮬레이션 결과에 근거하여 마스크 패턴의 보정을 하고 있다.
최근, 게이트 패턴의 미세화에 따라, 게이트 패턴과 그 패턴에 인접하는 패턴 사이의 간격(스페이스)의 치수의 증감, 다시 말하면 패턴간의 간격의 소밀(疏密)에 따라서 패턴의 선 폭이 영향을 받는 현상인 스페이스 의존성이 현저해져, 게이트 패턴의 선 폭 제어성의 열화가 문제가 되고 있다.
따라서, 상술한 룰 베이스 OPC 및 시뮬레이션 베이스 OPC 모델을 평가하는 것 외에도 선 폭 제어성의 양부(良否)를 정확히 분석하는 것이 중요하다.
종래, 선 폭 제어성의 양부를 분석하기 위해서는 룰 베이스 OPC 또는 시뮬레이션 베이스 OPC 모델에 근거하여 평가용 마스크를 제작하고, 그 평가용 마스크에 근거하여 제작한 평가용 웨이퍼상의 게이트 패턴의 선 폭을 실측하여, 스페이스의 치수에 대한 선 폭의 실측 데이터의 오차나 불균일을 구하고 있다.
그런데, 상기 평가용 웨이퍼상의 게이트 패턴의 수는 방대한 것으로, 게이트 패턴 전체의 선 폭을 실측하는 것은 불가능하다. 따라서, 게이트 패턴 중에서 선택한 개소의 선 폭에 대해서 실측 데이터를 구하고 있다. 그런데, 선택한 실측 데이터가 상기 평가용 웨이퍼상의 게이트 패턴을 대표하는 것으로서 타당한지의 여부를 판정하는 것이 어렵기 때문에, 선 폭 제어성의 평가의 정확함이 부족하였다.
그래서 본 발명의 목적은 선 폭 제어성의 평가를 정확히 할 수 있는 룰 베이스 OPC의 평가 방법 및 시뮬레이션 베이스 OPC 모델의 평가 방법을 제공하는 것이다.
본 발명의 룰 베이스 OPC의 평가 방법은 상기 목적을 달성하기 위해서, 평가용 마스크 패턴의 설계 데이터를 룰 베이스 OPC에 의해 보정 처리함으로써 보정 데이터를 얻는 마스크 패턴 보정 스텝과, 상기 보정 데이터에 근거하여, 평가용 마스크 패턴을 평가용 마스크에 형성하는 평가용 마스크 제작 스텝과, 상기 평가용 마스크에 근거하여, 평가용 게이트 패턴을 평가용 웨이퍼에 형성하는 평가용 웨이퍼 제작 스텝과, 상기 평가용 웨이퍼에 형성된 상기 평가용 게이트 패턴의 길이를 측정함으로써 평가용 게이트 패턴의 실측 데이터를 취득하는 실측 스텝과, 프로세스 캘리브레이션(calibration)을 행하기 위한 테스트용 마스크의 테스트 패턴의 설계 데이터와, 상기 테스트용 마스크에 근거하여 제작된 테스트용 웨이퍼의 게이트 패턴의 실측 데이터에 근거하여 프로세스 캘리브레이션이 이루어진 시뮬레이션 베이스 OPC 모델을 생성하는 시뮬레이션 베이스 OPC 모델 생성 스텝과, 상기 시뮬레이션 베이스 OPC 모델에 의해서 상기 평가용 마스크 패턴의 설계 데이터에 대하여 시뮬레이션을 행함으로써 시뮬레이션 데이터를 얻는 시뮬레이션 스텝과, 상기 평가용 게이트 패턴의 실측 데이터와 상기 시뮬레이션 데이터를 비교함으로써, 상기 룰 베이스 OPC를 평가하는 평가 스텝을 포함하는 것을 특징으로 한다.
그 때문에, 평가 대상이 되는 상기 룰 베이스 OPC에 근거하여 제작한 평가용 게이트 패턴의 실측 데이터와, 상기 평가용 마스크 패턴의 설계 데이터에 대하여 얻은 시뮬레이션 데이터를 비교한다.
본 발명의 시뮬레이션 베이스 OPC 모델의 평가 방법은 상기 목적을 달성하기 위해서, 평가용의 마스크 패턴의 설계 데이터를 제 1 시뮬레이션 베이스 OPC 모델에 의해 보정 처리함으로써 보정 데이터를 얻는 마스크 패턴 보정 스텝과, 상기 보정 데이터에 근거하여 평가용 마스크 패턴을 평가용 마스크에 형성하는 평가용 마스크 제작 스텝과, 상기 평가용 마스크에 근거하여, 평가용 게이트 패턴을 평가용 웨이퍼에 형성하는 평가용 웨이퍼 제작 스텝과, 상기 평가용 웨이퍼에 형성된 상기 평가용 게이트 패턴의 길이를 측정함으로써 평가용 게이트 패턴의 실측 데이터를 취득하는 실측 스텝과, 프로세스 캘리브레이션을 행하기 위한 테스트용 마스크의 테스트 패턴의 설계 데이터와, 상기 테스트용 마스크에 근거하여 제작된 테스트용 웨이퍼의 게이트 패턴의 실측 데이터에 근거하여 프로세스 캘리브레이션이 이루어진 제 2 시뮬레이션 베이스 OPC 모델을 생성하는 시뮬레이션 베이스 OPC 모델 생성 스텝과, 상기 제 2 시뮬레이션 베이스 OPC 모델에 의해서 상기 평가용의 마스크 패턴의 설계 데이터에 대하여 시뮬레이션을 행함으로써 시뮬레이션 데이터를 얻는 시뮬레이션 스텝과, 상기 평가용 게이트 패턴의 실측 데이터와 상기 시뮬레이션 데이터를 비교함으로써, 상기 제 1 시뮬레이션 베이스 OPC 모델을 평가하는 평가 스텝을 포함하는 것을 특징으로 한다.
그 때문에, 평가 대상이 되는 상기 제 1 시뮬레이션 베이스 OPC 모델에 근거하여 제작한 평가용 게이트 패턴의 실측 데이터와 상기 평가용 마스크 패턴의 설계 데이터에 대하여 얻은 시뮬레이션 데이터를 비교한다.
도 1은 본 실시예의 룰 베이스 OPC의 평가 방법의 평가 순서를 도시하는 플로우 차트.
도 2는 룰 베이스 OPC의 블록도.
도 3은 룰 베이스 OPC를 평가하기 위한 시뮬레이션 데이터를 생성하여 출력하는 시뮬레이션 툴(tool)을 도시하는 블록도.
도 4는 시뮬레이션 베이스 OPC 모델을 생성하는 시뮬레이션 툴의 블록도.
도 5a는 상기 보정 그리드(grid)를 5㎚로 설정한 경우에 있어서의 상기 평가용 게이트 패턴의 선 폭의 실측 데이터의 스페이스 의존성을 도시하는 선도.
도 5b는 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 도시하는 분포도.
도 5c는 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 3차원으로 도시하는 분포도.
도 6a는 상기 보정 그리드를 2.5㎚로 설정한 경우에 있어서의 상기 평가용 게이트 패턴의 선 폭의 실측 데이터의 스페이스 의존성을 도시하는 선도.
도 6b는 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 도시하는 분포도.
도 6c는 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 3차원으로 도시하는 분포도.
도 7은 본 실시예에 있어서의 시뮬레이션 베이스 OPC 모델의 평가 순서를 도시하는 플로우 차트.
도 8은 제 1 OPC 시뮬레이션 툴의 블록도.
도 9는 제 2 시뮬레이션 베이스 OPC 모델을 생성하는 제 2 시뮬레이션 툴의 블록도.
도 10은 제 1 시뮬레이션 베이스 OPC 모델을 평가하기 위한 시뮬레이션 데이터를 생성하여 출력하는 제 2 시뮬레이션 툴을 도시하는 블록도.
도 11a는 상기 보정 그리드를 0.5㎚로 설정한 경우에 있어서의 상기 평가용 게이트 패턴의 선 폭의 실측 데이터의 스페이스 의존성을 도시하는 선도.
도 11b는 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 도시하는 분포도.
도 11c는 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 3차원으로 도시하는 분포도.
본 발명의 룰 베이스 OPC의 평가 방법의 실시예에 대해서 설명한다.
도 2는 평가 대상이 되는 룰 베이스 OPC를 도시하는 블록도이다.
도 2에 도시하는 바와 같이, 본 실시예에 있어서, 룰 베이스 OPC(10)는 컴퓨터상에서 동작하는 소프트웨어에 의해서 실현되는 것으로, 마스크 패턴의 설계 데이터에 대응하여, 광 근접 효과를 고려한 바이어스 데이터를 상기 설계 데이터에 부가함으로써, 보정 데이터를 출력하도록 구성되어 있다.
이 룰 베이스 OPC(10)는 상기 바이어스 데이터의 최소 단위, 즉 상기 마스크 패턴을 보정할 때의 최소 단위인 보정 그리드가 설정됨으로써, 이 보정 그리드에 근거하여 상기 보정 데이터를 출력하도록 구성되어 있다.
도 3은 상기 룰 베이스 OPC(10)를 평가하기 위한 시뮬레이션 데이터를 생성하여 출력하는 시뮬레이션 툴(20)을 도시하는 블록도이다.
상기 시뮬레이션 툴(20)은 컴퓨터상에서 동작하는 소프트웨어에 의해서 실현되는 것으로, 마스크 패턴의 전사의 프로세스를 나타내는 시뮬레이션 베이스 OPC 모델(22; 커널)을 포함하여 구성되어 있다. 상기 시뮬레이션 베이스 OPC 모델(22)은 후술하는 프로세스 캘리브레이션을 행함으로써 생성된다.
상기 시뮬레이션 툴(20)은 도 3에 도시하는 바와 같이, 웨이퍼상에 형성해야 할 원하는 패턴의 설계 데이터(마스크 패턴의 설계 데이터)가 입력되면, 상기 시뮬레이션 베이스 OPC 모델(22)의 시뮬레이션 계산에 의해, 상기 마스크 패턴에 의해 웨이퍼상에 형성되는 패턴의 형상을 도시하는 시뮬레이션 데이터를 출력하도록 구성되어 있다.
다음에, 도 1을 참조하여 상기 룰 베이스 OPC의 평가 순서에 대해서 구체적으로 설명한다.
우선, 상기 보정 그리드를 상기 룰 베이스 OPC(10)로 설정한다(스텝 S10).
다음에, 상기 룰 베이스 OPC(10)에 평가용 마스크의 마스크 패턴의 설계 데이터를 입력함으로써, 상기 평가용 마스크의 마스크 패턴의 보정 데이터를 얻는다(스텝 S12).
이어서, 상기 보정 데이터에 근거하여 평가용 마스크를 제작하고(스텝 S14), 이 평가용 마스크를 사용하여 웨이퍼에 대하여 노광 및 에칭을 행함으로써 평가용 웨이퍼를 제작한다(스텝 S16).
그리고, 제작된 평가용 웨이퍼의 게이트 패턴의 선 폭에 대하여 길이 측정을 한다(스텝 S18).
또, 상기 평가용 웨이퍼에 형성되는 게이트 패턴은 선 폭 치수 및 인접하는 패턴간의 스페이스의 치수를 달리 하여 복수 종류 구성되어 있다. 또한, 상기 게이트 패턴은 상기 평가용 웨이퍼 전면에 걸쳐 다수(예를 들면 수천 게이트) 형성되어 있기 때문에, 평가용 웨이퍼의 게이트 패턴의 선 폭의 길이 측정은 상기 복수 종류의 게이트 패턴 중에서 선택된 게이트 패턴의 개소에 대해서 선택적으로 행하여진다.
한편, 상기 평가용 웨이퍼의 제작과는 별도로, 상기 시뮬레이션 베이스 OPC 모델의 프로세스 캘리브레이션을 행하기 위해서 테스트용 마스크가 테스트용 마스크의 테스트 패턴의 설계 데이터에 근거하여 제작된다(스텝 S20).
다음에, 상기 테스트용 마스크에 근거하여 웨이퍼에 대하여 노광 및 에칭을 행함으로써, 테스트용 게이트 패턴이 형성된 테스트용 웨이퍼가 제작된다(스텝 S22).
다음에, 상기 테스트용 웨이퍼의 게이트 패턴의 길이를 측정하는 것으로 실측 데이터를 얻는다(스텝 S24).
여기서, 상기 테스트용 마스크의 테스트 패턴의 설계 데이터에 대한 상기 테스트용 웨이퍼의 게이트 패턴의 실측 데이터의 불균일은 광 근접 효과에 의한 정적인 불균일 성분을 표현하는 것이다.
따라서, 도 4에 도시하는 바와 같이, 상기 테스트용 마스크의 테스트 패턴의 설계 데이터와, 상기 테스트용 웨이퍼의 게이트 패턴의 실측 데이터가 시뮬레이션 툴(20)에 입력됨으로써, 광 근접 효과에 의한 정적인 불균일 성분을 고려한 프로세스 캘리브레이션이 이루어진 시뮬레이션 베이스 OPC 모델(22)이 상기 시뮬레이션 툴(20)에 의해서 생성된다(스텝 S26).
다음에, 도 3에 도시하는 바와 같이, 상기 평가용 마스크의 마스크 패턴의 설계 데이터 전체가 상기 시뮬레이션 툴(20)에 입력됨으로써, 상기 시뮬레이션 베이스 OPC 모델(22)에 의해서 시뮬레이션 계산이 이루어지고, 상기 평가용 웨이퍼 전면의 게이트 패턴에 대응하는 시뮬레이션 데이터가 출력된다(스텝 S28).
다음에, 상기 스텝 S18에서 얻은 상기 평가용 게이트 패턴의 실측 데이터와, 상기 스텝 S28에서 얻은 상기 시뮬레이션 데이터를 비교함으로써, 상기 룰 베이스 OPC(10)를 평가한다(스텝 S30).
또한, 상기 스텝 S10에서 설정한 상기 보정 그리드를 평가한다(스텝 S32).
도 5a 내지 도 5c, 도 6a 내지 도 6c를 참조하여, 상기 스텝 S30, S32에 대해서 자세히 설명한다.
도 5a는 상기 보정 그리드를 5㎚로 설정한 경우에 있어서의 상기 평가용 게이트 패턴의 선 폭의 실측 데이터의 스페이스 의존성을 도시하는 선도이며, 가로축에 게이트 패턴간의 스페이스(㎛)를 취하고, 세로축에 상기 선 폭의 실측 데이터의 설계 데이터로부터의 오차 CD(nm)를 취하고 있다. 도면 중, 실선은 각 실측 데이터의 평균치를 도시하고 있다.
도 5a에 도시하는 바와 같이, 각 스페이스마다의 실측 데이터의 평균치는 ±5㎚의 범위에 모아져 있고, 보정 그리드를 5㎚로 설정한 결과로서 양호하다고 판단할 수 있다.
또, 각 스페이스마다의 실측 데이터의 불균일은 게이트 패턴의 선 폭 방향의 양측에 ±5㎚씩 불균일하기 때문에, 보정 그리드의 2배의 플러스 마이너스의 범위, 즉 ±2*5㎚=±10㎚의 범위에 모아져 있으면 양호하다고 판단할 수 있는데, 도 5a는 ±10㎚의 범위에 모아져 있기 때문에 양호하다고 판단할 수 있다.
다음에, 도 5a의 실측 데이터가 타당한 것인지, 즉 상기 평가용 웨이퍼의 게이트 패턴의 선 폭의 데이터로서 타당한 것인지의 여부에 대해서 시뮬레이션 데이터와의 비교 검토를 한다.
도 5b는 상기 스텝 S28에 의해서 얻어진 상기 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 도시하는 분포도로, 가로축에 전체에 차지하는 점유율(%), 세로축에 상기 선 폭의 실측 데이터의 설계 데이터에 대한 시뮬레이션 데이터의 오차 CD(nm)를 취하고 있다.
도 5b에 도시하는 바와 같이, ±5㎚의 범위에 대부분의 시뮬레이션 데이터가 분포하고 있는 것을 알 수 있고, 이것에 의해, 도 5a의 실측 결과가 타당한 것이라고 판단할 수 있다. 또한, 상기 스텝 S18에서 길이 측정한 게이트 패턴의 선택이 타당한 것이라고 판단할 수 있다.
도 5c는 상기 스텝 S28에 의해서 얻어진 상기 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 3차원으로 도시하는 분포도이며, X축과 Y축이 상기 평가용 웨이퍼상에 있어서의 2차원의 좌표축을 나타내고, 이들 X축과 Y축에 직교하는 세로축(Z축)이 상기 선 폭의 실측 데이터의 설계 데이터에 대한 시뮬레이션 데이터의 오차 CD(nm)를 취하고 있다.
즉, 도 5c에 플롯(plot)되어 있는 점이 각 게이트 패턴의 오차 CD에 대응하고 있다.
다음에, 상기 보정 그리드를 5㎚에서 2.5㎚로 변경하여 설정한 경우에 대해서, 도 1에 도시하는 플로우 차트와 같은 순서로 평가를 한 결과에 대해서 도 6a 내지 도 6c를 참조하여 설명한다.
도 6a 내지 도 6c 각각은 도 5a 내지 도 5c 각각에 상당하고 있다.
도 6a로부터 알 수 있는 바와 같이, 스페이스마다의 평균치는 ±2.5㎚의 범위에 모아져 있고, 보정 그리드를 5㎚로 설정한 결과로서 양호하다고 판단할 수 있다.
또한, 각 스페이스마다의 실측 데이터의 불균일은 거의 ±2*2.5㎚=±5㎚의 범위에 모아져 있어 양호하다고 판단할 수 있다.
도 6a와 도 6b를 비교하여 알 수 있는 바와 같이, ±2.5㎚의 범위에 대부분의 시뮬레이션 데이터가 분포하고 있는 것을 알 수 있고, 이것에 의해, 도 6a의 실측 결과가 타당한 것이라고 판단할 수 있다. 또한, 상기 스텝 S18에서 길이 측정한 게이트 패턴의 선택이 타당한 것이라고 판단할 수 있다.
또한, 도 5c와 도 6c를 비교하여 알 수 있는 바와 같이, 후자쪽이 세로축 방향의 불균일, 즉 시뮬레이션 데이터의 오차 CD의 불균일이 억제되어 있는 것을 알 수 있다.
이상 설명한 바와 같이, 본 실시예의 룰 베이스 OPC의 평가 방법에 의하면, 상기 룰 베이스 OPC의 선 폭 제어성을 실측 데이터와 시뮬레이션 데이터에 근거하여 정확히 평가할 수 있다.
또한, 상기 보정 그리드의 설정을 바꾼 경우에, 실측 데이터의 불균일이 타당한 범위에 모아지고 있는지의 여부를 평가할 수 있고, 이것에 의해 보정 그리드를 최적화하는 것이 가능해진다.
또한, 도 5c, 도 6c에 도시한 바와 같은 각 게이트 패턴의 시뮬레이션 데이터의 불균일의 정보를 마스크 패턴의 레이아웃 설계에 피드백함으로써, 웨이퍼상에 형성되는 게이트 패턴의 오차를 억제한 마스크 패턴의 설계를 도모할 수 있다.
다음에, 보정 그리드를 보다 작은 값으로 설정한 경우에 대해서 생각할 수 있다.
보정 그리드를 작게 하면, 실측 데이터의 불균일을 보다 저감화하는 것을 기대할 수 있다.
단, 이 경우에는 상기 룰 베이스 OPC를 구축하기 위해서, 게이트 선 폭과 스페이스의 치수를 보정 그리드의 단위로 다르게 한 게이트 패턴을 형성한 웨이퍼를 작성하는 동시에, 그 웨이퍼에 형성된 각 게이트 패턴의 길이를 측정하지 않으면 안된다.
일반적으로 보정 그리드의 치수를 반으로 하면, 룰 베이스 OPC를 구축하기 위해서 필요한 길이 측정 개소는 4배가 된다. 따라서, 예를 들면 보정 그리드를 2.5㎚에서 0.5㎚로 1/5로 작게 하면, 길이 측정 개소가 16배 이상이 되어, 각 게이 트 패턴의 길이를 측정하기 위해서 방대한 시간(예를 들면 1년 정도)이 걸리기 때문에 현실적이지 않다.
이 때문에, 보정 그리드의 미세화를 도모하는 경우에는, 대량의 길이 측정이 불필요한 시뮬레이션 베이스 OPC 모델을 사용하는 것이 유리하다.
그리고, 이하에 설명하는 바와 같이 시뮬레이션 베이스 OPC 모델에 대해서도 이전의 실시예와 같은 순서로 평가를 할 수 있다.
본 발명의 시뮬레이션 베이스 OPC 모델의 평가 방법의 실시예에 대해서 설명한다.
도 7은 본 실시예에 있어서의 시뮬레이션 베이스 OPC 모델의 평가 순서를 도시하는 플로우 차트이다. 또, 도 7에 있어서 도 1과 동일한 처리에 대해서는 동일한 스텝 번호를 붙이고 설명을 간략화한다.
또한, 본 실시예에서는 평가 대상이 되는 시뮬레이션 베이스 OPC 모델을 제 1 시뮬레이션 베이스 OPC 모델로 하고, 상기 평가용 웨이퍼의 게이트 패턴의 시뮬레이션 데이터를 생성하는 시뮬레이션 베이스 OPC 모델을 제 2 시뮬레이션 베이스 OPC 모델로 하여, 제 1, 제 2 시뮬레이션 베이스 OPC 모델의 시뮬레이션 툴을 각각 제 1, 제 2 시뮬레이션 툴로 한다.
우선, 도 8에 도시하는 바와 같이, 상기 보정 그리드를 제 1 룰 베이스 OPC(30)로 설정한다(스텝 S10).
다음에, 상기 룰 베이스 OPC(30)에 평가용 마스크의 마스크 패턴의 설계 데이터를 입력함으로써, 상기 평가용 마스크의 마스크 패턴의 보정 데이터를 얻는다( 스텝 S12A).
이어서, 상기 보정 데이터에 근거하여 평가용 마스크를 제작하고(스텝 S14), 이 평가용 마스크를 사용하여 웨이퍼에 대하여 노광 및 에칭을 행함으로써 평가용 웨이퍼를 제작하고(스텝 S16), 제작된 평가용 웨이퍼의 게이트 패턴의 선 폭의 길이를 측정한다(스텝 S18).
한편, 상기 평가용 웨이퍼의 제작과는 별도로, 상기 제 2 시뮬레이션 베이스 OPC 모델의 프로세스 캘리브레이션을 행하기 위해서 테스트용 마스크가 테스트용 마스크의 테스트 패턴의 설계 데이터에 근거하여 제작되고(스텝 S20), 테스트용 웨이퍼가 제작되어(스텝 S22), 상기 테스트용 웨이퍼의 게이트 패턴의 길이를 측정하는 것으로 실측 데이터를 얻는다(스텝 S24).
따라서, 도 10에 도시하는 바와 같이, 상기 테스트용 마스크의 테스트 패턴의 설계 데이터와, 상기 테스트용 웨이퍼의 게이트 패턴의 실측 데이터가 상기 제 2 시뮬레이션 툴(40)에 입력됨으로써, 광 근접 효과에 의한 정적인 불균일 성분을 고려한 프로세스 캘리브레이션이 이루어진 제 2 시뮬레이션 베이스 OPC 모델(42)이 제 2 시뮬레이션 툴(40)에 의해서 생성된다(스텝 S26A).
다음에, 도 9에 도시하는 바와 같이, 상기 평가용 마스크의 마스크 패턴의 설계 데이터 전체가 상기 제 2 시뮬레이션 툴(40)에 입력됨으로써, 상기 제 2 시뮬레이션 베이스 OPC 모델(42)에 의해서 시뮬레이션 계산이 이루어지고, 상기 평가용 웨이퍼 전면의 게이트 패턴에 대응하는 시뮬레이션 데이터가 출력된다(스텝 S28A).
다음에, 상기 스텝 S18에서 얻은 상기 평가용 게이트 패턴의 실측 데이터와, 상기 스텝 28A에서 얻은 상기 시뮬레이션 데이터를 비교함으로써, 상기 제 1 시뮬레이션 베이스 OPC 모델(32)을 평가한다(스텝 S30A).
또한, 상기 스텝 S10에서 설정한 상기 보정 그리드를 평가한다(스텝 S32A).
도 11a 내지 도 11c를 참조하여, 상기 스텝 S30A, S32A에 대해서 자세히 설명한다.
도 11a는 상기 보정 그리드를 0.5㎚로 설정한 경우에 있어서의 상기 평가용 게이트 패턴의 선 폭의 실측 데이터의 스페이스 의존성을 도시하는 선도로, 가로축에 게이트 패턴간의 스페이스(㎛)를 취하고, 세로축에 상기 선 폭의 실측 데이터의 설계 데이터로부터의 오차 CD(nm)를 취하고 있다. 도면 중, 실선은 각 실측 데이터의 평균치를 도시하고 있다.
도 11a에 도시하는 바와 같이, 각 스페이스마다의 실측 데이터의 평균치는 ±2.5㎚의 범위에 모아져 있고, 보정 그리드가 2.5㎚의 실측 데이터를 도시하는 도 6a보다도 각 스페이스마다의 실측 데이터의 평균치의 범위가 더욱 억제되어 있다고 판단할 수 있다.
다음에, 도 11a의 판단 결과가 타당한 것인지의 여부에 대해서 시뮬레이션 데이터와의 비교 검토를 한다.
도 11b는 상기 스텝 S28A에 의해서 얻어진 상기 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 도시하는 분포도이며, 가로축에 전체에 차지하는 점유율(%), 세로축에 상기 선 폭의 실측 데이터의 설계 데이터에 대한 시뮬레이션 데이터의 오차 CD(nm)를 취하고 있다.
도 11b에 도시하는 바와 같이, ±2.5㎚의 범위에 대부분의 시뮬레이션 데이터가 분포하고 있는 것을 알 수 있고, 이것에 의해, 도 11a의 실측 결과가 타당한 것이라고 판단할 수 있다. 또한, 상기 스텝 S18A에서 길이 측정한 게이트 패턴의 선택이 타당한 것이라고 판단할 수 있다.
도 11c는 상기 스텝 S28A에 의해서 얻어진 상기 평가용 웨이퍼 전체의 게이트 패턴의 시뮬레이션 데이터의 분포를 3차원으로 도시하는 분포도로, X축과 Y축이 상기 평가용 웨이퍼상에 있어서의 2차원의 좌표축을 도시하고, 이들 X축과 Y축에 직교하는 세로축(Z축)이 상기 선 폭의 실측 데이터의 설계 데이터에 대한 시뮬레이션 데이터의 오차 CD(nm)를 취하고 있다.
도 6c와 도 11c를 비교하여 알 수 있는 바와 같이, 후자쪽이 세로축 방향의 불균일, 즉 시뮬레이션 데이터의 오차 CD의 불균일이 억제되어 있는 것을 알 수 있다.
이상 설명한 바와 같이, 본 실시예의 시뮬레이션 베이스 OPC 모델의 평가 방법에 의하면, 상기 시뮬레이션 베이스 OPC 모델의 선 폭 제어성을 실측 데이터와 시뮬레이션 데이터에 근거하여 정확히 평가할 수 있다.
또한, 상기 보정 그리드의 설정을 바꾼 경우에, 실측 데이터의 불균일이 타당한 범위에 모아져 있는지의 여부를 평가할 수 있고, 이것에 의해 보정 그리드를 최적화하는 것이 가능해진다.
또한, 도 11c에 도시한 바와 같은 각 게이트 패턴의 시뮬레이션 데이터의 불균일의 정보를 마스크 패턴의 레이아웃 설계에 피드백함으로써, 웨이퍼상에 형성되 는 게이트 패턴의 오차를 억제한 마스크 패턴의 설계를 도모할 수 있다.
이상 설명한 바와 같이 본 발명의 룰 베이스 OPC의 평가 방법에 의하면, 상기 룰 베이스 OPC의 선 폭 제어성을 실측 데이터와 시뮬레이션 데이터에 근거하여 정확히 평가할 수 있다.
또한, 본 발명의 시뮬레이션 베이스 OPC 모델의 평가 방법에 의하면, 상기 시뮬레이션 베이스 OPC 모델의 선 폭 제어성을 실측 데이터와 시뮬레이션 데이터에 근거하여 정확히 평가할 수 있다.

Claims (12)

  1. 평가용 마스크 패턴의 설계 데이터를 룰 베이스 OPC에 의해 보정 처리함으로써 보정 데이터를 얻는 마스크 패턴 보정 스텝과,
    상기 보정 데이터에 기초하여, 평가용 마스크 패턴을 평가용 마스크에 형성하는 평가용 마스크 제작 스텝과,
    상기 평가용 마스크에 기초하여, 평가용 게이트 패턴을 평가용 웨이퍼에 형성하는 평가용 웨이퍼 제작 스텝과,
    상기 평가용 웨이퍼에 형성된 상기 평가용 게이트 패턴의 길이를 측정함으로써 평가용 게이트 패턴의 실측 데이터를 취득하는 실측 스텝과,
    프로세스 캘리브레이션(calibration)을 행하기 위한 테스트용 마스크의 테스트 패턴의 설계 데이터와, 상기 테스트용 마스크에 기초하여 제작된 테스트용 웨이퍼의 게이트 패턴의 실측 데이터에 기초하여 프로세스 캘리브레이션이 이루어진 시뮬레이션 베이스 OPC 모델을 생성하는 시뮬레이션 베이스 OPC 모델 생성 스텝과,
    상기 시뮬레이션 베이스 OPC 모델에 의해서 상기 평가용 마스크 패턴의 설계 데이터에 대하여 시뮬레이션을 행함으로써 시뮬레이션 데이터를 얻는 시뮬레이션 스텝과,
    상기 평가용 게이트 패턴의 실측 데이터와 상기 시뮬레이션 데이터를 비교함으로써, 상기 룰 베이스 OPC를 평가하는 평가 스텝을 포함하는 것을 특징으로 하는, 룰 베이스 OPC의 평가 방법.
  2. 제 1 항에 있어서,
    상기 테스트용 마스크의 테스트 패턴의 설계 데이터에 대한 상기 테스트용 웨이퍼의 게이트 패턴의 실측 데이터의 불균일은 광 근접 효과에 의한 정적인 불균일 성분을 표현하는 것을 특징으로 하는, 룰 베이스 OPC의 평가 방법.
  3. 제 1 항에 있어서,
    상기 마스크 패턴을 보정할 때의 최소 단위인 보정 그리드를 설정하는 보정 그리드 설정 스텝을 포함하고, 상기 마스크 패턴 보정 스텝에 의한 상기 평가용 마스크 패턴의 설계 데이터의 보정 처리는 상기 보정 그리드에 기초하여 행하여지는 것을 특징으로 하는, 룰 베이스 OPC의 평가 방법.
  4. 제 3 항에 있어서,
    상기 실측 데이터와 상기 시뮬레이션 데이터를 비교함으로써, 상기 보정 그리드 설정 스텝에서 설정된 보정 그리드를 평가하는 보정 그리드 평가 스텝을 포함하는 것을 특징으로 하는, 룰 베이스 OPC의 평가 방법.
  5. 제 1 항에 있어서,
    상기 실측 데이터와 상기 시뮬레이션 데이터는 선 폭 치수를 나타내는 데이터인 것을 특징으로 하는, 룰 베이스 OPC의 평가 방법.
  6. 제 1 항에 있어서,
    상기 시뮬레이션 스텝에 있어서의 시뮬레이션 베이스 OPC 모델에 의한 설계 데이터에 대한 시뮬레이션은 상기 설계 데이터 전체에 대하여 행하여지는 것을 특징으로 하는, 룰 베이스 OPC의 평가 방법.
  7. 평가용의 마스크 패턴의 설계 데이터를 제 1 시뮬레이션 베이스 OPC 모델에 의해 보정 처리함으로써 보정 데이터를 얻는 마스크 패턴 보정 스텝과,
    상기 보정 데이터에 기초하여 평가용 마스크 패턴을 평가용 마스크에 형성하는 평가용 마스크 제작 스텝과,
    상기 평가용 마스크에 기초하여, 평가용 게이트 패턴을 평가용 웨이퍼에 형성하는 평가용 웨이퍼 제작 스텝과,
    상기 평가용 웨이퍼에 형성된 상기 평가용 게이트 패턴의 길이를 측정함으로써 평가용 게이트 패턴의 실측 데이터를 취득하는 실측 스텝과,
    프로세스 캘리브레이션을 행하기 위한 테스트용 마스크의 테스트 패턴의 설계 데이터와, 상기 테스트용 마스크에 기초하여 제작된 테스트용 웨이퍼의 게이트 패턴의 실측 데이터에 기초하여 프로세스 캘리브레이션이 이루어진 제 2 시뮬레이션 베이스 OPC 모델을 생성하는 시뮬레이션 베이스 OPC 모델 생성 스텝과,
    상기 제 2 시뮬레이션 베이스 OPC 모델에 의해서 상기 평가용의 마스크 패턴의 설계 데이터에 대하여 시뮬레이션을 행함으로써 시뮬레이션 데이터를 얻는 시뮬레이션 스텝과,
    상기 평가용 게이트 패턴의 실측 데이터와 상기 시뮬레이션 데이터를 비교함으로써, 상기 제 1 시뮬레이션 베이스 OPC 모델을 평가하는 평가 스텝을 포함하는 것을 특징으로 하는, 시뮬레이션 베이스 OPC 모델의 평가 방법.
  8. 제 7 항에 있어서,
    상기 테스트용 마스크의 테스트 패턴의 설계 데이터에 대한 상기 테스트용 웨이퍼의 게이트 패턴의 실측 데이터의 불균일은 광 근접 효과에 의한 정적인 불균일 성분을 표현하는 것을 특징으로 하는, 시뮬레이션 베이스 OPC 모델의 평가 방법.
  9. 제 7 항에 있어서,
    상기 마스크 패턴을 보정할 때의 최소 단위인 보정 그리드를 설정하는 보정 그리드 설정 스텝을 포함하고, 상기 마스크 패턴 보정 스텝에 의한 상기 평가용 마스크 패턴의 설계 데이터의 보정 처리는 상기 보정 그리드에 기초하여 행하여지는 것을 특징으로 하는, 시뮬레이션 베이스 OPC 모델의 평가 방법.
  10. 제 9 항에 있어서,
    상기 실측 데이터와 상기 시뮬레이션 데이터를 비교함으로써, 상기 보정 그리드 설정 스텝으로 설정된 보정 그리드를 평가하는 보정 그리드 평가 스텝을 포함하는 것을 특징으로 하는, 시뮬레이션 베이스 OPC 모델의 평가 방법.
  11. 제 7 항에 있어서,
    상기 실측 데이터와 상기 시뮬레이션 데이터는 선 폭 치수를 나타내는 데이터인 것을 특징으로 하는, 시뮬레이션 베이스 OPC 모델의 평가 방법.
  12. 제 7 항에 있어서,
    상기 시뮬레이션 스텝에 있어서의 제 2 시뮬레이션 베이스 OPC 모델에 의한 설계 데이터에 대한 시뮬레이션은 상기 설계 데이터의 전체에 대하여 행하여지는 것을 특징으로 하는, 시뮬레이션 베이스 OPC 모델의 평가 방법.
KR1020037000267A 2001-05-10 2002-05-10 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법 KR100872731B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001139719A JP3909654B2 (ja) 2001-05-10 2001-05-10 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
JPJP-P-2001-00139719 2001-05-10
PCT/JP2002/004579 WO2002093259A1 (fr) 2001-05-10 2002-05-10 Procede d'evaluation de verification en circuit ouvert a base de regles et procede d'evaluation de modele de verification en circuit ouvert a base de simulation

Publications (2)

Publication Number Publication Date
KR20030014427A KR20030014427A (ko) 2003-02-17
KR100872731B1 true KR100872731B1 (ko) 2008-12-08

Family

ID=18986448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037000267A KR100872731B1 (ko) 2001-05-10 2002-05-10 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법

Country Status (5)

Country Link
US (1) US6928636B2 (ko)
JP (1) JP3909654B2 (ko)
KR (1) KR100872731B1 (ko)
TW (1) TW539913B (ko)
WO (1) WO2002093259A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856197B2 (ja) * 2001-04-13 2006-12-13 ソニー株式会社 Ｏｐマスクの製作方法
JP3909654B2 (ja) 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
US20030192015A1 (en) * 2002-04-04 2003-10-09 Numerical Technologies, Inc. Method and apparatus to facilitate test pattern design for model calibration and proximity correction
US6934928B2 (en) * 2002-08-27 2005-08-23 Micron Technology, Inc. Method and apparatus for designing a pattern on a semiconductor surface
US6898779B2 (en) * 2002-08-28 2005-05-24 Micron Technology, Inc. Pattern generation on a semiconductor surface
JP4192618B2 (ja) * 2003-02-17 2008-12-10 ソニー株式会社 マスクの補正方法
JP4068531B2 (ja) * 2003-08-20 2008-03-26 株式会社東芝 Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
JP2005099765A (ja) * 2003-08-28 2005-04-14 Toshiba Corp プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP4818281B2 (ja) * 2003-08-28 2011-11-16 株式会社東芝 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP3993545B2 (ja) 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP2005189362A (ja) * 2003-12-25 2005-07-14 Toppan Printing Co Ltd フォトマスク設計処理システム
US7065738B1 (en) * 2004-05-04 2006-06-20 Advanced Micro Devices, Inc. Method of verifying an optical proximity correction (OPC) model
US7500218B2 (en) 2004-08-17 2009-03-03 Asml Netherlands B.V. Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same
US7627837B2 (en) * 2004-10-15 2009-12-01 Takumi Technology Corp. Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US7713667B2 (en) 2004-11-30 2010-05-11 Asml Holding N.V. System and method for generating pattern data used to control a pattern generator
KR100636677B1 (ko) 2005-04-04 2006-10-23 주식회사 하이닉스반도체 이방성 및 비대칭 조명을 이용한 노광공정에서의레이아웃체크방법
CN101213489B (zh) 2005-04-26 2015-05-13 瑞萨电子株式会社 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法
JP4828870B2 (ja) 2005-06-09 2011-11-30 株式会社東芝 評価パタンの作成方法およびプログラム
KR100820561B1 (ko) * 2005-11-30 2008-04-07 동부일렉트로닉스 주식회사 반도체공정에서의 마스크패턴 및 마스크패턴 형성방법
KR100702794B1 (ko) 2005-12-14 2007-04-03 동부일렉트로닉스 주식회사 Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법
KR100662961B1 (ko) 2005-12-17 2006-12-28 동부일렉트로닉스 주식회사 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법
KR101168331B1 (ko) * 2006-04-25 2012-07-24 에스케이하이닉스 주식회사 광 근접 보정 검증 방법
JP2008033277A (ja) 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
KR100818999B1 (ko) 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
US7650587B2 (en) * 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
JP5224687B2 (ja) * 2006-12-22 2013-07-03 キヤノン株式会社 露光条件算出プログラム及び露光条件算出方法
US20080168419A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Optical proximity correction improvement by fracturing after pre-optical proximity correction
KR100826655B1 (ko) * 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
KR100877105B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
KR20090032293A (ko) 2007-09-27 2009-04-01 삼성전자주식회사 모델 베이스 광 근접 효과 보정을 이용한 마스크 제조방법및 이를 이용한 반도체 소자의 제조방법
US8059884B2 (en) * 2007-11-08 2011-11-15 International Business Machines Corporation Method and system for obtaining bounds on process parameters for OPC-verification
US8010915B2 (en) * 2008-07-10 2011-08-30 GlobalFoundries, Inc. Grid-based fragmentation for optical proximity correction in photolithography mask applications
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
CN104183513B (zh) * 2013-05-21 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
KR20220078124A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 Opc 방법 및 이를 이용한 반도체 소자의 제조 방법
CN117434785B (zh) * 2023-12-21 2024-03-01 华芯程(杭州)科技有限公司 一种掩膜图案校正方法、装置、电子设备和可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168065A (ja) 1997-09-30 1999-06-22 Toshiba Corp マスクデータ設計方法
KR20000060456A (ko) * 1999-03-16 2000-10-16 윤종용 리소그래피 공정으로부터 야기되는 불량 발생 지점 예측 방법
JP2001013670A (ja) * 1999-06-03 2001-01-19 Internatl Business Mach Corp <Ibm> 近接補正方法および装置
US6928636B2 (en) 2001-05-10 2005-08-09 Sony Corporation Rule based OPC evaluating method and simulation-based OPC model evaluating method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619115A (ja) * 1992-06-30 1994-01-28 Nec Corp 投影露光装置用マスク
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5862058A (en) 1996-05-16 1999-01-19 International Business Machines Corporation Optical proximity correction method and system
JPH10239826A (ja) * 1997-02-25 1998-09-11 Toppan Printing Co Ltd フォトマスクパターン設計装置およびフォトマスクパターン設計方法
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
JPH11184064A (ja) * 1997-12-18 1999-07-09 Toppan Printing Co Ltd フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体
JPH11218900A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JPH11218899A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP3396629B2 (ja) * 1998-07-29 2003-04-14 松下電器産業株式会社 マスクパターン補正方法
JP3482172B2 (ja) * 1999-03-04 2003-12-22 松下電器産業株式会社 Ｌｓｉ用パターンのレイアウト作成方法及びｌｓｉ用パターンの形成方法
JP2000292903A (ja) * 1999-04-12 2000-10-20 Hitachi Ltd マスクパターンの設計方法および被露光基板の設計方法
JP3461305B2 (ja) * 1999-06-30 2003-10-27 株式会社東芝 マスク描画データ作成方法、作成装置および記録媒体
JP2001014376A (ja) 1999-07-02 2001-01-19 Mitsubishi Electric Corp デザインルール生成システムおよびそのプログラムを記録した記録媒体
JP2001066759A (ja) * 1999-08-26 2001-03-16 Toppan Printing Co Ltd Ｏｐｃマスク欠陥修正方法及び欠陥修正装置
US6562638B1 (en) * 1999-12-30 2003-05-13 Cypress Semiconductor Corp. Integrated scheme for predicting yield of semiconductor (MOS) devices from designed layout
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168065A (ja) 1997-09-30 1999-06-22 Toshiba Corp マスクデータ設計方法
KR20000060456A (ko) * 1999-03-16 2000-10-16 윤종용 리소그래피 공정으로부터 야기되는 불량 발생 지점 예측 방법
JP2001013670A (ja) * 1999-06-03 2001-01-19 Internatl Business Mach Corp <Ibm> 近接補正方法および装置
US6928636B2 (en) 2001-05-10 2005-08-09 Sony Corporation Rule based OPC evaluating method and simulation-based OPC model evaluating method

Also Published As

Publication number Publication date
US6928636B2 (en) 2005-08-09
US20030149955A1 (en) 2003-08-07
JP3909654B2 (ja) 2007-04-25
TW539913B (en) 2003-07-01
JP2002333700A (ja) 2002-11-22
KR20030014427A (ko) 2003-02-17
WO2002093259A1 (fr) 2002-11-21

Similar Documents

Publication Publication Date Title
KR100872731B1 (ko) 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법
US20030177467A1 (en) Opc mask manufacturing method, opc mask, and chip
EP1424595B1 (en) Automatic calibration of a masking process simulator
US7139996B2 (en) Mask pattern correction apparatus and mask pattern correction method and mask preparation method and method of production of a semiconductor device
US7325225B2 (en) Method and apparatus for reducing OPC model errors
JP2010034402A (ja) パターン形状予測方法
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
KR100655428B1 (ko) 광근접효과보정 시스템 및 방법
JP2005062750A (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、該補正方法を用いて作成されたマスク及び半導体装置、並びに該補正方法を実行するシステム及びプログラム
JP7278992B2 (ja) 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法
TW202211075A (zh) 校正在精簡模型中的隨機訊號
KR100494964B1 (ko) 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치
KR20080045067A (ko) 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템
JP2018531423A6 (ja) 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を判断するための方法
KR100864934B1 (ko) 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
US8174681B2 (en) Calibration of lithographic process models
KR20090000868A (ko) 광 근접효과 보정방법
US20100082313A1 (en) Optical Lithographic Process Model Calibration
JP5248540B2 (ja) マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
CN117078774A (zh) 光阻项格点平移依赖性的分析方法、装置及计算机设备
CN104977801B (zh) 一种引入套刻误差的光刻工艺规则检查方法
Keck et al. Simulation based OPC for contact pattern using 193 nm lithography
KR20110077959A (ko) 광 근접효과 보정방법
JP2003059787A (ja) シミュレーション方法および回路パターンの形成方法
JPH1079332A (ja) 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee