KR100857873B1 - 반도체 메모리 장치 및 그 구동방법 - Google Patents

반도체 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100857873B1
KR100857873B1 KR1020070030709A KR20070030709A KR100857873B1 KR 100857873 B1 KR100857873 B1 KR 100857873B1 KR 1020070030709 A KR1020070030709 A KR 1020070030709A KR 20070030709 A KR20070030709 A KR 20070030709A KR 100857873 B1 KR100857873 B1 KR 100857873B1
Authority
KR
South Korea
Prior art keywords
delay
unit
clock
delay value
reference clock
Prior art date
Application number
KR1020070030709A
Other languages
English (en)
Inventor
홍남표
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030709A priority Critical patent/KR100857873B1/ko
Application granted granted Critical
Publication of KR100857873B1 publication Critical patent/KR100857873B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)

Abstract

본 발명은 지연고정루프 회로의 동작주파수에 따라 동작모드를 적절히 제어할 수 있는 지연고정루프 회로를 구비하기 위한 것으로, 이를 위해 본 발명은 기준클럭과 피드백클럭의 위상차를 비교하기 위한 위상비교기; 상기 위상비교기의 결과에 대응하여 상기 기준클럭의 지연값을 조절하여 출력하되, 상기 위상비교기에서 출력되는 동작모드에 따라 지연되는 단위지연값을 조절하는 딜레이부; 및 상기 기준클럭의 주기를 감지하여 상기 위상비교기의 동작모드를 제어하기 위한 클럭주기 감지부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 지연고정루프, 패스트 모드, 위상비교기.

Description

반도체 메모리 장치 및 그 구동방법{SEMICONDUCTOR MEMORY DEVICE AND THE METHOD FOR OPERATING THE SAME}
도1은 반도체 메모리 장치의 블럭구성도.
도2는 본 발명에 바람직한 실시예에 따른 반도체 메모리 장치의 블럭구성도.
* 도면의 주요부분에 대한 부호의 설명 *
100: 클럭버퍼부 200A: 버퍼제어부
200B: DLL동작제어부 200C: 제어클럭생성부
300: 딜레이라인 제어부 400: 딜레이라인
500: 미세지연부 600: 클럭드라이버
700: 모드제어부 800: 위상비교기
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 지연고정루프(Delay Locked Loop, DLL)회로에 관한 것이다.
다양한 기능을 동작하는 다수의 반도체 장치를 구비하는 시스템에서 반도체 메모리 장치는 데이터를 저장하는 장치이다. 반도체 메모리 장치는 데이터 처리장치, 예를 들면 중앙처리장치로부터 입력된 어드레스에 대응하는 데이터를 데이터 요구 장치로 출력하거나, 데이터 처리장치로부터 전달된 데이터를 그 데이터와 같이 입력된 어드레스에 대응하여 반도체 메모리 장치의 단위셀에 저장한다.
시스템의 동작속도가 빨라짐에 따라 그 시스템에 구비되는 데이터 처리장치에서 반도체 메모리 장치에 요구하는 데이터 입출력속도도 점점 더 높아지고 있다. 그러나, 최근까지 반도체 집적회로의 기술 개발과정에서, 데이터 처리장치의 동작속도는 점점 더 빨라지고 있는데, 데이터 처리장치와 데이터를 주고받는 반도체 메모리 장치의 데이터 입출력속도는 데이터 처리장치의 속도에 따라가지 못하고 있다.
반도체 메모리 장치의 데이터 입출력 속도를 데이터 처리 장치가 요구하는 수준까지 높이기 위해 다양한 형태의 반도체 메모리 장치가 개발되었다. 최근까지 가장 널리 사용되고 반도체 메모리 장치로는 데이터 처리장치가 구비된 시스템 클럭의 주기마다 데이터를 출력하도록 하는 동기식 메모리 장치가 제안되었다. 동기식 메모리 장치는 시스템 클럭을 입력받고, 입력된 시스템클럭의 주기에 대응하여 데이터 처리장치로 데이터를 출력하거나 데이터 처리장치로부터 데이터를 시스템 클럭의 주기마다 입력받는다. 그러나, 동기식 메모리 장치로도 데이터 처리 장치의 동작속도에 따라가지 못함에 따라, DDR 동기식 메모리 장치가 개발되었다. DDR 동 기식 메모리 장치는 시스템 클럭의 천이마다 데이터를 출력하거나 입력받는다. 즉, 시스템클럭의 상승천이와 하강천이에 각각 동기시켜 데이터를 입력받거나 출력한다.
그러나, 메모리 장치에 입력된 시스템 클럭은 반도체 메모리 장치 내부에 배치된 클럭입력버퍼, 클럭신호를 전송하기 위한 전송라인등에 의해 필연적으로 지연시간을 가지고 데이터 출력회로에 도달하게 된다. 따라서 데이터 출력회로가 이미 지연시간을 가지고 전달된 시스템 클럭에 동기시켜 데이터를 출력하게 되면, 반도체 메모리 장치의 출력데이터를 전달받는 외부의 장치는 시스템 클럭의 라이징 에지와 폴링 에지에 동기되지 않은 데이터를 전달받게 된다.
이를 해결하기 위해, 반도체 메모리 장치는 클럭신호의 지연을 고정시키는 지연고정루프 회로를 구비하고 있다. 지연고정루프 회로는 시스템 클럭이 메모리 장치에 입력되어 데이터 출력회로로 전달될 때까지 메모리 장치의 내부 회로에 의해 지연되는 값을 보정하기 위한 회로이다. 지연고정루프 회로는 시스템 클럭이 반도체 메모리 장치의 클럭 입력버퍼 및 클럭신호 전송라인등에 의해 지연되는 시간을 찾아내고, 찾아낸 값에 대응하여 시스템 클럭을 지연시켜 데이터 출력회로로 출력한다. 즉, 지연고정루프 회로에 의해서, 메모리 장치에 입력된 시스템 클럭은 지연값이 일정하게 고정된 상태로 데이터 출력회로로 전달되는 것이다. 데이터 출력회로는 지연고정된 클럭에 동기시켜 데이터를 출력하며, 외부에서는 시스템 클럭에 정확하게 동기되어 데이터가 출력되는 것으로 판단하게 되는 것이다.
실제 동작은 데이터가 출력되어야 하는 시점보다 한 주기 앞 선 어떤 결정된 시점에서 지연고정루프 회로에서 출력되는 지연고정클럭이 출력버퍼에 전달되고, 전달된 지연고정클럭에 동기시켜 데이터를 출력하게 된다. 따라서 시스템 클럭이 메모리 장치의 내부회로에 의해 지연되는 만큼보다 더 빠르게 데이터를 출력시키는 것이 되는 것이다. 이렇게 함으로서, 메모리 장치의 외부에서는 메모리 장치에 입력된 시스템 클럭의 라이징 에지와 폴링에지에 각각 정확하게 동기되어 데이터가 출력되는 것처럼 보이는 것이다. 결국 지연고정루프 회로는 데이터를 얼마만큼 더 빨리 출력시켜야 메모리 장치의 내부에서 시스템 클럭의 지연값을 보정할 수 있는지 찾아내는 회로이다.
기술이 발달함에 따라 반도체 메모리 장치에 입력되는 시스템 클럭의 주파수가 점점 더 높아지고 있다. 따라서 지연고정루프 회로에서 지연고정동작으로 출력하는 지연고정된 클럭의 주파수도 점점 높아지고 있다. 고주파로 동작하는 지연고정루프 회로는 효과적으로 지연고정 동작을 수행하기 위해 패스트 모드와 노멀모드로 동작하게 된다. 패스트 모드는 지연고정동작에서 지연값 조정단위를 노멀모드보다 크게하는 것이다.
그러나, 지연고정시켜야 할 클럭의 주파수가 너무 높은 경우 패스트 모드에서 지연고정시키는 지연값 단위보다 높아져서 아예 지연고정동작이 수행되지 않는 경우도 생기고 있다.
본 발명은 지연고정루프 회로의 동작주파수에 따라 동작모드를 적절히 제어 할 수 있는 지연고정루프 회로를 구비하는 것을 특징으로 한다.
본 발명은 기준클럭과 피드백클럭의 위상차를 비교하기 위한 위상비교기; 상기 위상비교기의 결과에 대응하여 상기 기준클럭의 지연값을 조절하여 출력하되, 상기 위상비교기에서 출력되는 동작모드에 따라 지연되는 단위지연값을 조절하는 딜레이부; 및 상기 기준클럭의 주기를 감지하여 상기 위상비교기의 동작모드를 제어하기 위한 클럭주기 감지부를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 기준클럭과 피드백클럭의 위상차를 비교하는 단계; 기준클럭과 피드백클럭의 위상차에 대응하는 동작모드로 셋팅하는 단계; 상기 비교결과에 대응하여 상기 기준클럭의 지연값을 변동하여 출력하되, 상기 동작모드에 대응하는 단위지연값으로 변동시키는 단계; 상기 기준클럭의 주기를 감지하는 단계; 및 상기 감지된 주기에 따라 상기 단위지연값의 크기를 제어하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 반도체 메모리 장치의 블럭구성도이다.
도1을 참조하여 살펴보면, 반도체 메모리 장치는 클럭버퍼부(10)와, 버퍼제 어부(20A), DLL 동작제어부(20B), 제어클럭생성부(20C), 딜레이라인 제어부(30), 딜레이라인(40)과, 미세지연부(50), 클럭드라이버(60), 지연모델(70), 위상비교기(80), 모드제어부(90)를 구비한다.
클럭버퍼부(10)는 시스템클럭(CLK,CLKB)을 입력받아 기준클럭(RCKT2)를 출력한다. 버퍼제어부(20A)는 클럭버퍼부(10)의 활성화를 제어한다. 딜레이라인(30)은 기준클럭(RCKT2)를 입력받고 모드제어부(90)의 제어에 따라 딜레이라인(40)을 제어한다. 딜레이라인(40)은 딜레이라인 제어부(30)의 제어에 따라 기준클럭(RCKT2)의 지연값을 조절하여 출력한다. DLL 동작제어부(20B)는 딜레이라인 제어부(30)의 활성화를 제어하며, 제어 클럭생성부(20C)의 활성화를 제어한다. 제어클럭생성부(20C)는 기준클럭(RCKT2)을 입력받아 제어클럭(P1,P2)를 생성한다. 제어클럭(P1,P2)은 기준클럭(RCKT2)을 분주한 클럭이며, 각각 서로 다른 주기를 가진다. 제어클럭(P1,P2)은 지연고정루프 회로의 지연고정값을 조절할 때에 업데이트의 기준시점을 정해주기 위한 클럭이다. 딜레이라인(30)는 다수의 단위딜레이를 채인형태로 구비하며, 딜레이라인 제어부(30)의 제어에 따라 사용하는 단위딜레이의 수가 정해진다.
미세 지연부(50)는 딜레이라인(40)에서 출력되는 클럭의 미세지연값을 조절하여 출력한다. 클럭드라이버(60)는 미세 지연부(50)에서 출력되는 클럭의 드라이빙능력을 향상시켜 지연고정된 클럭(RCKDLL, RCKDLL)을 생성한다. 지연모델(70)은 미세지연부(50)에서 출력되는 클럭을 모델링된 값으로 지연시켜 피드백클럭(FBCLK)을 출력한다. 위상비교기(80)는 기준클럭(RCKT2)과 피드백클럭(FBCLK)의 위상을 비 교한다. 모드제어부(70)은 위상비교기(80)에서 비교한 결과에 따라 딜레이라인 제어부(30)를 제어한다.
위상비교기(80)에 입력되는 두 클럭(RCKT2,FBCLK)의 위상이 같아지게 되면, 모드제어부(90)와 딜레이라인 제어부(30)에서 딜레이라인(40)과 미세 지연부(50)에서 지연시키는 지연값을 조정하지 않는다. 따라서 딜레이라인(40)과 미세 지연부(50)에서 지연되는 값이 고정되며, 이 때 클럭드라이버(60)에서 출력되는 지연고정된 클럭(RCKDLL, FCK DLL)을 반도체 메모리 장치의 데이터 출력회로에서 데이터를 출력시키는데 사용한다.
위상비교기(80)는 입력된 두 클럭(RCKT2,FBCLK)의 위상차이에 따라 지연고정동작을 패스트모드(FAST), 노멀모드(COARSE) 미세조정모드(FINE) 3가지 모드로 구분하여 모드제어부를 제어한다. 패스트 모드는 두 클럭(RCKT2,FBCLK)의 위상차이가 상대적으로 클 때이고, 패스트 모드에서는 지연값을 조정하기 위해 딜레이 라인(40)에 구비된 단위딜레이를 2개이상 변화시킨다. 두 클럭(RCKT2,FBCLK)의 위상차이가 상대적으로 작을 때에는 노멀모드로 지연값을 조정하기 위해 딜레이 라인(40)에 구비된 단위딜레이를 하나씩 변화시킨다. 미세지연모드는 딜레이 라인(40)의 지연조정이 완료된 상태에서 미세지연부(50)에 의해 지연고정된 클럭의 지연값을 조정하는 모드이다. 미세지연부(50)에 의해 지연되는 조정 변화폭은 딜레이라인(40)에 구비되는 하나의 단위딜레이의 지연값보다 더 작다.
최근에는 반도체 메모리 장치에 입력되는 시스템클럭의 주파수가 점점 더 높아지고 있다. 시스템 클럭의 주기(tCK)가 DDR3의 경우에는 1.25ns ~ 2.5ns 까지 사 용한다. 이 경우 시스템클럭의 1/2 tCK는 0.75 ~ 1.25ns이다. 만약 딜레이라인(40)에 구비되는 단위딜레이가 지연시키는 값이 200ps라면, 2단의 단위딜레이에 의해 지연되는 지연값은 400ps가 된다. 단위딜레이의 지연값이 증가되어 350ps 정도가 되면, 2단의 단위딜레이는 700ps가 된다. 이 경우에에 2단의 단위딜레이를 사용하는 패스트 모드로 지연고정동작이 수행되면 한번에 지연조정되는 값이 거의 1/2 tCK와 같아져 지연고정 상태가 되지 못하게 된다. 이 경우에는 패스트모드로 동작시키지 않도록 제어할 필요가 생기는 것이다.
본 발명에서는 tCK를 감지하여 적절하게 패스트 모드와 노멀모드로 동작할 수 있는 지연고정루프 회로를 구비한 반도체 메모리 장치를 제안한다. 본 발명에 의한 지연고정루프 회로는 고주파수에서 동작하는 경우 tCK 감지부를 이용하여 패스트, 노멀모드, 미세조정모드의 3가지 동작중에 패스트 모드를 선택적으로 온/오프할 수 있다.
도2는 본 발명에 바람직한 실시예에 따른 반도체 메모리 장치의 블럭구성도이다.
도2에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 클럭버퍼부(100)와, 버퍼제어부(200A), DLL 동작제어부(200B), 제어클럭생성부(200C), 딜레이라인 제어부(300), 딜레이라인(400)과, 미세지연부(500), 클럭드라이버(600), 지연모델(700), 위상비교기(800), 모드제어부(900)와 클럭주기 감지부(1000)를 구비한다. 도2에 도시된 회로블럭중 도1에 도시된 회로블럭과 같은 이름의 회로블럭은 실질적으로 같은 동작을 수행한다.
본 실시예에 따른 반도체 메모리 장치의 특징은 위상비교기를 제어하기 위한 클럭주기 감지부(1000)가 구비되어 있는 것이다. 클럭주기 감지부(1000)는 기준클럭(RCKT2)의 주기를 감지하여 위상비교기(800)에서 패스트 모드로 동작할 것인지 아닌지를 제어한다. 클럭주기 감지부(1000)에서 기준클럭(RCKT2)의 주기가 예정된 폭보다 더 작음을 감지하면, 위상비교기(800)는 패스트 모드로 동작하지 않고 노멀 모드와 미세조정모드로만 동작한다. 여기서 예정된 폭은 반도체 메모리 장치의 동작상태에 따라 적합하게 정해질 수 있으며, 특히 딜레이라인에 구비되는 단위딜레이의 지연값에 따라 정해지는 것이 바람직하다.
따라서 반도체 메모리 장치가 DDR3와 같이 고주파로 동작하는 경우에도 지연고정루프 회로가 안정적으로 지연고정동작을 수행하기 때문에, 반도체 메모리 장치가 신뢰성 있는 타이밍에 데이터를 출력할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 실시예에서는 패스트 모드에 대한 제어를 예시하였으나, 다른 동작모드에 대해 제어하는 경우에 본 발명을 적용할 수 있다.
본 발명에 의해서 고주파수로 동작하는 경우에도 지연고정동작이 안정적으로 이루어져 데이터를 예정된 타이밍에 출력시킬 수 있다.

Claims (7)

  1. 기준클럭과 피드백클럭의 위상차를 비교하기 위한 위상비교기;
    상기 위상비교기의 결과에 대응하여 상기 기준클럭의 지연값을 조절하여 출력하되, 상기 위상비교기에서 출력되는 동작모드에 따라 지연되는 단위지연값을 조절하는 딜레이부; 및
    상기 기준클럭의 주기를 감지하여 상기 위상비교기의 동작모드를 제어하기 위한 클럭주기 감지부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 동작모드는
    상기 딜레이부에서 지연시키는 지연값의 변동이 단위딜레이값만큼 변동되는 동작모드인 노멀동작모드와, 상기 단위딜레이값의 N배 만큼 지연값이 변동되는 패스트모드를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 클럭주기 감지부는
    상기 기준클럭의 주기가 예정된 주기보다 폭이 작게 되면, 상기 위상비교기가 상기 패스트모드로 동작하지 않도록 상기 위상비교기를 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 예정된 주기는
    상기 딜레이부에 구비되는 단위딜레이가 지연시킬 수 있는 지연값에 대응하여 정해지는 것을 특징으로 하는 반도체 메모리 장치.
  5. 기준클럭과 피드백클럭의 위상차를 비교하는 단계;
    기준클럭과 피드백클럭의 위상차에 대응하는 동작모드로 셋팅하는 단계;
    상기 비교결과에 대응하여 상기 기준클럭의 지연값을 변동하여 출력하되, 상기 동작모드에 대응하는 단위지연값으로 변동시키는 단계;
    상기 기준클럭의 주기를 감지하는 단계; 및
    상기 감지된 주기에 따라 상기 단위지연값의 크기를 제어하는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  6. 제 5 항에 있어서,
    상기 동작모드는
    지연시키는 단위지연값이 단위딜레이의 지연값만큼 변동되는 동작모드인 노멀동작모드와, 상기 단위딜레이값의 N배 만큼 지연값이 변동되는 패스트모드를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  7. 제 6 항에 있어서,
    상기 감지된 주기에 따라 상기 단위지연값의 크기를 제어하는 단계는
    상기 기준클럭의 주기가 예정된 주기보다 폭이 작게 되면, 상기 패스트모드로 동작하지 않도록 상기 단위지연값을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020070030709A 2007-03-29 2007-03-29 반도체 메모리 장치 및 그 구동방법 KR100857873B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030709A KR100857873B1 (ko) 2007-03-29 2007-03-29 반도체 메모리 장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030709A KR100857873B1 (ko) 2007-03-29 2007-03-29 반도체 메모리 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR100857873B1 true KR100857873B1 (ko) 2008-09-10

Family

ID=40022905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030709A KR100857873B1 (ko) 2007-03-29 2007-03-29 반도체 메모리 장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100857873B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043934A (ja) * 2000-07-24 2002-02-08 Hitachi Ltd クロック生成回路および制御方法並びに半導体記憶装置
KR20030048657A (ko) * 2001-12-12 2003-06-25 주식회사 하이닉스반도체 지연고정루프
KR20040038676A (ko) * 2002-10-31 2004-05-08 로무 가부시키가이샤 클럭생성장치
KR20050001152A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043934A (ja) * 2000-07-24 2002-02-08 Hitachi Ltd クロック生成回路および制御方法並びに半導体記憶装置
KR20030048657A (ko) * 2001-12-12 2003-06-25 주식회사 하이닉스반도체 지연고정루프
KR20040038676A (ko) * 2002-10-31 2004-05-08 로무 가부시키가이샤 클럭생성장치
KR20050001152A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법

Similar Documents

Publication Publication Date Title
KR100810073B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR101030275B1 (ko) 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로
US6625242B1 (en) Delay locked loops and methods that shift the phase of a delayed clock signal based on a reference phase value
US7535270B2 (en) Semiconductor memory device
KR100857855B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR100815187B1 (ko) 반도체 메모리 장치
US7489170B2 (en) Delay locked loop in synchronous semiconductor memory device and driving method thereof
US8766688B2 (en) DLL circuit and delay-locked method using the same
KR20060104869A (ko) 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법
US20080239845A1 (en) Semiconductor memory device and method for driving the same
US8164370B2 (en) Clock control circuit and semiconductor device including the same
KR101123073B1 (ko) 지연고정루프회로 및 이를 이용한 반도체 메모리 장치
KR100856070B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US8598927B2 (en) Internal clock generator and operating method thereof
US20110291717A1 (en) Semiconductor device
KR100735548B1 (ko) 지연동기회로 및 방법
US8638137B2 (en) Delay locked loop
KR100807113B1 (ko) 반도체 메모리 장치 및 그의 구동방법
KR100857873B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR100484250B1 (ko) 초기 딜레이를 제어하는 디지털 ｄｌｌ 회로
KR20080001124A (ko) 반도체 메모리 장치
US8379784B2 (en) Semiconductor memory device
KR20080002588A (ko) 지연고정루프회로
KR100807116B1 (ko) 지연 고정 루프
KR100856062B1 (ko) 반도체 메모리 장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee