KR100856950B1 - 이미지 센서 및 그 제조방법 - Google Patents
이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100856950B1 KR100856950B1 KR1020070135956A KR20070135956A KR100856950B1 KR 100856950 B1 KR100856950 B1 KR 100856950B1 KR 1020070135956 A KR1020070135956 A KR 1020070135956A KR 20070135956 A KR20070135956 A KR 20070135956A KR 100856950 B1 KR100856950 B1 KR 100856950B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- photodiode
- alignment
- alignment key
- scribe lane
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 35
- 239000007769 metal material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000123112 Cardium Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지 센서는 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판; 상기 제1기판 상에 배치된 금속배선 및 정렬 키(align key)를 포함하는 층간절연막; 상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 배치된 포토다이오드; 및 상기 포토다이오드 상부에 배치된 투명전극을 포함하며, 상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판을 준비하는 단계; 상기 제1기판 상에 금속배선 및 정렬 키(align key)를 포함하는 층간절연막을 형성하는 단계; 상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 포토다이오드를 형성하는 단계; 및 상기 포토다이오드 상부에 투명전극을 형성하는 단계를 포함하며, 상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함한다.
이미지 센서, 포토다이오드
Description
실시예에서는 이미지 센서 및 그 제조방법이 개시된다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)를 포함한다.
씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다.
이에 따라, 포토다이오드 형성을 위한 추가적인 영역이 요구되며, 이에 의해 필 팩터(fill factor) 영역을 감소시키고 레졀루션(Resolution)의 가능성을 제한한다.
실시예는 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있는 이미지 센서 및 그 제조방법을 제공한다.
또한, 실시예는 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 및 그 제조방법을 제공한다.
또한, 실시예는 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
실시예에 따른 이미지 센서는 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판; 상기 제1기판 상에 배치된 금속배선 및 정렬 키(align key)를 포함하는 층간절연막; 상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 배치된 포토다이오드; 및 상기 포토다이오드 상부에 배치된 투명전극을 포함하며, 상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판을 준비하는 단계; 상기 제1기판 상에 금속배선 및 정렬 키(align key)를 포함하는 층간절연막을 형성하는 단계; 상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 포토다이오드를 형성하는 단계; 및 상기 포토다이오드 상부에 투명전극을 형성하는 단계를 포함하며, 상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함한다.
실시예에 따른 이미지센서 및 그 제조방법은 스크라이브 래인에 형성되는 정렬 키의 중앙에 절연막으로 이루어진 돌기를 형성하고, 상기 돌기의 주위를 둘러싸도록 정렬 패턴을 형성하여, 상기 정렬 키를 포함하는 상기 제1기판 상에 포토다이오드를 본딩(bonding)시 상기 제1기판과 포토다이오드의 접합력이 증가될 수 있다.
따라서, 제1기판에서 상기 포토다이오드가 떨어지는 것을 방지할 수 있다.
그리고, 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 실시예에 의하면 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.
또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.
또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소 없이 보다 복잡한 회로(circuitry)를 구현할 수 있다.
또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.
또한, 실시예에 의하면 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있다.
실시예에 따른 이미지 센서는 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판; 상기 제1기판 상에 배치된 금속배선 및 정렬 키(align key)를 포함하는 층간절연막; 상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 배치된 포토다이오드; 및 상기 포토다이오드 상부에 배치된 투명전극을 포함하며, 상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판을 준비하는 단계; 상기 제1기판 상에 금속배선 및 정렬 키(align key)를 포함하는 층간절연막을 형성하는 단계; 상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 포토다이오드를 형성하는 단계; 및 상기 포토다이오드 상부에 투명전극을 형성하는 단계를 포함하며, 상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함한다.
실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면에 도시된 바와 같이 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 9는 실시예에 따른 이미지 센서를 도시한 단면도이다.
도 9에 도시된 바와 같이, 실시예에 따른 이미지 센서는 픽셀 영역(B), 주변회로 영역(C) 및 스크라이브 래인(scribe lane, A)을 포함하는 제1기판(10); 상기 제1기판(10) 상에 배치된 금속배선(30) 및 정렬 키(align key, 35)를 포함하는 층간절연막(20); 상기 제1기판(10)의 픽셀 영역(B) 및 스크라이브 래인(A) 상에 배치된 포토다이오드(50); 및 상기 포토다이오드(50) 상부에 배치된 투명전극(235)을 포함하며, 상기 정렬 키(35)의 중앙에는 돌기(28b)가 형성된다.
상기 제1기판(10)은 단결정 또는 다결정의 실리콘 기판이며, p형 또는 n형 불순물이 도핑된 기판일 수 있다.
또한, 상기 제1기판(10) 상에 형성된 층간절연막(20)은 정렬 키(35) 및 금속배선(30)을 포함한다.
그리고, 상기 제1기판(10) 상에 포토다이오드(50)가 배치되어 있다.
상기 정렬 키(35)는 상기 스크라이브 래인(A)에 상기 층간절연막(20)으로 이루어진 돌기(28b) 및 금속물질이 매립되어 형성된 정렬 패턴(35a)을 포함한다.
상기 돌기(28b)는 상기 정렬 패턴(35a)의 중앙에 형성되어, 상기 포토다이오드(50)와의 접합력을 향상시킬 수 있다.
즉, 상기 돌기(28b) 주위에만 상기 정렬 패턴(35a)이 형성되어, 상기 돌기(28b)와 상기 포토다이오드(50)의 접합력이 저하되지 않는다.
상기 포토다이오드(50)는 단결정 또는 다결정의 실리콘 기판에 형성되며, 상기 단결정 또는 다결정의 실리콘 기판에 p형 또는 n형 불순물이 도핑되어 형성된다.
상기 포토다이오드(50) 상부에는 투명전극(235)이 배치되어 상기 포토다이오드와 전기적으로 연결될 수 있다.
상기 포토다이오드(50)를 포함하는 제1기판(10) 상에는 제1 및 제2 트랜치(243,245)를 가지는 제1 보호층(240)이 배치되어 있다. 상기 제1 및 제2 트랜치(243,245)는 상기 투명전극(235) 및 상기 금속배선(30)을 노출시킨다.
상기 제1 보호층(240)은 산화막 또는 질화막으로 형성될 수 있다.
상기 제1 및 제2 트랜치(243,245)를 포함하는 제1 보호층(240) 상부에는 상부전극(255)이 배치되어 있다. 이때, 상기 상부전극(255)은 단위픽셀에 대응하는 포토다이오드는 가리지 않도록 형성될 수 있다. 상기 제1 및 제2 트랜치(243,245) 내부에 상부전극(255)이 배치되어 상기 상부전극(255)은 상기 투명전극(235)과 전기적으로 연결될 수 있다.
상기 제1 보호층(240) 및 상부전극(255) 상에 제2 보호층(260)이 배치되어 있다. 예를 들어, 상기 제2 보호층(260)은 질화막 또는 산화막으로 형성될 수 있다.
상기 포토다이오드에 대응하는 상기 제2 보호층(260) 상에 컬러필터(270)가 배치되어 있다.
실시예에 따른 이미지 센서에 의하면 상기 하부배선(120)을 포함하는 제1기 판(10) 상에 상기 포토다이오드를 포함하는 포토다이오드(50)이 형성되어 이미지 센서의 수직형 집적을 제공할 수 있다.
또한, 실시예에 따르면 포토다이오드(50) 내부에 포토다이오드가 형성되어 포토다이오드의 디펙트를 감소시킬 수 있다.
도 1 내지 도 9를 참조하여 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1에 도시된 바와 같이, 제1기판(10) 상에 제1금속배선(12)이 형성된 제1절연막(22) 및 제2금속배선(14)을 형성한다.
상기 제1기판(10)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다.
상기 제1기판(10)은 스크라이브 래인(A), 픽셀 영역(B) 및 주변회로 영역(C)을 포함한다. 상기 픽셀 영역(B)에는 후술되는 포토다이오드와 연결되어 수광된 광전하를 전기신호로 변환하기 위하여 트랜지스터 회로가 단위화소 별로 형성될 수 있다.
예를 들어, 씨모스 회로는 3Tr, 4Tr 및 5Tr 중 어느 하나 일 수 있다. 상기 주변회로 영역(C)에는 상기 픽셀 영역(B)의 각 단위화소의 전기적 신호를 순차적으로 검출하여 영상을 구현하기 위한 트랜지스터 회로가 형성될 수 있다.
상기 제2금속배선(14)은 상기 제1절연막(22) 상에 제1금속막을 형성한 후, 패터닝하여 형성될 수 있다.
상기 제2금속배선(14)은 상기 픽셀 영역(B) 및 주변회로 영역(C)에 형성될 수 있다.
상기 제2금속배선(14)은 층간절연막의 최상단에 위치하는 최종 금속배선이 될 수 있으며, 상기 제1금속배선(12) 및 제2금속배선(14)은 금속, 합금 또는 살리사이드를 포함하는 다양한 전도성 물질, 즉, 알루미늄, 구리, 코발트 또는 텅스텐 등으로 형성될 수 있다.
이어서, 도 2a에 도시된 바와 같이, 상기 제2금속배선(14)이 형성된 제1절연막(22) 상에 비아홀(26) 및 정렬 홈(28)을 포함하는 제2절연막(24)을 형성한다.
상기 비아홀(26)은 상기 픽셀 영역(B) 및 주변회로 영역(C)에 형성되며, 상기 정렬 홈(28)은 상기 스크라이브 래인(A)에 형성된다.
상기 비아홀(26) 및 정렬 홈(28)은 상기 제2금속배선(14)을 포함하는 상기 제1절연막(22) 상에 제2절연막(24)을 형성한 후, 상기 제2절연막(24)에 식각공정을 진행하여 상기 비아홀(26) 및 정렬 홈(28)을 형성할 수 있다.
상기 비아홀(26)은 상기 픽셀 영역(B) 및 주변회로 영역(C)에 형성된 상기 제2금속배선(14)이 노출되도록 형성되며, 상기 정렬 홈(28)은 상기 스크라이브 래인(A)에 형성된다.
이때, 상기 정렬 홈(28)의 중앙에는 상기 제2절연막(24)으로 이루어진 돌기(28b)가 형성된다.
도 2b는 상기 정렬 홈(28)을 도시한 평면도이다.
도 2b에 도시된 바와 같이, 상기 정렬 홈(28)은 중앙에 상기 제2절연막(24) 으로 이루어진 상기 돌기(28b)가 형성된다.
즉, 상기 돌기(28b)의 주위에는 상기 돌기(28b)를 둘러싸는 홈(28a)이 형성된다.
이때, 상기 정렬 홈(28)의 폭(D) 및 길이(E)는 2~5 μm의 크기로 형성될 수 있으며, 상기 정렬 홈(28)의 가장자리부터 상기 돌기(28b)까지는 0.3~0.4 μm의 거리를 가지도록 형성될 수 있다.
즉, 상기 홈(28a)의 폭(F)이 0.3~0.4 μm가 될 수 있다.
그리고, 상기 정렬 홈(28)은 사각형의 형태로 형성되지만, 이에 한정하지 않고, 원형 및 다각형의 형태로도 형성될 수 있다.
이어서, 도 3a에 도시된 바와 같이, 상기 정렬 홈(28) 및 비아홀(26)에 금속물질을 매립하여, 정렬 키(align key, 35) 및 플러그(18)를 형성한다.
상기 비아홀(26)에 금속물질을 매립하여 상기 제2금속배선(14)과 연결된 플러그(18)가 형성되며, 상기 스크라이브 래인(A)에는 상기 금속물질이 매립된 정렬 패턴(35a)을 포함하는 정렬 키(35)가 형성된다.
상기 비아홀(26) 및 정렬 홈(28)을 포함하는 상기 층간절연막(20) 상에 금속물질을 형성하고, 평탄화 공정을 진행하여 상기 플러그(18) 및 정렬 패턴(25a)이 형성된다.
이때, 상기 평탄화 공정시 상기 정렬 키(35)의 중앙에는 상기 층간절연막(20)으로 이루어진 상기 돌기(28b)가 존재하기 때문에, 상기 돌기(28b)가 형성된 영역은 상기 평탄화 공정을 진행하여도 디싱(dishing) 현상이 거의 발생하지 않는 다.
즉, 상기 돌기(28b) 주위에만 상기 홈(28a)이 형성되어, 상기 평탄화 공정시 디싱(dishing) 현상이 거의 발생하지 않아, 이후 상기 정렬 키(35) 상부에 포토다이오드가 형성되어도, 상기 돌기(28b)와 상기 포토다이오드의 접합력이 저하되지 않는다.
이로써, 상기 제1기판(10) 상에는 전원라인 또는 신호라인과의 접속을 위한 금속배선(30)과 각 공정 단계마다 정렬을 맞추기 위한 정렬 키(35)를 포함하는 층간절연막(20)이 형성된다.
상기 금속배선(30)은 포토다이오드에서 생성된 전자를 하부의 씨모스 회로로 전달하는 역할을 한다. 도시되지는 않았지만, 상기 금속배선(30)은 상기 제1기판(10)의 하부에 형성된 불순물이 도핑된 영역과 접속될 수 있다.
상기 비아홀(26) 및 정렬 홈(28)을 매립하는 금속물질은 텅스텐(W)이 될 수 있다.
그리고, 상기 플러그(18) 및 정렬 키(35)는 상기 층간절연막(20)의 표면으로 노출될 수 있다.
이때, 상기 정렬 키(35)의 중앙에는 절연막으로 이루어진 상기 돌기(28b)가 형성되어, 이후 상기 정렬 키(align key, 35) 및 금속배선(30)을 포함하는 상기 층간절연막(20) 상에 형성될 포토다이오드와의 본딩(bonding) 향상에 도움을 준다.
도 3b는 상기 정렬 키(35)를 도시한 평면도이다.
상기 정렬 키(35)의 중앙에는 절연막으로 이루어진 상기 돌기(28b)가 형성되 며, 상기 돌기(28b)를 둘러싸도록 상기 정렬 패턴(35a)이 형성된다.
이때, 상기 정렬 키(35)의 폭(D) 및 길이(E)는 2~5 μm의 크기로 형성될 수 있으며, 상기 정렬 키(35)의 가장자리부터 상기 돌기(28b)까지는 0.3~0.4 μm의 거리를 가지도록 형성될 수 있다.
즉, 상기 정렬 패턴(35a)의 폭(F)이 0.3~0.4 μm가 될 수 있다.
상기 정렬 키(35)는 이후 진행되는 공정시 정렬을 맞추기 위해 사용되며, 소자가 형성된 웨이퍼의 노치(notch)를 이용해 100 μm 이내로 1차적인 정렬을 형성하고, 레이저(laser)를 이용하여 상기 정렬 키(35)를 감지하여 2차적인 정렬을 맞출 수 있다.
도 4에 도시된 바와 같이, 제2기판(5)을 준비한다.
상기 제2기판(5)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다. 실시예에서 상기 제2기판(5)은 p형 기판일 수 있다. 또한, 상기 제1기판(10)과 상기 제2기판(5)은 동일한 크기로 형성될 수 있다. 또한, 상기 제2기판(5)에 에피층이 형성될 수도 있다.
그리고, 상기 제2기판(5)의 내부에 포토다이오드(50)가 형성된다. 상기 포토다이오드(50)는 n형 불순물 영역 및 p형 불순물 영역을 포함할 수 있다. 상기 n형 불순물과 p형 불순물 영역은 상호 접하도록 형성되어 PN 접합을 가지는 포토다이오드(50)로 형성될 수 있다.
상기 포토다이오드(50)가 상기 제2기판(5) 내부에 이온주입되어 형성되므로 상기 포토다이오드(50) 내에 디펙트를 방지하여 암전류등의 발생을 차단할 수 있 다.
이어서, 도 5에 도시된 바와 같이, 상기 제1기판(10)의 층간 절연막(20) 상에 포토다이오드(50)가 형성된다.
상기 포토다이오드(50)는 상기 제1기판(10)과 상기 포토다이오드(50)를 포함하는 제2기판(5)이 결합하여 형성되며, 상기 제1기판(10)과 제2기판(5)은 본딩공정에 의하여 결합될 수 있다.
구체적으로, 상기 제1기판(10)의 표면인 층간 절연막(20) 상부로 상기 제2기판(5)의 포토다이오드(50) 표면을 위치시킨 후 상호 접합되도록 본딩한다.
이때, 상기 스크라이브 래인(A) 상에도 상기 포토다이오드(50)가 본딩되며, 본 실시예에서는 상기 정렬 키(35)의 중앙에 절연막으로 이루어진 상기 돌기(28b)를 형성함으로써, 상기 포토다이오드(50)와의 본딩에 의한 결합력이 더욱 향상된다.
즉, 절연막으로 이루어진 상기 돌기(28b)와 상기 포토다이오드(50)의 접합력이 증가하여, 상기 제1기판(10)에서 상기 포토다이오드(50)가 떨어지는 것을 방지할 수 있다.
상기 제1기판(10)과 상기 제2기판(5)이 결합되면 상기 금속배선(30)의 플러그와 상기 제2기판(5)의 포토다이오드(50)가 전기적으로 연결된 상태가 된다.
이후, 상기 제1기판(10) 상에 포토다이오드(50)가 남아있도록 상기 제2기판(5)이 제거된다. 상기 제2기판(5)이 제거되면 상기 제1기판(10) 상에는 포토다이오드(50)가 남아있게 된다. 예를 들어, 상기 제2기판(5)은 식각 또는 CMP 공정에 의하여 제거될 수 있다.
따라서, 상기 제1기판(10) 상에 상기 포토다이오드(50)가 남아있게 되므로 상기 제1기판(10)과 포토다이오드(50)는 수직형 집적을 이루게 된다.
도 6에 도시된 바와 같이, 상기 포토다이오드(50)의 일부를 제거하여, 상기 포토다이오드(50)가 상기 제1기판(10)의 스크라이브 래인(A)과 픽셀 영역(B) 상에만 형성되도록 한다.
상기 제1기판(10)에 본딩된 상기 포토다이오드(50)의 일부를 제거하여 상기 주변회로 영역(C)의 층간절연막(20) 및 금속배선(30)의 일부를 노출시키는 노출부(115)가 형성된다. 상기 노출부(115)는 픽셀 영역(B) 이외의 영역인 주변회로 영역(C) 상의 포토다이오드를 제거하여 상기 주변회로 영역(C)의 금속배선(30)을 노출시킬 수 있다. 따라서, 상기 제1기판(10)의 스크라이브 래인(A) 및 픽셀 영역(B) 상부에만 포토다이오드가 형성될 수 있다.
그리고, 도 7에 도시된 바와 같이, 상기 포토다이오드(50)의 상부에 투명전극(235)이 형성된다.
상기 투명전극(235)은 상기 포토다이오드(50)를 포함하는 제1기판(10) 상에 투명전극층을 형성한 후 상기 포토다이오드(50) 상에만 남아있도록 패터닝하여 형성할 수 있다. 따라서, 상기 투명전극(230)은 상기 포토다이오드(50)와 연결될 수 있다.
상기 투명전극(235)은 빛의 투과성이 좋고 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 상기 투명전극(235)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다.
그리고, 도 8에 도시된 바와 같이, 상기 투명전극(235)을 포함하는 제1기판(10) 상에 제1 및 제2 트랜치(243,245)를 포함하는 제1 보호층(240)이 형성된다.
상기 제1 보호층(240)은 상기 포토다이오드(50) 상에 형성되고, 상기 주변회로 영역(C)의 층간절연막(20) 및 금속배선(30)까지 형성되어 상기 포토다이오드를 보호 및 절연시킬 수 있게 된다.
상기 제1 보호층(240)에 형성된 제1 트랜치(243)는 상기 투명전극(235)의 일부를 선택적으로 노출시킬 수 있다. 상기 제1 트랜치(243)는 상기 투명전극(235)의 일부 영역을 노출시키도록 선택적으로 형성되어 상기 투명전극(235)의 하부에 형성된 상기 포토다이오드의 수광영역에 영향을 주지 않게 된다.
또한, 상기 제2 트랜치(245)는 상기 주변회로 영역(C)의 금속배선(30)을 노출시킬 수 있다.
상기 제1 및 제2 트랜치(243, 245)는 제1 보호층(240)을 형성한 후 포토 리소그라피 및 식각공정을 통해 형성될 수 있다.
도 9에 도시된 바와 같이, 상기 제1 및 제2 트랜치(245)를 포함하는 제1 보호층(240) 상에 상부전극(255), 제2보호층(260) 및 컬러필터(270)를 형성한다.
상기 상부전극(255)은 상기 제1 트랜치(243) 내부에 형성되어 상기 투명전극(235)과 전기적으로 연결될 수 있다. 특히, 상기 상부전극(255)은 상기 제1 및 제2 트랜치(243, 245)를 포함하는 제1 보호층(240) 상으로 상부전극층을 형성한 후 단위픽셀에 대응하는 상기 상부전극층을 제거하여 형성될 수 있다.
따라서, 상기 상부전극(250)은 상기 제1 트랜치(243) 내부에 형성되어 상기 투명전극(235)과 전기적으로 연결될 수 있다. 또한, 상기 상부전극(255)은 상기 제2 트랜치(245) 내부에 형성되어 상기 금속배선(30)과 연결될 수 있다.
상기 상부전극(250)은 알루미늄, 구리, 티타늄, 텅스텐 등을 포함하는 도전성 물질로 형성될 수 있다.
상기 상부전극(255)은 상기 포토다이오드(50)의 일부 영역 상에 형성되므로 상기 포토다이오드(50)의 수광영역에 영향을 주지 않을 수 있다.
상기 제1 보호층(240) 및 상부전극(255)을 포함하는 제1기판(10) 상에 제2 보호층(260)이 형성된다. 상기 제2 보호층(260)은 질화막 또는 산화막으로 형성될 수 있다.
그리고, 상기 제2 보호층(260) 상에 컬러필터(270)가 형성된다. 상기 컬러필터(270)는 단위 픽셀마다 하나씩 형성될 수 있으며, 입사하는 빛으로부터 색을 분리해 낸다. 이러한, 컬러필터(270)는 각각 다른 색상을 나타내는 것으로 레드, 그린 및 블루의 3가지 색으로 형성될 수 있다.
도시되지는 않았지만, 추가적으로 상기 컬러필터(270) 상에 마이크로 렌즈가 형성될 수 있다.
이상에서 설명한 바와 같이, 실시예에 따른 이미지 센서의 제조 방법은, 스크라이브 래인에 형성되는 정렬 키의 중앙에 절연막으로 이루어진 돌기를 형성하고, 상기 돌기의 주위를 둘러싸도록 정렬 패턴을 형성하여, 상기 정렬 키를 포함하 는 상기 제1기판 상에 포토다이오드를 본딩(bonding)시 상기 제1기판과 포토다이오드의 접합력이 증가될 수 있다.
따라서, 제1기판에서 상기 포토다이오드가 떨어지는 것을 방지할 수 있다.
또한, 금속배선을 포함하는 제1기판과 포토다이오드의 본딩공정에 의해 결합되어 수직형 집적을 이룰 수 있다.
또한, 실시예에 의하면 제1기판의 상부에 포토다이오드가 형성되므로 상기 포토다이오드의 초점길이가 단축되어 수광율을 향상시킬 수 있다.
또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.
또한, 실시예에 의하면 수직형의 포토다이오드를 채용하면서 결정형 반도체층에 이온주입에 의하여 포토다이오드가 형성되므로 상기 포토다이오드 내의 디펙트를 방지할 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 9는 실시예에 따른 이미지 센서의 제조방법을 설명한 단면도이다.
Claims (7)
- 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판;상기 제1기판 상에 배치되며, 상기 픽셀 영역 및 주변회로 영역에 형성된 금속배선 및 상기 스크라이브 래인에 형성된 정렬 키(align key)를 포함하는 층간절연막;상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 배치되며, 상기 정렬 키 및 상기 픽셀 영역에 형성된 금속배선과 연결된 포토다이오드; 및상기 포토다이오드 상부에 배치된 투명전극을 포함하며,상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함하는 이미지 센서.
- 제1항에 있어서,상기 포토다이오드는 정렬 키 상에 적층되어 접하도록 형성된 것을 포함하는 이미지 센서.
- 제1항에 있어서,상기 정렬 키는 금속물질로 형성된 정렬패턴 및 절연막으로 형성된 돌기로 이루어지며,상기 돌기는 상기 정렬패턴의 중앙에 형성되어, 상기 돌기를 상기 정렬패턴이 둘러싸도록 형성된 것을 포함하는 이미지 센서.
- 픽셀 영역, 주변회로 영역 및 스크라이브 래인(scribe lane)을 포함하는 제1기판을 준비하는 단계;상기 제1기판 상에 배치되며, 상기 픽셀 영역 및 주변회로 영역에 형성된 금속배선 및 상기 스크라이브 래인에 형성된 정렬 키(align key)를 포함하는 층간절연막을 형성하는 단계;상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 상기 정렬 키 및 상기 픽셀 영역에 형성된 금속배선과 연결되도록 포토다이오드를 상기 제1기판에 결합하여 형성하는 단계; 및상기 포토다이오드 상부에 투명전극을 형성하는 단계를 포함하며,상기 정렬 키의 중앙에는 돌기가 형성된 것을 포함하는 이미지 센서의 제조 방법.
- 제 4항에 있어서,상기 제1기판 상에 배치되며, 상기 픽셀 영역 및 주변회로 영역에 형성된 금속배선 및 상기 스크라이브 래인에 형성된 정렬 키(align key)를 포함하는 층간절연막을 형성하는 단계는,상기 제1기판 상의 상기 픽셀 영역 및 주변회로 영역에 금속막 패턴을 형성하는 단계;상기 금속막 패턴을 포함하는 상기 제1기판 상에 상기 금속막 패턴을 노출시키는 비아홀 및 상기 스크라이브 래인에 형성된 정렬 홈을 포함하는 층간절연막을 형성하는 단계; 및상기 비아홀 및 정렬 홈을 금속물질로 매립하여, 상기 픽셀 영역 및 주변회로 영역에 금속막 패턴 및 플러그로 이루어진 금속배선을 형성하고, 상기 스크라이브 래인에는 정렬패턴 및 돌기를 포함하는 정렬 키를 형성하는 단계를 포함하며,상기 돌기는 상기 정렬패턴의 중앙에 형성되어, 상기 돌기를 상기 정렬패턴이 둘러싸도록 형성된 것을 포함하는 이미지 센서의 제조 방법.
- 제 4항에 있어서,상기 제1기판의 픽셀 영역 및 스크라이브 래인 상에 상기 정렬 키 및 상기 픽셀 영역에 형성된 금속배선과 연결되도록 포토다이오드를 상기 제1기판에 결합하여 형성하는 단계,포토다이오드를 포함하는 제2 기판을 준비하는 단계;상기 제1 기판과 제2 기판을 본딩하는 단계;상기 제1 기판 상에 상기 포토다이오드가 남아있도록 상기 제2 기판을 분리하는 단계; 및상기 주변회로 영역에 형성된 상기 포토다이오드를 제거하는 단계를 포함하는 이미지 센서의 제조 방법.
- 제 4항에 있어서,상기 포토다이오드는 정렬 키 상에 적층되어 접하도록 형성되는 것을 포함하는 이미지 센서의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135956A KR100856950B1 (ko) | 2007-12-22 | 2007-12-22 | 이미지 센서 및 그 제조방법 |
| US12/336,484 US7825494B2 (en) | 2007-12-22 | 2008-12-16 | Image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135956A KR100856950B1 (ko) | 2007-12-22 | 2007-12-22 | 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100856950B1 true KR100856950B1 (ko) | 2008-09-04 |
Family
ID=40022547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070135956A KR100856950B1 (ko) | 2007-12-22 | 2007-12-22 | 이미지 센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7825494B2 (ko) |
| KR (1) | KR100856950B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935838B2 (ja) * | 2009-03-06 | 2012-05-23 | ソニー株式会社 | 固体撮像素子及びその製造方法、電子機器 |
| JP2011086709A (ja) * | 2009-10-14 | 2011-04-28 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| KR101233947B1 (ko) * | 2011-11-28 | 2013-02-15 | 주식회사 동부하이텍 | 반도체 소자 및 이의 제조방법 |
| US9520424B2 (en) * | 2012-10-29 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company Limited | Black level correction (BLC) structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058580A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 포토다이오드 표면적을 증가시킬 수 있는 이미지 센서 및그 제조 방법 |
| KR20050117674A (ko) * | 2004-06-11 | 2005-12-15 | 이상윤 | 3차원 구조의 영상센서와 그 제작방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186241A (ja) * | 1995-01-06 | 1996-07-16 | Canon Inc | 撮像素子と固体撮像装置 |
| KR100505690B1 (ko) * | 2003-06-13 | 2005-08-03 | 삼성전자주식회사 | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 |
-
2007
- 2007-12-22 KR KR1020070135956A patent/KR100856950B1/ko not_active IP Right Cessation
-
2008
- 2008-12-16 US US12/336,484 patent/US7825494B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058580A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 포토다이오드 표면적을 증가시킬 수 있는 이미지 센서 및그 제조 방법 |
| KR20050117674A (ko) * | 2004-06-11 | 2005-12-15 | 이상윤 | 3차원 구조의 영상센서와 그 제작방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090159943A1 (en) | 2009-06-25 |
| US7825494B2 (en) | 2010-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100855407B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100954927B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100913019B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP2008306155A (ja) | イメージセンサ及びその製造方法 | |
| KR20090026038A (ko) | 이미지센서 및 그 제조방법 | |
| US20220149101A1 (en) | Image sensor | |
| KR100877293B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100855408B1 (ko) | 이미지 센서 및 그 제조방법 | |
| TW202141772A (zh) | 影像感測器 | |
| KR100922921B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100856950B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20090032490A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100850383B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20100079399A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100882979B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100855405B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100894390B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100863361B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100856948B1 (ko) | 이미지 센서 제조방법 | |
| KR100936102B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100898471B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033347B1 (ko) | 이미지센서의 제조방법 | |
| KR100849238B1 (ko) | 이미지센서 및 그 제조방법 | |
| US20220336514A1 (en) | Image sensor | |
| US20220059596A1 (en) | Image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |