KR100854146B1 - 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 - Google Patents

동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 Download PDF

Info

Publication number
KR100854146B1
KR100854146B1 KR1020050078068A KR20050078068A KR100854146B1 KR 100854146 B1 KR100854146 B1 KR 100854146B1 KR 1020050078068 A KR1020050078068 A KR 1020050078068A KR 20050078068 A KR20050078068 A KR 20050078068A KR 100854146 B1 KR100854146 B1 KR 100854146B1
Authority
KR
South Korea
Prior art keywords
voltage
ldmos transistor
node
gate
circuit
Prior art date
Application number
KR1020050078068A
Other languages
English (en)
Other versions
KR20060050626A (ko
Inventor
크리스티안 로카텔리
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20060050626A publication Critical patent/KR20060050626A/ko
Application granted granted Critical
Publication of KR100854146B1 publication Critical patent/KR100854146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

상기 하프브리지의 출력노드에서 토템폴 구성내 또다른 트랜지스터에 연결되는 트랜지스터를 사용하는 하프브리지 스위칭 회로에서 사용되기 위한 부트스트랩 다이오드 에뮬레이터 회로, 트랜지스터를 구동하는 드라이버 회로, 그리고 상부 드라이버 회로에 전력을 공급하는 부트스트랩 커패시터. 부트스트랩 다이오드 에뮬레이터 회로는 게이트, 백게이트, 소스와 드레인을 가진 LDMOS 트랜지스터, 상부 공급 노드에 결합된 LDMOS 트랜지스터의 소스, LDMOS 트랜지스터의 게이트에 전기적으로 결합된 게이트 제어회로, LDMOS 트랜지스터 의 게이트에 전기적으로 결합된 동적 백게이트 바이어싱 회로를 포함한다. 상감지콤패레이터는, 출력전압이 낮지않을 때는 다이오드 에뮬레이터의 턴온을 방지하고 출력전압이 높고 하부 제어신호가 여전히 높다면 다이오드 에뮬레이터를 턴오프하여 출력노드와 상부 공급 노드 사이의 단락에 기인한 손상을 방지하기 위해서, 출력노드의 전압을 탐지하고 부트스트랩 다이오드 회로를 제어한다.

Description

동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩 다이오드 에뮬레이터{BOOTSTRAP DIODE EMULATOR WITH DYNAMIC BACK-GATE BIASING AND SHORT-CIRCUIT PROTECTION}
도 1 은 종래 고전압 하프브리지 드라이버 회로를 도시한다.
도 2 는 부트스트랩 다이오드와 부트스트랩 커패시터를 사용하는 종래 고전압 하프브리지 드라이버 회로를 도시한다.
도 3 은 '893 출원에 따른 부트스트랩 다이오드 에뮬레이터를 사용한 고전압 하프브리지 드라이버 회로를 도시한다.
도 4 는 도 3 의 부트스트랩 다이오드 에뮬레이터의 심화된 설명의 블록다이어그램이다.
도 5 는 '893 출원에 따른 게이트 조절회로를 도시한다.
도 6 은 '893 출원에 따른 전형적인 동적 백게이트 바이어싱 회로를 도시한다.
도 7 은 '893 출원에 따른 하프브리지 게이트 드라이브 집적회로를 도시한다.
도 8 은 발명의 실시예에 따른 부트스트랩 다이오드 에뮬레이터와 상감지콤패레이터(phase sense comparator)를 도시한 블록다이어그램이다.
도 9 는 도 8 의 회로에서 신호의 타이밍을 도시한 기능적 다이어그램이다.
도 10 은 도 8 의 상감지콤패레이터의 블록 다이어그램이다.
도 11 은 도 10 의 회로에서 신호의 타이밍을 도시한 기능적 다이어그램이다.
이건 출원은 2004년 8월 24일 미국에서 출원된 미국 임시출원 제 60/604,177 호에 기초하고 우선권을 주장하며, 이의 개시 내용은 본원에 참고로서 병합된다.
본 발명은 고전압 하프브리지 구동회로(high voltage half-bridge driver circuit), 특히 부트스트랩 커패시터 충전회로에서 부트스트랩 다이오드를 에뮬레이팅시키는 회로(circuits for emulating bootstrap diodes in bootstrap capacitor charging circuit)에 관한 것이다.
참고로 병합되는 2003년 11월 12일에 출원된 미국 특허 제 10/712,893 호는 고전압 하프브리지 구동회로에 관한 것으로서, 특히 부트스트랩 커패시터 충전회로의 동적 백게이트 바이어싱하는 부트스트랩 에뮬레이터가 공개되어 있다.
고전압 하프브리지 스위칭회로는 전동부(motor drives), 형광등용 전기안정기(electronic ballast), 및 전력공급장치와 같은 다양한 응용분야에 이용된다. 하프브리지 회로는 한쌍의 토템폴(totem pole)이 연결된 스위칭 소자(예를 들어, 트랜지스터, IGBTs 및/또는 FET 장치들)를 사용하는데, 이 스위칭 소자들은 DC 고전 압 전력공급장치와 교차하도록 배치되어있다. 예를 들면, 종래기술로 알려진 종래 하프브리지 스위칭회로 (100) 가 도 1 에 도시되어 있다. 하프브리지 스위칭회로 (100)는 토템폴 구성의 부하노드 "A"에서 서로 연결된 트랜지스터 (105a,105b), 트랜지스터 (105a) 의 드레인과 트랜지스터 (105b) 소스에 전기적으로 연결된 DC 전압원 (110), 트랜지스터 (105a,105b) 각각의 게이트에 전기적으로 연결되어 트랜지스터 (105a,105b)를 온/오프 시키기는 적절한 제어신호를 공급하는 게이트 드라이브 버퍼(DRV1, DRV2), 및 트랜지스터 (105a,105b) 각각에 전력을 공급하는 DC 전압원 (DC1,DC2)을 포함한다. 트랜지스터 (105a,105b)를 적절히 구동시키는데 필요한 게이트 드라이브 전압 레벨은 DC 전압원 (110)에서 공급되는 전압보다 일반적으로 훨씬 낮기때문에, DC 전압원 (DC1,DC2) 은 일반적으로 DC 전압원 (110) 보다 낮은 전압이다. 도 1 에 도시된 바와 같이, 하부의 트랜지스터 (105b), DC 전압원(DC2), DC 전압원 (110), DRV2 는 모두 공통 노드 "B" 를 공유하고, 상부의 트랜지스터 (105a), DC 전압원 (DC1), DRV1 은 공통 부하 노드 "A"를 공유한다.
동작시, 트랜지스터 (105a,105b)는 정반대로 제어되기 때문에, 트랜지스터 (105a,105b) 가 동시에 턴온되지 않는다. 즉, 트랜지스터 (105a) 가 턴온되어있을 때는 트랜지스터 (105b) 는 턴오프된채로 있게되고, 또는 그 반대이다. 이런 방법으로, 부하 노드 "A" (즉, 부하에 연결된 출력 노드) 는 고정된 것이라기 보다는, 주어진 순간에 턴온된 트랜지스터 (105a,105b) 의 전압에 따라, DC 전압원 (110) 의 전압레벨 또는 0 볼트로 가정된다.
DC 전압원 (DC2) 은, 예를 들면, DC 전압원 (DC2) 과 DC 전압원 (110) 은 공 통 노드를 공유하기 때문에, DC 전압원 (110)로부터 적절한 전압레벨(예를 들면, 전압분배기를 사용하여)을 태핑(tapping)하여, 상대적으로 쉽게 유도된다. 그러나, DC 전압원 (DC1) 은 DC 전압원 (110) 에 관하여 유동적일 필요가 있기 때문에, DC 전압원 (DC1) 을 유도하는데 "부트스트랩" 기술이 필요하다. 이런 목적으로, 도 2 에 도시된 바와 같이, DC 전압원 (DC1) 은, 예를 들면, DC 전압원 (DC1) 과 드라이버 (DRV1) 에 전력을 공급하는 DC 전압원 (DC1) 으로 작용하는 커패시터 (CBS) 사이의 고전압 다이오드 (DBS) 를 연결하여, DC 전압원 (DC2) 으로부터 유도된다.
트랜지스터 (105b) 가 턴온되어있을 때는, 부하 노드 "A" 는 효과적으로 영 볼트에 연결되고, 다이오드 (DBS) 는 전류가 전력원 (DC2) 에서 커패시터 (CBS) 로 흐르도록 하여, 커패시터 (CBS) 는 대략 DC 전압원 (DC2) 의 전압레벨로 충전된다. 트랜지스터 FET (105b) 가 턴오프되어져있고 트랜지스터 (105a) 가 턴온되어있을 때는, 부하 노드 "A" 의 전압은 대략 DC 전압원 (110)의 전압으로 되어, DC2 에서 커패시터 (CBS) 로 전류가 흐르지 않고 다이오드 (DBS) 가 역바이어스되도록 한다. 다이오드 (DBS) 가 역바이어스되어 있는 동안, 커패시터 (CBS) 에 저장된 전하는 버퍼 (DRV1) 에 전압을 공급한다. 그러나, 커패시터 (CBS) 는 제한된 시간동안만 전압을 DRV1 에 공급하기 때문에, 커패시터 (CBS) 에 저장된 전하를 보충하기 위해서 트랜지스터 (105a) 는 턴오프되고 트랜지스터 (105b) 는 턴온될 필요가 있다.
부트스트랩 커패시터의 필요한 정전용량(capacitance)과 부트스트랩 다이오드에 필요한 절연전압(breakdown voltage)과 최대전류용량(peak current capacity)은 칩상에서 생산되기에는 너무나 크기때문에, 최근의 많은 하프브리지 드라이버 회로에서, 부트스트랩 커패시터 (CBS) 과 부트스트랩 다이오드 (DBS) 는 오프칩(off-chip)으로 공급되는 분할된 소자들로부터 형성된다.
참고로서 병합된 미국 특허 제 5,502,632 호 Warmerdam (이하, '632 참고라 한다) 는 부트스트랩 다이오드 에뮬레이터를 사용한 고전압 집적회로에 관한 것이다. 상기 에뮬레이터는, 하부 드라이버 회로가 구동될 때만 부트스트랩 커패시터 (C1) 를 충전시키도록 제어되는 LDMOS 트랜지스터 (T3) 를 포함한다. 상기 LDMOS 트랜지스터는, 하부 전력원 노드에 연결된 소스 전극와 부트스트랩 커패시터 (C1) 에 연결된 드레인 전극을 가진 소스 폴로워 구성(source follower configuration)에서 작동된다. LDMOS 트랜지스터가 구동되는 동안, 기생(parasitic) 트랜지스터 (T5) 를 통해서 전도되는 전류는 제한되는데, 이런 전도는 부트스트랩 커패시터 (C1) 를 충전하는데 이용되는 전류를 나누기(shunt) 때문이다. 더욱이, '632 LDMOS 트랜지스터의 백게이트는 정상 동작시 바이어싱 전압으로 고정되어 LDMOS 트랜지스터를 턴온시키는데 필요한 연속적인 4V 게이트-소스 전압으로 되도록 확신시킨다.
'632 특허에서 기술된 에뮬레이터 같은 종래의 부트스트랩 다이오드 에뮬레이터는 기생 트랜지스터를 통한 전류를 제한함에도, 이런 에뮬레이터는 기생 트랜지스터에 접지로 적어도 약간의 전류가 나누어지는 것을 허용하여, 충전에 필요한 적어도 약간의 전류를 부트스트랩 커패시터로부터 빼앗은 단점이 있었다. 이러한 방법으로 부트스트랩 커패시터는 천천히 충전되어, 고주파 하프브리지 드라이버 응용분야 같은 특정 이용분야에서 종래 부트스트랩 다이오드 에뮬레이터를 비효율적 으로 만들었다.
상기 기술된 종래 부트스트랩 다이오드 에뮬레이터의 단점에 대응하여, '893 출원은, LDMOS 트랜지스터를 가진 부트스트랩 다이오드 에뮬레이터 그리고 LDMOS 트랜지스터가 턴온되었을때 LDMOS 트랜지스터의 백게이트에 LDMOS 트랜지스터의 드레인의 전압과 비슷하지만 약간 낮은 전압을 인가함으로서 LDMOS 트랜지스터의 백게이트를 동적으로 바이어스가 가능하게한 회로를 기술한다. 이러한 방법으로, 기생 트랜지스터의 베이스-에미터 정션(junction)은 역바이어스로 남아있고, 이렇게 하면 부트스트랩 커패시터 충전에서 전류를 분리하기 위해서 켤필요가 없다. 더욱이 이러한 동적 바이어싱은 LDMOS 트랜지스터의 턴온 역치(turn-on threshold)를 영 볼트 바이어싱 크기에 가깝도록 해서, 주어진 게이트와 소스간 전압을 공급하는 Rdson을 최소화시킨다.
도 3 에는 '893 출원에 따른 하프브리지 스위칭 회로 (300)가 도시되어 있다. 하프브리지 스위칭 회로 (300) 는, 다이오드 (DBS) 대신에 부트스트랩 다이오드 에뮬레이터 (302) 가 공급되는 것을 제외하고는 도 2 의 종래 스위칭 회로와 유사하다. 부트스트랩 다이오드 에뮬레이터 (302) 는, 하부 드라이버 (DRV2) 가 FET 장치 (105b) 를 턴온시킬때, 상부 공급 노드 (305) 에 하부 전압원 (DC2) 와 대략 동일한 전압을 공급하기 위해서 작동한다. 특히, 트랜지스터 (105b) 가 턴온될 때, 부트스트랩 다이오드 에뮬레이터 (302) 는 전류가 전력원 (DC2) 에서 커패시터 (CBS) 로 흐르도록 하여, 대략 DC 전력원 (DC2) 의 전압레벨까지 커패시터 (CBS) 를 충전시킨다. 트랜지스터 (105b) 가 턴오프되고 트랜지스터 (105a) 가 턴온될 때 , 부트스트랩 커패시터 (CBS) 에 저장된 전하가 버퍼 (DRV1) 에 전압을 공급하도록 하여 부트스트랩 다이오드 에뮬레이터 (302) 는 DC2에서 커패시터 (CBS) 로 전류흐름을 방지한다. FET 장치(105a,105b)는 IGBTs 같은 다른 스위칭 장치를 이용하여 구현될 수 있음을 주지하여야 한다. 또한, 상부와 하부 제어입력 (HIN 과 LIN) 은 '893 출원의 필수적인 부분이 아니고, 단일제어입력(single control input) 같은 몇 개의 제어입력으로 대체될 수 있다는 것을 주지하여야 한다. 단일제어입력은 버퍼 (DRV1,DRV2) 중 하나에 직접 입력될 수 있고, 버퍼 (DRV1,DRV2) 중 다른 하나는 단일제어입력이 반전(inversion)된 입력을 받는다. 이 "반전"은 예를 들어, 당해 기술에서 알려진 종래 인버터 게이트를 사용하여 달성될 수 있다.
도 4 에는 '893 출원에 따른 예시적인 부트스트랩 다이오드 에뮬레이터 (302) 가 도시되어 있다. 부트스트랩 다이오드 에뮬레이터 (302) 는 LDMOS 트랜지스터 (405), LDMOS 트랜지스터 (405) 의 게이트에 전기적으로 결합된 게이트 제어회로 (410), 그리고 LDMOS 트랜지스터 (405) 의 백게이트에 전기적으로 결합된 동적 백게이트 바이어싱 회로 (415) 를 포함한다. 또한, 게이트 제어회로 (410) 와 동적 백게이트 바이어싱 회로 (415) 는 하부 공급, 리턴(return) 노드, 및 하부 제어 입력 (IIN) 에 연결된다. LDMOS 트랜지스터 (405) 의 소스는 하부 공급노드 (Vcc) 에 연결되고, LDMOS 트랜지스터 (405) 의 드레인 단자는 부트스트랩 커패시터 (CBS) 에 연결된다.
LDMOS 트랜지스터 (405) 의 온레지스턴스(on-resistance)가 상부 웰(well)의 전체 주변에 따라 변하면서, LDMOS 트랜지스터 (405) 는 상부 웰 주위에 형성된다. LDMOS 트랜지스터 (405) 의 짧은 턴온 시간동안 부트스트랩 커패시터 (CBS) 를 충전하기에 필요한 전류를 지지하기에 충분하도록 LDMOS 트랜지스터 (405) 의 온레지스턴스(on-resistance)는 작게 만들어질 수 있다.
게이트 제어회로 (410) 는, 하부 드라이버 (DRV2) 가 동작되어 FET 장치 (105b) 를 턴온시킬때, LDMOS 트랜지스터 (405) 가 턴온되도록 작동될 수 있는 회로를 포함하고 있다. 이런 목적으로, 게이트 제어회로 (410) 는 하부 드라이버 제어입력 (IIN)을 받고, 이는 하부 드라이버 (DRV2) 가 작동되는지를 표시한다. 도 5 에는 '893 출원에 따른 전형적인 게이트 조절회로 (410) 이 도시되어 있다. 게이트 제어회로 (410) 는 LDMOS 트랜지스터 (405) 의 게이트와 하부 리턴 노드 (Gnd) 사이의 노드 "D" 에서 토템폴 구성에 연결된 트랜지스터 (530,535), 노드 "D" 와 하부 공급 노드 (Vcc) 모두에 전기적으로 결합된 트랜지스터 (525), LDMOS 트랜지스터 (405) 의 백게이트와 하부 리턴 노드 (Gnd) 사이에 전기적으로 결합된 트랜지스터 (545), 트랜지스터 (525,530,535,545) 의 게이트에 전기적으로 결합된 인버터 (505), 트랜지스터 (530) 의 드레인에 전기적으로 결합된 커패시터 (540), 커패시터 (540) 에 전기적으로 결합된 인버터 (515), 인버터 (515) 와 하부 리턴 노드 (Gnd) 사이에 결합된 전류원 (510), 그리고 인버터 (515) 와 하부 공급 노드 (Vcc) 사이에 결합된 트랜지스터를 포함하고, 트랜지스터 (520) 의 게이트는 노드 "D" 에 연결되어 있다.
동작시, 게이트 제어회로 (410) 는 하부 드라이브 제어 입력 (LIN) 에 따라 LDMOS 트랜지스터 (405) 를 턴온시킨다. 이런 목적으로, 게이트 제어회로 (410) 는 소스와 관련하여 LDMOS 트랜지스터 (405) 의 게이트에 양전압을 공급한다. LDMOS 트랜지스터 (405) 의 소스는 하부 공급 노드 (Vcc) 에 연결되어 있기 때문에, 하부 공급 노드 (Vcc) 위의 LDMOS 트랜지스터 (405) 의 게이트를 구동시키는 전하펌프가 공급된다. 이것은 커패시터 (540) 를 충전시키고 LDMOS 트랜지스터 (405) 의 게이트에 이 전압을 인가하는 부트스트랩에 의해 수행된다.
하부 제어 입력 (LIN) 이 낮을때는(예를 들어, 영 볼트), 커패시터 (540) 의 각 노드의 전압은 영 볼트로 유지된다. LDMOS 트랜지스터 (405) 의 게이트는 트랜지스터 (530,535) 에 의해 영 볼트로 유지되고, LDMOS 트랜지스터 (405) 의 백게이트는 트랜지스터 (545) 에 의해 영 볼트로 유지된다. 이런 상태에서, LDMOS 트랜지스터 (405) 의 게이트와 바디(body)에 인가된 전압은 LDMOS 트랜지스터 (405) 의 소스 노드에 대하여 음이다. 따라서, LDMOS 트랜지스터 (405) 는 오프상태로 두고, "바디효과(body effect)"는 영 볼트 바디/소스 바이어스 레벨의 역치 이상으로LDMOS 트랜지스터 (405) 의 턴온 역치를 증가시킨다. 이것은 LDMOS 트랜지스터 (405) 가 잘못된 시간에 특히, 부하노드 "A" 의 전압변환시 턴온되지 않도록 하기 때문에 중요하다. 부하노드 "A"에서 dV/dt의 변화율이 높은 응용분야에서, LDMOS 트랜지스터 (405) 의 밀러효과전류 (Miller effect current) 는 꽤 크기때문에, LDMOS 트랜지스터 (405) 의 게이트에 전압상승을 야기시킨다. "바디효과"를 이용한 LDMOS 트랜지스터 (405) 의 턴온 역치를 최대화함으로써 LDMOS 트랜지스터 (405) 의 잠재된 의도하지않은 턴온을 최소화시킨다.
하부 제어 입력 (LIN) 이 하이(high)일때는, 트랜지스터 (530,535) 는 턴오프되고, 트랜지스터 (525) 는 턴온된다. 노드 "D"에서 전압은 제한된 지연후에 트랜지스터 (525) 에 의해 Vcc 까지 올려진다. 제한된 지연은 트랜지스터 (530) 의 바디 다이오드를 통하여 LDMOS 트랜지스터 (405) 의 게이트와 커패시터 (540) 에 의한 노드 "D" 의 용량성 부하(capacitive loading) 때문이다. 제한된 시간동안, 트랜지스터 (520) 는 턴온된 상태이고, 노드 "E" 는 하이로 유지되며, 노드 "F" 는 낮게 구동된다. 이것은 커패시터 (540) 에 인가되는 전압이 노드 "F" 에 대하여 증가하도록 한다. 일단 노드 "D" 의 전압이 대략 하부 전원 노드 (Vcc) 전압까지 올라가면, 트랜지스터 (520) 는 턴오프되고, 노드 "E" 의 전압은 전류 소스 (510) 까지 낮춰진다. 이것은 인버터 (515) 에 의해서 노드 "F" 의 전압이 하부 공급 노드 (Vcc) 까지 올려지도록 하고, 노드 "G"에서 전압은 커패시터 (540) 에 유지된 전하 전압의 양과 동일한 전압에 의해서 하부 공급 노드 (Vcc) 이상으로 올려지도록 한다. 이번의 노드 "G" 의 효과적인 전압크기는 이상적으로는 하부 공급 노드 (Vcc) 의 두배이다. 그러나, 노드 "G" 의 전압은 일반적으로 트랜지스터 (530) 의 바디 다이오드 전압강하와 트랜지스터 (520) 의 역치전압의 합과 대략 동일한 양만큼 떨어진다. 그럼에도 불구하고, 노드 "G" 의 전압 (예를 들면, 대략 하부 공급 노드 (Vcc) 의 두배) 은 LDMOS 트랜지스터 (405) 의 역치전압보다 실질적으로 높기때문 에, LDMOS 트랜지스터 (405) 는 턴온된다. 이것은 LDMOS 트랜지스터 (405) 의 드레인 노드를 대략 부트스트랩 커패시터 (CBS) 를 충전시키기 위한 하부 공급 노드 (Vcc) 까지 충전시키도록 한다.
도 6 에는 '893 출원에 따른 전형적인 동적 백게이트 바이어싱 회로 (415) 가 도시되어 있다. 동적 백게이트 바이어싱 회로 (415) 는 트랜지스터 (635), 트랜지스터 (635) 의 게이트에 전기적으로 결합된 인버터 (605), 하부 리턴 노드 (Gnd) 에 전기적으로 결합된 전류소스(610), 하부 리턴 노드 (Gnd) 와 전류소스 (610) 에 전기적으로 결합된 트랜지스터 (620), 하부 리턴 노드 (Gnd) 에 전기적으로 결합된 전류소스(615), 전류소스 (615) 와 LDMOS 트랜지스터 (405) 의 드레인 사이에 전기적으로 결합된 트랜지스터 (625), 그리고 LDMOS 트랜지스터 (405) 의 백게이트와 하부 리턴 노드 (Gnd) 사이에 전기적으로 결합된 기생 트랜지스터 (630) 를 포함하고 있다.
LDMOS 트랜지스터 (405) 가 턴온되었을때, 부트스트랩 커패시터 (CBS) 는 대략 하부 공급 노드 (Vcc) 와 동일한 전압까지 충전을 시작한다. 부트스트랩 커패시터의 충전에 필요한 시간은 부트스트랩 커패시터 (CBS) 의 정전용량과 LDMOS 트랜지스터 (405) 의 Rdson 에 따라 다르다. Rdson 값은 LDMOS 트랜지스터 (405) 의 크기와 턴온역치에 상대적인 LDMOS 트랜지스터 (405)의 게이트에 인가된 전압에 따라 결정된다. 상술한 바와 같이, LDMOS 트랜지스터 (405) 의 백게이트에 인가된 전압은 소스 전압에 대해 음으로 유지되어 LDMOS 트랜지스터 (405) 가 부적절한때 턴온되지 않는 것을 보증하는데 도움을 준다. 그러나, 이것은 만약 LDMOS 트랜지스터 (405) 의 백게이트가 소스와 동일한 전위로 유지되는 경우보다 LDMOS 트랜지스터 (405) 의 Rdson을 주어진 게이트와 소스간 전압에 대해서 더 크게한다. LDMOS 트랜지스터 (405) 의 더 큰 Rdson은 부트스트랩 커패시터 (CBS) 가 최대레벨까지 충전시키는데 필요한 시간을 증가시키는 단점이 있다.
따라서, 큰 Rdson을 수정하기 위해서, 부트스트랩 커패시터가 충전되는 동안 백게이트의 전압을 증가시키는 것이 바람직하다. 이러한 방법으로, 부트스트랩 커패시터 (CBS) 를 충전하는데 필요한 시간이 감소된다. 그러나, 트랜지스터 (405,625) 의 LDMOS 구조 때문에, 만약 LDMOS 트랜지스터 (405,625) 의 드레인 전압까지 또는 그 가까이 LDMOS 트랜지스터 (405,625) 의 백게이트 전압이 상승하면, 전류의 기생 션팅 (parasitic shunting) 이 발생할 수 있다.
전류의 기생 션팅은, 턴온되었을 때 LDMOS 트랜지스터 (405,625) 의 드레인으로부터 하부 리턴 노드 (Gnd) 까지 전류를 션트시키는 기생 PNP 트랜지스터 (630)로 모델링될 수 있고, 이로 인해서 부트스트랩 커패시터 (CBS) 를 충전시키는데 필요한 전류를 전환시킨다.
이러한 단점을 해결하기 위해서, 트랜지스터 (620,625,630,635) 와 전류소스 (610,615) 는 동적 백게이트 바이어싱 회로 (415) 를 형성한다. 이 회로 (415) 는 LDMOS 트랜지스터 (405,625) 의 드레인의 전압과 비슷하지만 항상 약간 낮은 전압을 LDMOS 트랜지스터 (405,625) 의 백게이트에 인가하도록 작동한다. 이러한 방법으로, 기생 트랜지스터 (630) 의 베이스-에미터 정션이 역 바이어스로 유지되고, 따라서 턴온되지 않는다.
동적 백게이트 바이어싱 회로 (415) 는 LDMOS 트랜지스터 (405) 의 턴온시간동안 LDMOS 트랜지스터 (405) 의 드레인의 전압을 감지하도록 작동한다. 턴온시간동안, 트랜지스터 (635) 는 턴온되고, 노드 "H" 와 "I" 는 트랜지스터 (635,545) 에 의해 각각 영 볼트로 유지된다. 트랜지스터 (620) 는 게이트와 소스가 같은 전위로 유지되기 때문에 턴온프된다. 트랜지스터 (625) 의 게이트는 영 볼트로 유지되고 또한 이 시간동안 턴오프된다. 하부 제어 입력 (LIN) 이 높게 올려질때, LDMOS 트랜지스터 (405,625) 의 백게이트 연결은 트랜지스터 (545) 에 의해 영 볼트로 유지된다.
도 7 은 '893 출원에 따른 전형적인 하프브리지 집적회로 (700) 의 계략도이다. 평탄화된 비-계층적(non-hierarchal) 표현에서 집적회로 (700) 는 게이트 제어회로 (410), LDMOS 트랜지스터 (405), 동적 백게이트 바이어싱 회로 (415), 상부 드라이버 (DRV1) 와 하부 드라이버 (DRV2) 를 포함한다. 도 7 에서, (도 6 에 도시된) 인버터 (605) 의 기능은 (도 5 에 도시된) 인버터 (505) 에 의해서 대신 수행된다. 하프 브리지 집적회로 (700) 는 모터드라이브, 형광등용 전기 안정기, 및 전력원 등의 다양한 응용분야에 대해서 종래 하프브리지 구동회로에서 트랜지스터 (105a,105b) 를 구동시키기 위해 사용될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩 다이오드 에뮬레이터 회로를 제공하는 것이다.
'893 출원에 기술된 회로는 종래기술을 극복하는 중요한 개선으로 구성되어 있다. 그러나, 상출력(phase output) VS (도 3 과 도 7 의 노드 A) 와 DC+ (고전압 DC 공급) 사이의 또는 상출력 VS 와 다른 상출력 사이의 모터구동 응용분야에서 즉, 일정조건하에서 단락회로가 발생하는 문제가 발생한다.
LDMOS 트랜지스터 (405) 가 턴온되고 커패시터 (CBS) 를 충전하는 동안, 단락이 발생한다면 하부 공급 전압으로 바이어스된 회로의 부분을 손상시키기 때문에, 이러한 단락은 부트스트랩 에뮬레이터 회로에 매우 위험하다.
이러한 단락발생을 피하기 위하여, 본 발명은 VS 를 감지하는 상감지콤패레이터를 제공하고, VS 가 높아지고 하부 출력이 계속 턴온되었다면 부트스트랩 다이오드 에뮬레이터회로를 턴오프시키고, VS 가 DC-(GND) 가 아닐때에는 다이오드 에뮬레이터가 턴온되는 것을 허락하지 않는다.
본 발명의 다른 형태와 장점은 다음의 첨부된 도면을 참고하여 발명의 실시예에 기술된 것으로부터 명백해질 것이다.
도 8 은 본원발명의 실시예를 도시한다. 부트스트랩 다이오드 에뮬레이터 드라이버 (200) 는 2개의 게이트 제어회로와 한개의 동적 백게이트 바이어싱 회로를 포함한다. 본 회로의 구조 및 기능은 도 7 에 도시된 바와 같이 '893 출원에서 대응하는 회로 (410,415) 의 구조 및 기능과 유사하다.
첫번째 게이트 제어회로는 (도 7 의 게이트 제어회로 (410) 와 노드 G 의 출력을 비교하여) 다이오드 에뮬레이터 LDMOS (405) 를 구동시킨다.
두번째 게이트 제어회로는 첫번째와 유사하게 구성되어 있고, (도 10 에 나타난 바와 같이) 상감지콤패레이터 (220) 에 VS SENSE LDMOS (210) 의 게이트를 구동시킨다.
도 8 내지 도 11 에 도시된 부호는 다음과 같이 정의된다:
VCC = 하부 공급 전원
VSS = 로직 그라운드 (logic ground)
VS = 상부 오프셋 전압 (상)
VBS = 상부 유동 공급 전압
LOPD = 하부 출력, 프리드라이버 (pre-driver)
Vγ = Vgs + LDMOS (210) 의 Vdson
상감지콤패레이터 (220) 는 도 8 에 블록형태로 도시되어 있고, 도 10 에 더 자세히 도시되어 있다.
본 발명의 실시예에서, VS 가 고전압 DC+으로 되고 하부제어신호 LOPD 가 여전히 턴온되어 있을 때, 상감지콤패레이터는 다이오드 에뮬레이터를 턴오프시키는데 효과적이다. 또한 VS 가 DC-(GND) 에 있지 않다면, 상감지콤패레이터는 다이오드 에뮬레이터의 턴온을 방지한다. 도 8 과 도 9 를 참조하라.
상감지콤패레이터(220) (도 10) 는 LDMOS 장치 (210) 와 저전압 NMOS (225) 를 사용하여 VBS (VS +VCC 와 동일하다) 와 VCC 를 비교한다. 저항 (R) 을 통과하여 LDMOS (210) 와 NMOS (225) 을 통과하는 각각의 전류 (IA 와 IB) 가 히스테리시 스(hysteresis) 성질을 가진 전류콤패레이터 (230) 에 제공된다.
Lopd 신호가 턴온될때, 도 10 의 전류콤패레이터가 인에이블(enable)되고 첫번째 게이트 제어회로는 VS 감지 LDMOS (210) 을 턴온시키는데 사용되는 신호를 제공한다. 만약, VB≤VCC + Vhysteresis 이면, 전류콤패레이터(230) 두 번째 게이트 제어 회로를 인에이블시켜 다이오드 에뮬레이터 LDMOS(405)를 턴온시킨다.
다이오드 에뮬레이터 (405)는 Lopd 신호가 턴오프될때까지, 또는 VB≥VCC+ Vhysteresis 가 될때까지 턴온된 상태로 유지된다.
본 발명에 따르면, 출력전압이 낮지않을 때는 다이오드 에뮬레이터의 턴온을 방지하고, 하부 제어 신호가 하이인 상태에서 출력전압이 높아진다면 다이오드 에뮬레이터를 턴오프함으로써, 출력노드와 상부 공급 노드 사이의 단락에 기인한 손상을 방지할 수 있는 효과가 있다.
지금까지 본 발명이 특정 실시예와 관련하여 기술되었지만, 다른 많은 변형과 수정 그리고 다른 용도가 도출될 수 있음은 당업자에게 명백할 것이다. 따라서 본 발명은 여기의 개시된 내용에 한정되지 않는다.

Claims (10)

  1. 각각이 게이트 노드를 구비하고, 토템폴 구성의 부하 노드에서 서로 연결된 상부 및 하부 트랜지스터; 적어도 한개 제어입력으로 제어가능하고, 상기 상부 및 하부 트랜지스터의 게이트 노드에 전기적으로 결합된 드라이버회로; 하부 공급 노드에 하부전압을 발생시키는 하부전압공급원; 및 상부 공급 노드와 부하 노드 사이에 결합된 부트스트랩 커패시터를 포함하는 하프 브리지 스위칭 회로를 이용하는 부트스트랩 다이오드 에뮬레이터 회로로서,
    게이트, 백게이트, 상부 공급 노드에 결합된 드레인, 및 하부 공급 노드에 결합된 소스를 구비하는 LDMOS 트랜지스터;
    적어도 하나의 제어 입력에 따라서 상기 LDMOS 트랜지스터를 턴온시킬 수 있도록 상기 LDMOS 트랜지스터의 게이트와 전기적으로 연결된 게이트 제어 회로;
    부하 노드에서 전압을 감지하고 상기 부하 전압이 저전압(DC-)이 아닐때에는 상기 LDMOS 트랜지스터의 턴온을 방지하며, 상기 제어 입력이 하이이고 상기 부하 전압이 고전압(DC+)이 되면 상기 LDMOS 트랜지스터를 턴오프시키는 상감지콤패레이터를 포함하는 것을 특징으로 하는 부트스트랩 다이오드 에뮬레이터 회로.
  2. 제 1 항에 있어서,
    상기 하부 및 상부 트랜지스터는 FET 장치 및 IGBT 장치 중 어느 하나를 포함하는 것을 특징으로 하는 부트스트랩 다이오드 에뮬레이터 회로.
  3. 제 1 항에 있어서,
    상기 LDMOS 트랜지스터의 상기 백게이트에 전기적으로 결합된 동적 백게이트 바이어싱 회로를 더 포함하고,
    여기서, 상기 동적 백게이트 바이어싱 회로는, 상기 LDMOS 트랜지스터의 드레인 전압보다 낮은 전압을 상기 LDMOS 트랜지스터의 상기 백게이트에 인가하여 LDMOS 를 턴온시킬때, 상기 LDMOS 트랜지스터의 상기 백게이트를 동적으로 바이어스 할 수 있는 것을 특징으로 하는 부트스트랩 다이오드 에뮬레이터 회로.
  4. 상부 공급 노드와 부하 노드 사이에 전기적으로 결합된 부트스트랩 커패시터와, 각각이 게이트 노드를 구비하고, 토템폴 구성의 부하 노드에서 서로 전기적으로 연결된 상부 및 하부 트랜지스터를 제어하는 하프 브리지 스위칭 회로로서,
    적어도 하나의 제어입력으로 제어가능하고, 상기 상부 및 하부 트랜지스터의 게이트 노드에 전기적으로 결합된 드라이버회로;
    하부 공급 노드에 하부전압을 발생시키는 하부전압공급원;
    상기 하부 공급 노드에 결합되고, 소스, 게이트, 및 백게이트 노드를 구비하고, 하부 드라이버가 동작할 때 상기 하부 공급 노드를 상기 상부 공급 노드에 연결시키도록 제어가능한 LDMOS 트랜지스터를 포함하는 부트스트랩 다이오드 에뮬레이터 회로; 및
    부하 노드에서 전압을 감지하고 상기 부하 전압이 저전압(DC-)이 아닐때에는 상기 LDMOS 트랜지스터의 턴온을 방지하며, 상기 제어 입력이 하이이고 상기 부하 전압이 고전압(DC+)이 되면 상기 LDMOS 트랜지스터를 턴오프시키는 상감지콤패레이터를 포함하는 것을 특징으로 하는 하프 브리지 스위칭 회로.
  5. 제 4 항에 있어서,
    상기 하부 및 상부 트랜지스터는 FET 장치 및 IGBT 장치 중 어느 하나를 포함하는 것을 특징으로 하는 하프브리지 스위칭 회로.
  6. 제 4 항에 있어서,
    상기 부트스트랩 에뮬레이터는 상기 LDMOS 트랜지스터의 백게이트에 상기 LDMOS 트랜지스터의 드레인 노드의 전압보다 낮은 전압을 인가함으로서 상기 LDMOS 트랜지스터의 백게이트의 노드를 동적으로 바이어스할수 있는 것을 특징으로 하는 하프브리지 스위칭 회로.
  7. 각각이 게이트 노드를 구비하고, 토템폴 구성의 부하 노드에서 서로 연결된 상부 및 하부 트랜지스터; 적어도 한개 제어입력으로 제어가능하고, 상기 상부 및 하부 트랜지스터의 게이트 노드에 전기적으로 결합된 드라이버회로; 하부 공급 노드에 하부전압을 발생시키는 하부전압공급원; 및 상부 공급 노드와 부하 노드 사이에 결합된 부트스트랩 커패시터를 포함하는 하프 브리지 스위칭 회로를 이용하는 부트스트랩 다이오드 에뮬레이터 회로의 동작방법으로서,
    상기 부트스트랩 다이오드 에뮬레이터 회로는
    게이트, 백게이트, 상부 공급 노드에 결합된 드레인, 및 하부 공급 노드에 결합된 소스를 구비하는 LDMOS 트랜지스터, 및 상기 LDMOS 트랜지스터의 게이트와 전기적으로 연결된 게이트 제어 회로를 포함하고,
    상기 동작 방법은
    적어도 하나의 제어 입력에 따라서 게이트 제어 회로를 동작시켜 상기 LDMOS 트랜지스터를 턴온시키는 단계;
    부하 노드에서의 전압을 감지하는 단계; 및
    상기 감지된 전압에 대응하여 상기 LDMOS 트랜지스터를 제어하는 단계를 포함하는 것을 특징으로 하는 동작 방법.
  8. 제 7 항에 있어서,
    상기 제어단계는 상기 부하전압이 저전압(DC-)이 아닐때 상기 LDMOS 트랜지스터의 턴온을 방지하는 단계를 포함하는 것을 특징으로 하는 동작 방법.
  9. 제 7 항에 있어서,
    상기 제어단계는 상기 제어 입력이 하이인 동안에 상기 부하 전압이 고전압(DC+)이되면, 상기 LDMOS 트랜지스터를 턴오프시키는 단계를 포함하는 것을 특징으로 하는 동작 방법.
  10. 제 7 항에 있어서,
    상기 LDMOS 트랜지스터의 드레인 전압보다 낮은 전압을 상기 LDMOS 트랜지스터의 백게이트에 인가하여 상기 LDMOS 가 턴온될 때, 상기 LDMOS 트랜지스터의 백게이트를 동적으로 바이어스하기 위해 상기 LDMOS 의 백게이트에 전기적으로 결합된 동적 백게이트 바이어싱 회로를 동작시키는 단계를 더 포함하는 것을 특징으로 하는 동작 방법.
KR1020050078068A 2004-08-24 2005-08-24 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 KR100854146B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US60417704P 2004-08-24 2004-08-24
US60/604,177 2004-08-24
US11/207,465 US20060044051A1 (en) 2004-08-24 2005-08-19 Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection
US11/207,465 2005-08-19

Publications (2)

Publication Number Publication Date
KR20060050626A KR20060050626A (ko) 2006-05-19
KR100854146B1 true KR100854146B1 (ko) 2008-08-26

Family

ID=35942244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078068A KR100854146B1 (ko) 2004-08-24 2005-08-24 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터

Country Status (4)

Country Link
US (1) US20060044051A1 (ko)
JP (1) JP3937354B2 (ko)
KR (1) KR100854146B1 (ko)
DE (1) DE102005039840A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456658B2 (en) * 2006-04-07 2008-11-25 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US9508498B2 (en) 2011-05-19 2016-11-29 Black & Decker, Inc. Electronic switching module for a power tool
CN102412822A (zh) * 2011-11-10 2012-04-11 浙江正泰机床电气制造有限公司 接近开关
US8593211B2 (en) * 2012-03-16 2013-11-26 Texas Instruments Incorporated System and apparatus for driver circuit for protection of gates of GaN FETs
CN102623950B (zh) * 2012-03-21 2014-04-30 美的集团股份有限公司 用于高压集成电路的保护电路
TWI563795B (en) * 2014-03-13 2016-12-21 Upi Semiconductor Corp Gate driver and control method thereof
US9419509B2 (en) * 2014-08-11 2016-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
TWI769160B (zh) * 2016-06-03 2022-07-01 美商英特矽爾美國有限公司 用以軟啟動大功率電荷泵的方法、電路，及電子系統
US10608501B2 (en) 2017-05-24 2020-03-31 Black & Decker Inc. Variable-speed input unit having segmented pads for a power tool
CN116707500A (zh) * 2018-09-26 2023-09-05 艾尔默斯半导体欧洲股份公司 驱动器级
JP7388317B2 (ja) * 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341702B1 (ko) * 1993-05-07 2002-11-13 코닌클리케 필립스 일렉트로닉스 엔.브이. 반브리지구동회로
KR100352317B1 (ko) * 1994-07-15 2003-01-06 코닌클리케 필립스 일렉트로닉스 엔.브이. 부트스트랩다이오드에뮬레이터를이용한브리지회로용드라이버회로

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1228509B (it) * 1988-10-28 1991-06-19 Sgs Thomson Microelectronics Dispositivo per generare una tensione di alimentazione flottante per un circuito bootstrap capacitivo
US5369319A (en) * 1992-12-21 1994-11-29 Delco Electronics Corporation Comparator having temperature and process compensated hysteresis characteristic
JP3227966B2 (ja) * 1993-12-28 2001-11-12 ソニー株式会社 ブートストラップ回路
EP0743752B1 (en) * 1995-05-17 2004-07-28 STMicroelectronics S.r.l. Charging of a bootstrap capacitance through an LDMOS transistor
US5754065A (en) * 1995-11-07 1998-05-19 Philips Electronics North America Corporation Driving scheme for a bridge transistor
JPH09172358A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 高耐圧パワー集積回路
JP3694843B2 (ja) * 1996-08-08 2005-09-14 株式会社安川電機 インバータ装置
EP0887931A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor
US6172493B1 (en) * 1999-09-04 2001-01-09 Texas Instruments Incorporated Switch-mode power converter circuit
US6859087B2 (en) * 2002-10-31 2005-02-22 International Rectifier Corporation Half-bridge high voltage gate driver providing protection of a transistor
JP2005086931A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp スイッチング電源装置とそれに用いられる半導体集積回路
US7215189B2 (en) * 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
US7248093B2 (en) * 2004-08-14 2007-07-24 Distributed Power, Inc. Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
US7456658B2 (en) * 2006-04-07 2008-11-25 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341702B1 (ko) * 1993-05-07 2002-11-13 코닌클리케 필립스 일렉트로닉스 엔.브이. 반브리지구동회로
KR100352317B1 (ko) * 1994-07-15 2003-01-06 코닌클리케 필립스 일렉트로닉스 엔.브이. 부트스트랩다이오드에뮬레이터를이용한브리지회로용드라이버회로

Also Published As

Publication number Publication date
JP2006087089A (ja) 2006-03-30
DE102005039840A1 (de) 2006-05-11
KR20060050626A (ko) 2006-05-19
JP3937354B2 (ja) 2007-06-27
US20060044051A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100696719B1 (ko) 동적 백게이트 바이어싱을 갖는 부트스트랩 다이오드이뮬레이터
KR100854146B1 (ko) 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터
KR100341702B1 (ko) 반브리지구동회로
US10084446B2 (en) Driver circuit, corresponding integrated circuit and device
US6781422B1 (en) Capacitive high-side switch driver for a power converter
US5502632A (en) High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US7239182B2 (en) Predriver circuit
US7190208B2 (en) Self-oscillating full bridge driver IC
US10715132B2 (en) Gate driver circuit of power transistor, and motor driver circuit
JP2006270382A (ja) レベルシフト回路および電源装置
US11476845B2 (en) Driver circuit, corresponding device and method of operation
US5475329A (en) Turn-off circuit to provide a discharge path from a first node to a second node
US6466060B2 (en) Switching device with separated driving signal input and driving circuit of the same
US11791815B2 (en) Driver circuit, corresponding device and method of operation
JP2005501499A (ja) ハーフブリッジ回路
JP2018074676A (ja) ゲート駆動回路
US6809571B2 (en) Power control circuit with active impedance to avoid interference and sensing problems
US7265603B2 (en) MOSFET gate driver with a negative gate bias voltage
US20240204777A1 (en) Semiconductor device
US7236021B2 (en) Method of controlling slope and dead time in an integrated output buffer with inductive load
CN1747295A (zh) 带有动态背栅极偏置和短路保护的自举二极管仿真器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 12