JP7388317B2 - 駆動回路およびインバータ装置 - Google Patents
駆動回路およびインバータ装置 Download PDFInfo
- Publication number
- JP7388317B2 JP7388317B2 JP2020143766A JP2020143766A JP7388317B2 JP 7388317 B2 JP7388317 B2 JP 7388317B2 JP 2020143766 A JP2020143766 A JP 2020143766A JP 2020143766 A JP2020143766 A JP 2020143766A JP 7388317 B2 JP7388317 B2 JP 7388317B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- control signal
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 62
- 238000001514 detection method Methods 0.000 claims description 50
- 230000015556 catabolic process Effects 0.000 claims description 13
- 230000001939 inductive effect Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 44
- 239000003990 capacitor Substances 0.000 description 29
- 230000000052 comparative effect Effects 0.000 description 27
- 230000007704 transition Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 101100017029 Hordeum vulgare HINA gene Proteins 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、を備え、該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電され、該第1スイッチング素子は、第1導電型の半導体層と、該第1端子と電気的に接続され、該半導体層の表面に形成された第2導電型の第1半導体領域と、該半導体層の該表面に該第1半導体領域と隣接して形成された該第1導電型の第2半導体領域と、該第2端子と電気的に接続され、該第2半導体領域の表面に形成された該第2導電型の第3半導体領域と、該第2半導体領域のうち該第3半導体領域と離間した領域に電気的に接続され、接地用端子と電気的に接続されたバックゲート電極と、を備え、該制御端子は、該第3半導体領域と該第1半導体領域との間のチャネル領域に、ゲート絶縁膜を介して接続され、該第2端子と該バックゲート電極との間の耐圧は該第2駆動部に供給される電源の電圧より大きい。
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、該昇圧回路から該制御端子に供給される電圧を、予め定められた閾値電圧以下に制御するクランプ回路と、該昇圧回路から該制御端子に供給される電圧が、該閾値電圧に到達したことを該クランプ回路が検出すると、予め定められた時間だけ該昇圧回路の昇圧動作を停止させるタイマー回路と、を備え、該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電される。
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、該上アームと該下アームとの接続点の電圧が予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路と、演算回路と、を備え、該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電され、該第2駆動部は、低圧側制御信号に応じて該下アームのオンオフを制御し、該演算回路は、該低圧側制御信号がハイレベルまたは該イネーブル信号の入力があるときハイレベルとなり、該低圧側制御信号がローレベルかつ該イネーブル信号の入力がないときローレベルとなるように該制御信号を出力する。
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、該第2駆動部に供給される電源の電圧が予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路と、演算回路と、を備え、該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電され、該第2駆動部は、低圧側制御信号に応じて該下アームのオンオフを制御し、該演算回路は、該低圧側制御信号がハイレベルかつ該イネーブル信号の入力があるときハイレベルとなり、該低圧側制御信号がローレベルまたは該イネーブル信号の入力がないときローレベルとなるように該制御信号を出力する。
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、該上アームと該下アームとの接続点の電圧が予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路と、演算回路と、を備え、該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電され、該第1駆動部は、高圧側制御信号に応じて該上アームのオンオフを制御し、該第2駆動部は、低圧側制御信号に応じて該下アームのオンオフを制御し、該演算回路は、該高圧側制御信号の立下りに応じてローレベルからハイレベルに切り替わり、該低圧側制御信号の立下りに応じて該ハイレベルから該ローレベルに切り替わる中間信号がハイレベルであり、かつ、該イネーブル信号の入力があるときハイレベルとなり、該中間信号がローレベルまたは該イネーブル信号の入力がないときローレベルとなるように該制御信号を出力する。
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、該制御信号が該ハイレベルのとき該第2スイッチング素子をオン状態に設定し、該制御信号が該ローレベルのとき該第2スイッチング素子をオフ状態に設定する第2スイッチ部と、該昇圧回路と該第2スイッチング素子の接続点と、該第2スイッチ部と該第2スイッチング素子の接続点との間に接続された制限抵抗と、を備え該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電される。
本開示に係る駆動回路は、インバータ回路の上アームのオンオフを制御する第1駆動部と、該インバータ回路の下アームのオンオフを制御する第2駆動部と、第1端子と第2端子と該第1端子と該第2端子との間のオンオフを制御する制御端子とを有し、該第1端子が該第1駆動部に供給される電源と接続され、該第2端子が該第2駆動部に供給される電源と接続された第1スイッチング素子と、該下アームがオン状態のときハイレベルであり、該下アームがオフ状態のときローレベルである制御信号を昇圧し、該制御端子に供給することで該第1スイッチング素子をオンさせる昇圧回路と、該制御端子と該昇圧回路との間に接続され、該制御信号が該ハイレベルのとき該制御端子と該昇圧回路との間を導通させ、該制御信号が該ローレベルのとき該制御端子と該昇圧回路との間を遮断する第2スイッチング素子と、該制御信号が該ハイレベルのとき該制御端子と接地用端子との間を遮断し、該制御信号が該ローレベルのとき該制御端子と該接地用端子を短絡させる第1スイッチ部と、該第1スイッチ部の該制御信号に応じた動作を、該第2スイッチング素子の該制御信号に応じた動作に対して遅延させる遅延回路と、を備え、該第1スイッチング素子がオンすると、該第2駆動部に供給される電源から該第1駆動部に供給される電源に電流が流れ、該第1駆動部に供給される電源が充電される。
図1は、実施の形態1に係るインバータ装置1の構成を示す図である。インバータ装置1は、インバータ回路80と、駆動回路100と、電源VBを備える。
図13は、実施の形態2に係る駆動回路200の構成を示す図である。本実施の形態では、第1スイッチング素子230の構成が実施の形態1の第1スイッチング素子30の構成と異なる。第1スイッチング素子230はバックゲートが接地用端子と接続されている。第1スイッチング素子230はWellMOSトランジスタである。
図16は、実施の形態3に係る駆動回路300の構成を示す図である。本実施の形態は、昇圧回路334の構成が実施の形態1と異なる。駆動回路300は発振回路350、クランプ回路344、クランプ検出回路346およびタイマー回路348を備える。発振回路350は、低圧側制御信号LINのハイレベルをイネーブル信号として発振波形を出力する。
図19は、実施の形態4に係る駆動回路400の構成を示す図である。駆動回路400は、VS電位検出回路452と演算回路454を備える点が駆動回路100と異なる。VS電位検出回路452は、上アーム81と下アーム82との接続点の電圧VSが予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路である。
図22は、実施の形態5に係る駆動回路500の構成を示す図である。駆動回路500は、電圧検出回路562と演算回路564を備える点が駆動回路100と異なる。電圧検出回路562は抵抗562a、562bの直列回路を有する。抵抗562a、562bの直列回路は電源VCCと接地用端子との間に接続される。抵抗562aと抵抗562bの接続点にはコンパレータ562cの一方の入力が接続される。コンパレータ562cの他方の入力には基準電源562dが接続される。コンパレータ562cの出力は、演算回路564に接続される。
図23は、実施の形態6に係る駆動回路600の構成を示す図である。駆動回路600は、VS電位検出回路452と演算回路665を備える点が駆動回路100と異なる。VS電位検出回路452は、上アーム81と下アーム82との接続点の電圧VSが予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路である。
Claims (15)
- インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電され、
前記第2スイッチング素子はNMOSであることを特徴とする駆動回路。 - 前記第2駆動部は、低圧側制御信号に応じて前記下アームのオンオフを制御し、
前記制御信号は、前記低圧側制御信号に同期することを特徴とする請求項1に記載の駆動回路。 - バックゲートバイアス回路を備え、
前記第1スイッチング素子はバックゲートに前記バックゲートバイアス回路が接続されたLDMOSトランジスタであることを特徴とする請求項1または2に記載の駆動回路。 - インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電され、
前記第1スイッチング素子は、
第1導電型の半導体層と、
前記第1端子と電気的に接続され、前記半導体層の表面に形成された第2導電型の第1半導体領域と、
前記半導体層の前記表面に前記第1半導体領域と隣接して形成された前記第1導電型の第2半導体領域と、
前記第2端子と電気的に接続され、前記第2半導体領域の表面に形成された前記第2導電型の第3半導体領域と、
前記第2半導体領域のうち前記第3半導体領域と離間した領域に電気的に接続され、接地用端子と電気的に接続されたバックゲート電極と、
を備え、
前記制御端子は、前記第3半導体領域と前記第1半導体領域との間のチャネル領域に、ゲート絶縁膜を介して接続され、
前記第2端子と前記バックゲート電極との間の耐圧は前記第2駆動部に供給される電源の電圧より大きいことを特徴とする駆動回路。 - 前記昇圧回路は、第1昇圧回路と、前記第1昇圧回路とは逆相の信号を昇圧する第2昇圧回路と、を有することを特徴とする請求項1から4の何れか1項に記載の駆動回路。
- インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
前記昇圧回路から前記制御端子に供給される電圧を、予め定められた閾値電圧以下に制御するクランプ回路と、
前記昇圧回路から前記制御端子に供給される電圧が、前記閾値電圧に到達したことを前記クランプ回路が検出すると、予め定められた時間だけ前記昇圧回路の昇圧動作を停止させるタイマー回路と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電されることを特徴とする駆動回路。 - インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
前記上アームと前記下アームとの接続点の電圧が予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路と、
演算回路と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電され、
前記第2駆動部は、低圧側制御信号に応じて前記下アームのオンオフを制御し、
前記演算回路は、前記低圧側制御信号がハイレベルまたは前記イネーブル信号の入力があるときハイレベルとなり、前記低圧側制御信号がローレベルかつ前記イネーブル信号の入力がないときローレベルとなるように前記制御信号を出力することを特徴とする駆動回路。 - インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
前記第2駆動部に供給される電源の電圧が予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路と、
演算回路と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電され、
前記第2駆動部は、低圧側制御信号に応じて前記下アームのオンオフを制御し、
前記演算回路は、前記低圧側制御信号がハイレベルかつ前記イネーブル信号の入力があるときハイレベルとなり、前記低圧側制御信号がローレベルまたは前記イネーブル信号の入力がないときローレベルとなるように前記制御信号を出力することを特徴とする駆動回路。 - インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
前記上アームと前記下アームとの接続点の電圧が予め定められた値以下のとき、イネーブル信号を出力する電圧検出回路と、
演算回路と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電され、
前記第1駆動部は、高圧側制御信号に応じて前記上アームのオンオフを制御し、
前記第2駆動部は、低圧側制御信号に応じて前記下アームのオンオフを制御し、
前記演算回路は、前記高圧側制御信号の立下りに応じてローレベルからハイレベルに切り替わり、前記低圧側制御信号の立下りに応じて前記ハイレベルから前記ローレベルに切り替わる中間信号がハイレベルであり、かつ、前記イネーブル信号の入力があるときハイレベルとなり、前記中間信号がローレベルまたは前記イネーブル信号の入力がないときローレベルとなるように前記制御信号を出力することを特徴とする駆動回路。 - 前記インバータ回路の負荷は、誘導性負荷であることを特徴とする請求項9に記載の駆動回路。
- インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
前記制御信号が前記ハイレベルのとき前記第2スイッチング素子をオン状態に設定し、前記制御信号が前記ローレベルのとき前記第2スイッチング素子をオフ状態に設定する第2スイッチ部と、
前記昇圧回路と前記第2スイッチング素子の接続点と、前記第2スイッチ部と前記第2スイッチング素子の接続点との間に接続された制限抵抗と、
を備え
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電されることを特徴とする駆動回路。 - インバータ回路の上アームのオンオフを制御する第1駆動部と、
前記インバータ回路の下アームのオンオフを制御する第2駆動部と、
第1端子と第2端子と前記第1端子と前記第2端子との間のオンオフを制御する制御端子とを有し、前記第1端子が前記第1駆動部に供給される電源と接続され、前記第2端子が前記第2駆動部に供給される電源と接続された第1スイッチング素子と、
前記下アームがオン状態のときハイレベルであり、前記下アームがオフ状態のときローレベルである制御信号を昇圧し、前記制御端子に供給することで前記第1スイッチング素子をオンさせる昇圧回路と、
前記制御端子と前記昇圧回路との間に接続され、前記制御信号が前記ハイレベルのとき前記制御端子と前記昇圧回路との間を導通させ、前記制御信号が前記ローレベルのとき前記制御端子と前記昇圧回路との間を遮断する第2スイッチング素子と、
前記制御信号が前記ハイレベルのとき前記制御端子と接地用端子との間を遮断し、前記制御信号が前記ローレベルのとき前記制御端子と前記接地用端子を短絡させる第1スイッチ部と、
前記第1スイッチ部の前記制御信号に応じた動作を、前記第2スイッチング素子の前記制御信号に応じた動作に対して遅延させる遅延回路と、
を備え、
前記第1スイッチング素子がオンすると、前記第2駆動部に供給される電源から前記第1駆動部に供給される電源に電流が流れ、前記第1駆動部に供給される電源が充電されることを特徴とする駆動回路。 - 前記上アームと前記下アームとを有する前記インバータ回路と、
請求項1から12の何れか1項に記載の駆動回路と、
前記上アームと前記下アームとの接続点と、前記駆動回路との間に接続され、前記第1駆動部に供給される前記電源と、
を備えることを特徴とするインバータ装置。 - 前記上アームと前記下アームの少なくとも一方はワイドバンドギャップ半導体から形成されていることを特徴とする請求項13に記載のインバータ装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項14に記載のインバータ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020143766A JP7388317B2 (ja) | 2020-08-27 | 2020-08-27 | 駆動回路およびインバータ装置 |
US17/231,795 US11711010B2 (en) | 2020-08-27 | 2021-04-15 | Drive circuit and inverter device |
DE102021111963.4A DE102021111963B4 (de) | 2020-08-27 | 2021-05-07 | Treiberschaltung und Invertervorrichtung |
CN202110961842.3A CN114204785A (zh) | 2020-08-27 | 2021-08-20 | 驱动电路及逆变器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020143766A JP7388317B2 (ja) | 2020-08-27 | 2020-08-27 | 駆動回路およびインバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022038997A JP2022038997A (ja) | 2022-03-10 |
JP7388317B2 true JP7388317B2 (ja) | 2023-11-29 |
Family
ID=80221560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020143766A Active JP7388317B2 (ja) | 2020-08-27 | 2020-08-27 | 駆動回路およびインバータ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11711010B2 (ja) |
JP (1) | JP7388317B2 (ja) |
CN (1) | CN114204785A (ja) |
DE (1) | DE102021111963B4 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7406520B2 (ja) * | 2021-03-22 | 2023-12-27 | 株式会社 日立パワーデバイス | 上アーム駆動回路、電力変換装置の駆動回路、電力変換装置 |
CN116067233A (zh) * | 2022-05-30 | 2023-05-05 | 歌尔股份有限公司 | 一种可穿戴设备 |
CN115333342B (zh) * | 2022-10-11 | 2023-01-24 | 广东汇芯半导体有限公司 | 高压集成电路和半导体电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007513543A (ja) | 2003-11-12 | 2007-05-24 | インターナショナル・レクティファイヤ・コーポレーション | ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ |
JP2007267537A (ja) | 2006-03-29 | 2007-10-11 | Renesas Technology Corp | 半導体集積回路および電子システム |
JP2015511112A (ja) | 2012-03-16 | 2015-04-13 | 日本テキサス・インスツルメンツ株式会社 | GaNFETのゲートの保護のためのドライバ回路のためのシステム及び装置 |
JP2016046693A (ja) | 2014-08-25 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置、電力制御装置および電子システム |
JP2016101922A (ja) | 2016-01-05 | 2016-06-02 | 日本精工株式会社 | 電動パワーステアリング装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
US5666280A (en) * | 1993-05-07 | 1997-09-09 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode |
US5502632A (en) * | 1993-05-07 | 1996-03-26 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
DE69533309D1 (de) * | 1995-05-17 | 2004-09-02 | St Microelectronics Srl | Laden eines Bootstrap-Kondensators mittels eines lateralen DMOS-Transistors |
EP0887931A1 (en) | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor |
EP0887933A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Turn off circuit for an LDMOS in presence of a reverse current |
TW200525869A (en) * | 2004-01-28 | 2005-08-01 | Renesas Tech Corp | Switching power supply and semiconductor IC |
US7106105B2 (en) * | 2004-07-21 | 2006-09-12 | Fairchild Semiconductor Corporation | High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator |
US20060044051A1 (en) | 2004-08-24 | 2006-03-02 | International Rectifier Corporation | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection |
US7456658B2 (en) * | 2006-04-07 | 2008-11-25 | International Rectifier Corporation | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator |
ATE406695T1 (de) * | 2006-07-04 | 2008-09-15 | Infineon Technologies Ag | Ladungspumpe und bootstrap-kondensator |
TW200835125A (en) * | 2007-02-08 | 2008-08-16 | Richtek Techohnology Corp | Circuit for charging the boot-strap capacitor of voltage converter |
US7592831B2 (en) * | 2007-04-05 | 2009-09-22 | International Rectifier Corporation | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator |
US10116160B2 (en) * | 2012-09-12 | 2018-10-30 | Nxp Usa, Inc. | Charging circuit, an inductive load control circuit, an internal combustion engine, a vehicle and a method of charging a bootstrap storage element |
TWI465016B (zh) * | 2013-01-09 | 2014-12-11 | Richtek Technology Corp | 升壓控制電路及其控制方法 |
JP6704789B2 (ja) | 2016-05-24 | 2020-06-03 | ローム株式会社 | 半導体装置 |
WO2018051412A1 (ja) | 2016-09-13 | 2018-03-22 | 三菱電機株式会社 | 半導体装置 |
US10277224B2 (en) * | 2016-12-14 | 2019-04-30 | Mosway Technologies Limited | Bootstrap diode emulator circuit |
JP7162505B2 (ja) * | 2018-11-22 | 2022-10-28 | 三菱電機株式会社 | 半導体装置 |
US11251691B2 (en) * | 2019-09-23 | 2022-02-15 | Stmicroelectronics Asia Pacific Pte Ltd | Floating power supply for a driver circuit configured to drive a high-side switching transistor |
-
2020
- 2020-08-27 JP JP2020143766A patent/JP7388317B2/ja active Active
-
2021
- 2021-04-15 US US17/231,795 patent/US11711010B2/en active Active
- 2021-05-07 DE DE102021111963.4A patent/DE102021111963B4/de active Active
- 2021-08-20 CN CN202110961842.3A patent/CN114204785A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007513543A (ja) | 2003-11-12 | 2007-05-24 | インターナショナル・レクティファイヤ・コーポレーション | ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ |
JP2007267537A (ja) | 2006-03-29 | 2007-10-11 | Renesas Technology Corp | 半導体集積回路および電子システム |
JP2015511112A (ja) | 2012-03-16 | 2015-04-13 | 日本テキサス・インスツルメンツ株式会社 | GaNFETのゲートの保護のためのドライバ回路のためのシステム及び装置 |
JP2016046693A (ja) | 2014-08-25 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置、電力制御装置および電子システム |
JP2016101922A (ja) | 2016-01-05 | 2016-06-02 | 日本精工株式会社 | 電動パワーステアリング装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022038997A (ja) | 2022-03-10 |
DE102021111963B4 (de) | 2022-11-03 |
US20220069695A1 (en) | 2022-03-03 |
CN114204785A (zh) | 2022-03-18 |
DE102021111963A1 (de) | 2022-03-03 |
US11711010B2 (en) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7388317B2 (ja) | 駆動回路およびインバータ装置 | |
US9793260B2 (en) | System and method for a switch having a normally-on transistor and a normally-off transistor | |
US10063224B2 (en) | Driver circuit and semiconductor module having same | |
US8773172B2 (en) | Driver circuit with tight control of gate voltage | |
US10084446B2 (en) | Driver circuit, corresponding integrated circuit and device | |
US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
US20110241738A1 (en) | Switching device driving unit and semiconductor apparatus | |
KR100854146B1 (ko) | 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 | |
US10720915B2 (en) | Adaptive gate driver | |
CN110289842B (zh) | 半导体装置 | |
US11133797B1 (en) | Bootstrap circuit for gate driver | |
US11543846B2 (en) | Gate driver circuit for reducing deadtime inefficiencies | |
US6075391A (en) | Turn-off circuit for an LDMOS in presence of a reverse current | |
US20110057633A1 (en) | Load driving circuit | |
US6844769B2 (en) | Drive circuit | |
CN110221547B (zh) | 晶体管器件的多电平栅极控制 | |
EP2073386A1 (en) | Semiconductor output circuit | |
US10707870B2 (en) | High-side driver circuit | |
CN111490706A (zh) | 一种h桥驱动电路的pwm调制组件 | |
US20240204777A1 (en) | Semiconductor device | |
JP7438092B2 (ja) | 電圧生成回路および半導体モジュール | |
CN212752170U (zh) | 一种h桥驱动电路的pwm调制组件 | |
JP7031078B1 (ja) | ゲート駆動回路 | |
US20230179199A1 (en) | Drive circuit | |
JPH03141721A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7388317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |