KR100853402B1 - connecting apparatus for semiconductor device test system - Google Patents

connecting apparatus for semiconductor device test system Download PDF

Info

Publication number
KR100853402B1
KR100853402B1 KR1020060134953A KR20060134953A KR100853402B1 KR 100853402 B1 KR100853402 B1 KR 100853402B1 KR 1020060134953 A KR1020060134953 A KR 1020060134953A KR 20060134953 A KR20060134953 A KR 20060134953A KR 100853402 B1 KR100853402 B1 KR 100853402B1
Authority
KR
South Korea
Prior art keywords
test
semiconductor device
board
contact
pogo pin
Prior art date
Application number
KR1020060134953A
Other languages
Korean (ko)
Other versions
KR20080060624A (en
Inventor
이응상
Original Assignee
주식회사 아이티엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엔티 filed Critical 주식회사 아이티엔티
Priority to KR1020060134953A priority Critical patent/KR100853402B1/en
Publication of KR20080060624A publication Critical patent/KR20080060624A/en
Application granted granted Critical
Publication of KR100853402B1 publication Critical patent/KR100853402B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

본 발명은 반도체디바이스 테스트시스템을 구성하는 테스트보드와 테스트헤드의 커넥팅 방식을 상하로 탄력적으로 신축되는 포고 핀에 의해 구현함으로써 수많은 반복 테스트에도 불구하고 그 접촉 불량이 발생하지 않도록 한 반도체디바이스 테스트시스템의 커넥팅 장치에 관한 것이다.The present invention provides a method for connecting a test board and a test head constituting a semiconductor device test system by using a pogo pin that is elastically stretched up and down to prevent contact failures in spite of numerous repeated tests. It relates to a connecting device.

본 발명의 일 특징에 따른 커넥팅 장치는 테스트될 다수의 반도체디바이스가 탑재되는 소켓을 구비한 테스트보드와 상기 테스트보드와 전기적으로 접촉되어 반도체디바이스에 대한 테스트를 수행하는 테스트헤드가 수평하게 놓인 상태에서 커넥팅 되도록 된 반도체디바이스 테스트시스템의 커넥팅 장치에 있어서, 프린트 배선에 의해 상기 소켓의 각 단자와 전기적으로 연결된 채로 상기 테스트보드의 상면 또는 하면에 행렬 형태로 노출되는 다수의 접점으로 이루어진 접점부 및 상기 테스트헤드의 하면 또는 상면에 구비되고 상기 접점부의 상기 접점과 동일한 행렬 형태를 갖도록 배치되어 상기 접점과 일대일로 접촉되는 다수의 포고 핀이 하측 또는 상측으로 노출되어 있는 포고 핀 블록을 포함하여 이루어진다.According to an aspect of the present invention, a connecting apparatus includes a test board having a socket on which a plurality of semiconductor devices to be tested are mounted, and a test head electrically contacting the test board and performing a test on the semiconductor device. A connecting device of a semiconductor device test system, which is to be connected, comprising: a contact portion consisting of a plurality of contacts exposed in a matrix form on an upper surface or a lower surface of the test board while being electrically connected to each terminal of the socket by printed wiring; And a pogo pin block provided on the lower surface or the upper surface of the head and arranged to have the same matrix form as the contact point of the contact part so that a plurality of pogo pins in one-to-one contact with the contact point are exposed downwardly or upwardly.

반도체, 시스템, 디바이스, 테스트, 보드, 포고 핀 Semiconductor, system, device, test, board, pogo pin

Description

반도체디바이스 테스트시스템의 커넥팅 장치{connecting apparatus for semiconductor device test system}Connecting apparatus for semiconductor device test system

도 1은 종래 반도체디바이스 테스트시스템의 커넥팅 장치를 개략적으로 보인 사시도,1 is a perspective view schematically showing a connecting device of a conventional semiconductor device test system;

도 2는 본 발명의 커넥팅 장치가 적용되는 반도체디바이스 테스트시스템의 전체적인 구조를 개략적으로 보인 사시도,2 is a perspective view schematically showing the overall structure of a semiconductor device test system to which the connecting device of the present invention is applied;

도 3은 본 발명의 반도체디바이스 테스트시스템의 전체적인 구조를 개략적으로 보인 평면도,3 is a plan view schematically showing the overall structure of a semiconductor device test system of the present invention;

도 4는 본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치에 적용되는 포고 핀 블록을 보인 사시도,Figure 4 is a perspective view showing a pogo pin block applied to the connecting device of the semiconductor device test system of the present invention,

도 5a 내지 도 5c는 각각 도 4에 도시한 포고 핀 블록을 채택한 반도체디바이스 테스트시스템의 커넥팅 장치를 개략적으로 보인 결합 전 사시도와 단면도 및 결합 후 단면도,5A through 5C are respectively a perspective view before and a cross-sectional view and a cross-sectional view after coupling schematically showing a connecting device of a semiconductor device test system employing a pogo pin block shown in FIG.

도 6a 내지 도 6c는 각각 도 4에 도시한 포고 핀 블록을 채택한 반도체디바이스 테스트시스템의 커넥팅 장치를 개략적으로 보인 결합 전 사시도와 단면도 및 결합 후 단면도이다.6A to 6C are respectively a perspective view, a cross-sectional view, and a cross-sectional view, before coupling, schematically showing a connecting device of a semiconductor device test system employing the pogo pin blocks shown in FIG. 4.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

10, 30, 30': 테스트보드, 12, 32: 인쇄회로기판,10, 30, 30 ': test board, 12, 32: printed circuit board,

14, 34: 소켓, 16: 수 커넥터,14, 34: socket, 16: male connector,

16a: 단자 스트립, 20, 50, 50': 테스트헤드,16a: terminal strip, 20, 50, 50 ': test head,

22: 인쇄회로기판, 24: 암 커넥터,22: printed circuit board, 24: female connector,

24a: 단자 핀, 36: 접점부,24a: terminal pin, 36: contact portion,

38: 가이드 홀, 40: 포고 핀 블록,38: guide hole, 40: pogo pin block,

42: 몸체, 44: 포고 핀,42: body, 44: pogo pin,

46: 가이드 핀46: guide pin

본 발명은 반도체디바이스 테스트시스템의 커넥팅 장치에 관한 것으로, 특히 반도체디바이스 테스트시스템을 구성하는 테스트보드와 테스트헤드의 커넥팅 방식을 상하로 탄력적으로 신축되는 포고 핀에 의해 구현함으로써 수많은 반복 테스트에도 불구하고 그 접촉 불량이 발생하지 않도록 한 반도체디바이스 테스트시스템의 커넥팅 장치에 관한 것이다.The present invention relates to a connecting device of a semiconductor device test system, and in particular, the method of connecting the test board and test head constituting the semiconductor device test system by means of pogo pins that are elastically stretched up and down, despite the numerous repeated tests. The present invention relates to a connecting device of a semiconductor device test system in which contact failure does not occur.

잘 알려진 바와 같이 각종 반도체 디바이스의 제조 과정에서 소정의 조립 공정을 거쳐서 제조된 반도체디바이스(이하 간단히 '디바이스'라고도 한다)는 최종적으로 특정 기능을 발휘하는지 여부를 체크하는 테스트 공정을 거치게 된다.As is well known, a semiconductor device (hereinafter, simply referred to as a “device”) manufactured through a predetermined assembly process in a manufacturing process of various semiconductor devices is finally subjected to a test process for checking whether a specific function is performed.

종래 반도체디바이스 테스트시스템의 전체적인 구성은 크게 반도체디바이스를 테스트하는 테스터, 일정 수량의 반도체디바이스를 반송하여 테스트가 이루어지도록 하고 이 테스트 결과에 따라 반도체디바이스들을 등급별로 분류하여 적재하는 핸들러 및 상기 테스터와 상기 핸들러 사이에 개재되어 반도체디바이스와 상기 테스터 사이의 전기적인 연결을 확립하는 하이픽스(HIFIX) 보드를 포함하여 이루어질 수 있다. 즉, (m * n)행렬의 소켓이 배열된 상기 하이픽스 보드와 상기 핸들러의 테스트부(test site)가 정합한 상태에서 테스트트레이 상의 인서트 내에 안착된 반도체디바이스와 상기 하이픽스 보드 상의 소켓이 서로 접촉함으로써 (m * n)개의 반도체 소자가 동시에 테스트되는 것이다. 이러한 종래의 반도체디바이스 테스트시 스템에서는 상기 테스터와 상기 하이픽스 보드가 수직 방향으로 접촉하는 구조, 즉 면접촉 구조로 이루어져 있는바, 이를 위해 다수의 디바이스를 탑재하는 수평 상태의 테스트 트레이를 수직 상태로 반전시키기 위한 복잡한 구조의 테스트 트레이 반전 메카니즘이 필요할 뿐만 아니라 큰 공간이 필요하다는 문제점이 있었다. 나아가, 1회에 테스트할 수 있는 테스트 트레이의 수가 2개에 불과하기 때문에 공간 이용 효율이 현저하게 낮을 뿐만 아니라 동일한 개수의 디바이스를 테스트하는데 소요되는 시간이 상대적으로 길어진다고 하는 문제점이 있었다.The overall configuration of the conventional semiconductor device test system is largely a tester for testing a semiconductor device, a handler for carrying a predetermined number of semiconductor devices to be tested, and classifying and loading semiconductor devices according to the test results according to the test results, and the tester and the It may include a high-fix (HIFIX) board interposed between the handler to establish an electrical connection between the semiconductor device and the tester. That is, a semiconductor device seated in an insert on a test tray and a socket on the high fix board are in a state where the high fix board in which the sockets of the (m * n) arrays are arranged and the test site of the handler are matched with each other. By contacting, (m * n) semiconductor devices are tested simultaneously. In the conventional semiconductor device test system, the tester and the high-fix board are configured to contact each other in a vertical direction, that is, a surface contact structure. For this purpose, a test tray in a horizontal state in which a plurality of devices are mounted is placed in a vertical state. In addition to the need for a complicated test tray reversal mechanism for reversal, there was a problem that a large space was required. Furthermore, since only two test trays can be tested at a time, the space utilization efficiency is notably low, and the time required for testing the same number of devices is relatively long.

이러한 문제점을 해결하기 위해 본 출원인은 2006년 특허출원 제112753호로 테스터와 수평 방향으로 접촉하는 테스트보드를 갖는 반도체디바이스 테스트시스템을 출원한바 있다.In order to solve this problem, the present applicant has applied for a semiconductor device test system having a test board in contact with the tester in a horizontal direction in 2006 Patent Application No. 112753.

도 1은 종래 반도체디바이스 테스트시스템의 커넥팅 장치를 개략적으로 보인 사시도이다. 도 1에 도시한 바와 같이, 종래 테스트헤드와 수평 방향으로 접촉하는 테스트보드를 갖는 반도체디바이스 테스트시스템의 커넥팅 장치에 따르면, 테스트보드(10)는 인쇄회로기판(12)으로 이루어질 수 있는데, 이러한 인쇄회로기판에는 (m * n)행렬로 배열된 다수의 소켓(14)이 마련되어 있으며, 각 소켓(14)에 구비된 각 단자에 연결되어 있는 프린트 배선은 인쇄회로기판(12)의 적소, 예를 들어 상단에 형성(본 실시예에서는 돌출형성)되어 있는 수커넥터(16)에 단자 스트립(16a)의 형태로 나란히 노출된 채로 집중되게 된다. 한편, 테스트헤드(20)도 역시 인쇄회로기판(22)으로 이루어질 수 있는데, 인쇄회로기판(22)의 측면에는 수커넥터(16)가 삽입되는 암커넥터(24)가 형성되어 있다. 그리고 이러한 암커넥터(24) 내부에는 개 개의 단자 스트립(16a)에 일대일로 접촉되는 다수의 단자 핀(24a)이 형성되어 있다.1 is a perspective view schematically showing a connecting device of a conventional semiconductor device test system. As shown in FIG. 1, according to a connecting device of a semiconductor device test system having a test board in contact with a conventional test head in a horizontal direction, the test board 10 may be formed of a printed circuit board 12. The circuit board is provided with a plurality of sockets 14 arranged in an (m * n) matrix, and the printed wirings connected to the terminals provided in the sockets 14 are provided in place of the printed circuit board 12, for example. For example, the male connector 16 formed at the top (protruding in the present embodiment) is concentrated while being exposed side by side in the form of a terminal strip 16a. Meanwhile, the test head 20 may also be made of a printed circuit board 22, and a female connector 24 into which the male connector 16 is inserted is formed at the side of the printed circuit board 22. In addition, a plurality of terminal pins 24a are formed in the female connector 24 in one-to-one contact with the individual terminal strips 16a.

전술한 바와 같이, 종래의 반도체디바이스 테스트시스템의 커넥팅 장치에 따르면, 테스트보드(10)와 테스트헤드(20)가 카드에지(card edge) 커넥팅 방식에 의해 접촉되는데, 구체적으로 도시되지 않은 걸고리에 의해 테스트보드가 당겨져서 수평 방향에서 테스트헤드에 접촉되게 된다. 그러나 이 방식의 경우에는 테스트보드(10)를 잡아 당기는 구조가 복잡할 뿐만 아니라 수커넥터(16)가 통상적으로 합성수지 재질로 이루어지는 암커넥터(24)에 삽입되어 접촉되기 때문에 탈착 회수가 수천 내지 수만 회 정도로 많아지는 경우에는 그 접촉이 헐거워져서 테스트 불량을 초래하는 문제점이 있었다.As described above, according to the connecting device of the conventional semiconductor device test system, the test board 10 and the test head 20 are contacted by a card edge connecting method, specifically by a hook not shown. The test board is pulled out to be in contact with the test head in the horizontal direction. However, in this case, not only the structure of pulling the test board 10 is complicated, but also the male connector 16 is inserted into and contacted with the female connector 24 made of a synthetic resin material, so that the number of detachment times is several thousand to tens of thousands times. In the case of increasing the degree, the contact was loosened, resulting in a test failure.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 반도체디바이스 테스트시스템을 구성하는 테스트보드와 테스트헤드의 커넥팅 방식을 상하로 탄력적으로 신축되는 포고 핀에 의해 구현함으로써 그 구조가 간단할 뿐만 아니라 수많은 반복 테스트에도 불구하고 그 접촉 불량이 발생하지 않도록 한 반도체디바이스 테스트시스템의 커넥팅 장치를 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the structure of the test board constituting the semiconductor device test system and the test head are realized by pogo pins that are elastically stretched up and down. It is an object of the present invention to provide a connecting device of a semiconductor device test system in which contact failure does not occur despite repeated tests.

전술한 목적을 달성하기 위한 본 발명은 테스트될 다수의 반도체디바이스가 탑재되는 소켓을 구비한 테스트보드와 상기 테스트보드와 전기적으로 접촉되어 반도체디바이스에 대한 테스트를 수행하는 테스트헤드가 수평하게 놓인 상태에서 커 넥팅 되도록 된 반도체디바이스 테스트시스템의 커넥팅 장치에 있어서, 프린트 배선에 의해 상기 소켓의 각 단자와 전기적으로 연결된 채로 상기 테스트보드의 상면 또는 하면에 행렬 형태로 노출되는 다수의 접점으로 이루어진 접점부 및 상기 테스트헤드의 하면 또는 상면에 구비되고 상기 접점부의 상기 접점과 동일한 행렬 형태를 갖도록 배치되어 상기 접점과 일대일로 접촉되는 다수의 포고 핀이 하측 또는 상측으로 노출되어 있는 포고 핀 블록을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a test board having a socket on which a plurality of semiconductor devices to be tested is mounted, and a test head electrically contacting the test board and performing a test on the semiconductor device. A connecting device of a semiconductor device test system configured to be connected, comprising: a contact portion comprising a plurality of contacts exposed in a matrix form on the top or bottom surface of the test board while being electrically connected to each terminal of the socket by printed wiring; And a pogo pin block provided on the lower surface or the upper surface of the test head and arranged to have the same matrix form as the contact point of the contact part so that a plurality of pogo pins in one-to-one contact with the contact point are exposed below or above. It is done.

전술한 구성에서, 상기 포고 핀 블록 몸체의 모서리 부위는 상기 포고 핀과 상기 접점의 정확한 접촉을 안내하는 적어도 2개 이상의 가이드 핀이 형성되어 있고, 상기 테스트보드의 상기 접점부 주위에는 상기 가이드 핀이 삽입되는 가이드 홀이 형성되는 것이 바람직하다. 나아가, 상기 가이드 핀의 자유단부를 라운드 가공 처리하는 것이 바람직하다.In the above-described configuration, the edge portion of the pogo pin block body is formed with at least two guide pins for guiding the correct contact of the pogo pin and the contact, the guide pin around the contact portion of the test board Preferably, the guide hole to be inserted is formed. Furthermore, it is preferable to round-process the free end of the said guide pin.

이하에는 첨부한 도면을 참조하여 본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the connecting device of the semiconductor device test system of the present invention.

도 2는 본발명의 커넥팅 장치가 적용될 수 있는 반도체디바이스 테스트시스템의 전체적인 구조를 개략적으로 보인 사시도이고, 도 3은 본 발명의 반도체디바이스 테스트시스템의 전체적인 구조를 개략적으로 보인 평면도인바, 단지 본 발명이 적용될 수 있는 반도체디바이스 테스트시스템의 전반적인 구조와 동작에 대한 이해를 돕기 위한 것으로 커넥팅 장치와 관련된 부분은 후술하는 도 4 및 도 5의 구조로 대체되게 된다. 도 2 및 도 3에 도시한 바와 같이, 본 발명의 커넥팅 장치가 적용될 수 있는 반도체디바이스 테스트시스템의 전체적인 구조는 반도체디바이 스에 대해 본 테스트를 수행하는 테스터(500), 일정 수량의 디바이스를 테스트보드(240L),(240R)에 담아 본 테스트가 이루어지도록 하고 이 테스트 결과에 따라 디바이스들을 등급별로 분류하여 적재하는 핸들러(200), 핸들러(200)의 전방에 배치되어 다수의 테스트보드(240L),(240R)를 층층이 적재하고, 디바이스가 담긴 테스트보드(240L),(240R)를 후술하는 테스트 룸으로 이송하며, 본 테스트가 종료된 테스트보드 등을 핸들러(200)의 테스트보드 로딩부에 반송하는 테스트보드 승강/적재기(300), 테스트보드 승강/적재기(300)의 전방에 배치되어 테스트보드 승강/적재기(300)를 통해 이송되어 온 테스트보드(240L),(240R)를 층층이 적재한 상태에서 디바이스를 소정의 테스트 온도로 냉각 또는 가열하는 테스트 룸(400) 및 테스트 룸(400)의 전방에 배치되어 테스트 룸(400)에 적재된 다수의 테스트보드(240L),(240R)의 수커넥터(242)에 도킹되어 본 테스트를 수행하는 테스터(500)를 포함하여 이루어질 수 있다.Figure 2 is a perspective view schematically showing the overall structure of a semiconductor device test system to which the connecting device of the present invention can be applied, Figure 3 is a plan view schematically showing the overall structure of a semiconductor device test system of the present invention, only the present invention In order to help an understanding of the overall structure and operation of the semiconductor device test system that can be applied, parts related to the connecting device will be replaced with the structures of FIGS. 2 and 3, the overall structure of the semiconductor device test system to which the connecting device of the present invention can be applied is a tester 500 for performing the present test on a semiconductor device, a test board of a certain number of devices This test is carried out in 240L and 240R, and the handlers 200 are disposed in front of the handlers 200 to classify and load devices according to grades according to the test results, and a plurality of test boards 240L, The layered layer (240R) is loaded, and the test boards 240L and 240R containing the device are transferred to a test room described later, and the test board, etc., in which the test is completed, is returned to the test board loading unit of the handler 200. The test board lifter / loader 300 and the test board lifter / loader 300 are disposed in front of the test board lifter / loader 300 and have been transferred through the test boards 240L and 240R. The test room 400 for cooling or heating the device to a predetermined test temperature in one state, and the plurality of test boards 240L and 240R disposed in front of the test room 400 and loaded in the test room 400. It may be made by including a tester 500 docked to the male connector 242 to perform the present test.

전술한 구성에서, 테스트보드 승강/적재기(300)는 2열로 구성될 수 있는바, 예를 들어 각 열의 외측은 기동 초기에 테스트보드 공급부로서의 역할을 수행하고 초기 테스트보드 공급이 종료된 이후에는 불량 테스트보드 적치소로서의 역할을 수행하게 된다. 이러한 테스트보드 승강/적재기(300)는 테스트보드(240L),(240R)를 핸들러(200)의 테스트보드 로딩부로 이송하고, 디바이스가 담긴 테스트보드(240L),(240R)를 다시 테스트보드 로딩부에서 테스트 룸(400)의 정해진 슬롯(후술함)으로 순차적으로 이송하며, 테스트 룸(400)에서 본 테스트가 종료된 테스트보드(240L),(240R)를 다시 테스트보드 로딩부로 이송하는 기능을 담당하는바, 이러한 기능은 도시하지 않은 제어 메커니즘에 의해 자동으로 수행될 수 있을 것이다.In the above-described configuration, the test board lift / loader 300 may be configured in two rows, for example, the outer side of each row serves as a test board supply unit at the beginning of startup and is defective after the initial test board supply is finished. It will act as a test board stockyard. The test board lift / loader 300 transfers the test boards 240L and 240R to the test board loading unit of the handler 200, and transfers the test boards 240L and 240R containing the device back to the test board loading unit. In order to sequentially transfer to a predetermined slot (to be described later) of the test room 400, the test room 400 is responsible for the function of transferring the test boards 240L, 240R, the test is complete again to the test board loading unit. This function may be automatically performed by a control mechanism not shown.

테스트 룸(400)은 크게 본 테스트가 수행되는 다수의 테스트 챔버(430L),(430R)와 각 테스트 챔버(430L),(430R)에 부속되어 테스트 챔버(430L),(430R) 내부 온도를 원하는 테스트 온도로 유지시키는 온도 제어부(410L),(410R)를 포함하여 이루어질 수 있다. 전술한 구성에서, 테스트 챔버(430L),(430R)는 격벽에 의해 2열로 구획될 수 있는바, 각각의 테스트 챔버(430L),(430R)에는 다수의 테스트보드(240L),(240R)가 수평 방향으로 층층이 적재될 수 있도록 각각의 테스트보드(240L),(240R)가 자리하는 다수의 슬롯이 간격을 두고 형성되어 있다.The test room 400 is largely attached to the plurality of test chambers 430L, 430R and each of the test chambers 430L, 430R on which the test is performed, and the desired temperature inside the test chambers 430L, 430R. Temperature control unit 410L, 410R for maintaining at the test temperature can be made. In the above-described configuration, the test chambers 430L and 430R may be divided into two rows by partition walls, and each of the test chambers 430L and 430R includes a plurality of test boards 240L and 240R. A plurality of slots in which the test boards 240L and 240R are located are formed at intervals so that the layers can be stacked in the horizontal direction.

한편, 각각의 온도 제어부(410L),(410R)에는 도시하지 않은 가열용 히터와 냉각팬이 설치되어 있다. 도면에서 미설명 부호 420L 및 420R은 각 테스트 챔버(430L),(430R)를 자동으로 개폐하는 자동 도어를 나타낸다.On the other hand, the heating control part and cooling fan which are not shown in figure are provided in each temperature control part 410L, 410R. In the drawings, reference numerals 420L and 420R denote automatic doors for automatically opening and closing the respective test chambers 430L and 430R.

마지막으로, 테스터(500)는 테스트 룸(400)의 전체 슬롯 수에 해당하는 수만큼 구비되어 각각의 테스트보드(240L),(240R)에 대해 수평 방향으로 일대일로 도킹되어 본 테스트를 수행하는 다수의 테스트헤드(520L),(520R)와 테스트헤드(520L),(520R)가 설치된 내부 공간을 환기시키는 환기장치(510L),(510R)를 포함하여 이루어질 수 있는데, 각각의 테스트헤드(520L),(520R)에는 테스트보드(240L),(240R)의 수커넥터(242)에 마련된 단자 스트립의 개수 만큼의 단자핀을 구비하여 본 테스트 시에는 테스트보드(240L),(240R)의 커넥터편(242)에 도킹되고 본 테스트가 종료된 경우에는 이로부터 분리되는 커넥터편(미도시)이 구비되어 있 다. 참조번호 600은 테스트헤드(520L),(520R)로부터의 테스트 결과를 전달받아 각종 분석을 수행하고 이를 사용자에게 알려주는 컴퓨터를 나타낸다.Finally, the tester 500 is provided with a number corresponding to the total number of slots in the test room 400, and docked one to one in the horizontal direction with respect to each test board 240L, 240R to perform this test The test heads 520L, 520R and the test heads 520L, 520R may be made to include a ventilator 510L, 510R to ventilate the interior space is installed, each test head 520L (520R) is provided with the number of terminal pins as many as the number of terminal strips provided on the male connector 242 of the test board (240L), (240R), and in this test, the connector pieces of the test board (240L), (240R) ( 242) is provided with a connector piece (not shown) which is disconnected therefrom when this test is complete. Reference numeral 600 denotes a computer that receives test results from the test heads 520L and 520R, performs various types of analysis, and informs the user.

도 4는 본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치에 적용되는 포고 핀 블록을 보인 사시도이다. 도 4에 도시한 바와 같이, 본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치에 적용되는 포고 핀 블록(40)은 직육면체 형상의 몸체(42), 예를 들어 합성수지 재질의 몸체(42)에 다수의 포고 핀(44)이 장방행렬 또는 정방행렬 형태로 등간격으로 배열되어 이루어질 수 있다. 여기에서 포고 핀(44)이라 함은 내부에 스프링(미도시)과 같은 탄성 부재가 마련되어 있어서 수직 방향으로 탄력적으로 신축되는 단자 핀을 일컫는바, 본 실시 예에서는 포고 핀(44)이 몸체(42)의 상측에만 마련되어 있다. 그리고 이러한 포고 핀 블록(40)은 후술하는 테스트헤드(50)의 인쇄회로기판에 형성된 프린트 배선(미도시)과 납땜이나 커넥팅 방식 등에 의해 전기적으로 연결되어 있다. 도면에서 미설명 부호 46은 포고 핀 블록(40)이 탑재된 테스트헤드를 테스트보드의 접점부에 수직 방향에서 접촉시킬 때 정확한 접촉을 안내하는 가이드 핀을 나타내는바, 이러한 가이드 핀(46)은 몸체(42)의 모서리부분에 포고 핀(44)과 같은 방향으로 적어도 2개 이상 설치될 수 있다. 나아가, 그 자유단부는 후술하는 가이드 홀에 원활하게 삽입될 수 있도록 라운드 가공 처리될 수 있을 것이다.Figure 4 is a perspective view showing a pogo pin block applied to the connecting device of the semiconductor device test system of the present invention. As shown in FIG. 4, the pogo pin block 40 applied to the connecting device of the semiconductor device test system of the present invention includes a plurality of pogoes in a rectangular parallelepiped body 42, for example, a plastic body 42. The pins 44 may be arranged at equal intervals in the form of a rectangular matrix or a square matrix. Herein, the pogo pin 44 refers to a terminal pin that is elastically stretched in the vertical direction because an elastic member such as a spring (not shown) is provided therein. In this embodiment, the pogo pin 44 is the body 42. ) Is provided only on the upper side. The pogo pin block 40 is electrically connected to a printed wiring (not shown) formed on a printed circuit board of the test head 50, which will be described later, by soldering or connecting. In the drawings, reference numeral 46 denotes a guide pin for guiding accurate contact when the test head on which the pogo pin block 40 is mounted is brought into contact with the contact portion of the test board in a vertical direction, and the guide pin 46 is a body. At least two or more at the corners of the 42 in the same direction as the pogo pin 44 may be installed. Furthermore, the free end may be rounded so that it can be smoothly inserted into the guide hole described later.

도 5a 내지 도 5c는 각각 도 4에 도시한 포고 핀 블록을 채택한 반도체디바이스 테스트시스템의 커넥팅 장치를 개략적으로 보인 결합 전 사시도와 단면도 및 결합 후 단면도이다. 도 5a 내지 도 5c에 도시한 바와 같이, 본 발명의 일 실시예 에 따른 반도체디바이스 테스트시스템의 커넥팅 장치에 따르면, 테스트헤드(50)와 테스트보드(30)는 도 4에 도시한 포고 핀 블록(40)에 의해 의해 전기적으로 접촉 및 분리되게 된다. 이 경우에 테스트헤드(50)의 전방 상면에는 포고 핀 블록(40)이 그 포고 핀(44)이 상방을 향하도록 탑재되어 있다. 한편, 테스트보드(30)의 인쇄회로기판(32) 상면에는 테스트될 다수의 디바이스가 탑재되는 소켓(34)이 설치되어 있고, 이러한 소켓(34)의 각 단자와 프린트 배선에 의해 전기적으로 연결되어 있는 접점들은 행렬 형태, 구체적으로는 포고 핀 블록(40)의 포고 핀(44)와 동일한 구조를 갖는 행렬 형태(이하 이를 접점부(36)라 한다)를 형성하면서 인쇄회로기판(32)의 하면에 노출되어 있다. 도면에서 미설명 부호 38은 테스트보드(30)의 인쇄회로기판(32)의 하면에 형성되어 가이드 핀(46)이 삽입되는 가이드 홀을 나타내는바, 결과적으로 테스트보드(30)와 테스트헤드(50)를 커넥팅하는 과정에서 가이드 핀(46)이 가이드 홀(38)에 삽입됨으로써 테스트헤드(50)에 설치된 포고 핀 블록(40)의 각각의 포고 핀(44)이 테스트보드(30)에 배열된 접점부(36)의 각각의 접점에 정확하게 일대일 대응되어 탄력적으로 접촉된 상태에서 테스트가 수행된 후에 분리되게 된다.5A through 5C are respectively a perspective view, a cross-sectional view, and a cross-sectional view, before coupling, schematically showing a connecting device of a semiconductor device test system employing a pogo pin block shown in FIG. 4. 5A to 5C, according to the connecting device of the semiconductor device test system according to an exemplary embodiment of the present disclosure, the test head 50 and the test board 30 may include a pogo pin block illustrated in FIG. 4. Electrical contact and disconnection by means of 40). In this case, the pogo pin block 40 is mounted on the front upper surface of the test head 50 so that the pogo pin 44 faces upward. On the other hand, the upper surface of the printed circuit board 32 of the test board 30 is provided with a socket 34 on which a plurality of devices to be tested are mounted, and electrically connected to each terminal of the socket 34 by printed wiring. The contacts are formed in a matrix form, specifically, a matrix form having the same structure as that of the pogo pin 44 of the pogo pin block 40 (hereinafter referred to as the contact portion 36), and the lower surface of the printed circuit board 32 Exposed to In the drawing, reference numeral 38 denotes a guide hole formed in the lower surface of the printed circuit board 32 of the test board 30 and into which the guide pin 46 is inserted, and as a result, the test board 30 and the test head 50. The guide pins 46 are inserted into the guide holes 38 to connect the pogo pins 44 of the pogo pin blocks 40 installed in the test head 50 to the test board 30. Each contact of the contact portion 36 is exactly one-to-one corresponded to and separated after the test is performed in the elastic contact state.

도 6a 내지 도 6c는 각각 도 4에 도시한 포고 핀 블록을 채택한 반도체디바이스 테스트시스템의 커넥팅 장치를 개략적으로 보인 결합 전 사시도와 단면도 및 결합 후 단면도인바, 도 5a 내지 도 5c와 동일한 부분에는 동일한 참조번호를 부여하고 그 상세한 설명은 생략한다. 도 6a 내지 도 6c의 실시예에서는 포고 핀 블록(40')이 테스트헤드(50')의 하면에 그 포고 핀(44)이 하향하도록 설치된다. 반면 에, 테스트보드(30')에는 인쇄회로기판(32)의 상면, 즉 소켓(34)이 설치되어 있는 면에 접점부(36) 및 가이드 홀(38)이 형성되게 된다. 결과적으로 본 실시예에서는 테스트헤드(50')가 상측에 위치한 채로 테스트보드(30')에 커넥팅되게 된다.6A to 6C are respectively a perspective view, a cross-sectional view, and a cross-sectional view before and after coupling, schematically illustrating a connecting device of a semiconductor device test system employing the pogo pin block shown in FIG. 4, the same reference numerals being used in FIGS. The numbers are given and detailed description thereof is omitted. In the embodiment of FIGS. 6A-6C, the pogo pin block 40 ′ is installed on the lower surface of the test head 50 ′ so that the pogo pin 44 is downward. On the other hand, the test board 30 ′ is formed with the contact portion 36 and the guide hole 38 on the upper surface of the printed circuit board 32, that is, the surface on which the socket 34 is installed. As a result, in this embodiment, the test head 50 'is connected to the test board 30' with the upper side positioned.

본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다. 예를 들어 본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치는 테스트헤드와 테스트보드 사이의 적용에만 국한되는 것이 아니라 테스트헤드와 테스트보드 사이에 개재되어 이들 사이의 전기적인 연결을 중개하는 인터페이스 보드가 필요한 경우에는 이러한 인터페이스 보드와 테스트헤드 또는 인터페이스 보드와 테스트보드 사이에도 그대로 적용될 수 있을 것이다.The connecting device of the semiconductor device test system of the present invention is not limited to the above-described embodiment and can be modified in various ways within the scope of the technical idea of the present invention. For example, the connecting device of the semiconductor device test system of the present invention is not limited to the application between the test head and the test board, but requires an interface board interposed between the test head and the test board to mediate the electrical connection therebetween. The same may be applied to the interface board and the test head or between the interface board and the test board.

이상에서 설명한 바와 같은 본 발명의 반도체디바이스 테스트시스템의 커넥팅 장치에 따르면, 반도체디바이스 테스트시스템을 구성하는 테스트보드와 테스트헤드의 커넥팅 방식을 상하로 탄력적으로 신축되는 포고 핀에 의해 구현함으로써 그 구조를 간단히 할 수 있을 뿐만 아니라 수많은 반복 테스트에도 불구하고 그 접촉 불량이 발생하지 않도록 할 수 있다.According to the connecting device of the semiconductor device test system of the present invention as described above, the structure of the test device and the test head constituting the semiconductor device test system by implementing pogo pins that are elastically stretched up and down simply to simplify the structure. Not only can this be done, but in spite of numerous repeated tests, the contact failure can be prevented.

Claims (3)

테스트될 다수의 반도체디바이스가 탑재되는 소켓을 구비한 테스트보드와 상기 테스트보드와 전기적으로 접촉되어 반도체디바이스에 대한 테스트를 수행하는 테스트헤드가 수평하게 놓인 상태에서 커넥팅 되도록 된 반도체디바이스 테스트시스템의 커넥팅 장치에 있어서,A connecting device of a semiconductor device test system configured to be connected with a test board having a socket on which a plurality of semiconductor devices to be tested and a test head electrically connected to the test board to test a semiconductor device are horizontally placed. To 프린트 배선에 의해 상기 소켓의 각 단자와 전기적으로 연결된 채로 상기 테스트보드의 상면 또는 하면의 일측 단부에 행렬 형태로 노출되는 다수의 접점으로 이루어진 접점부 및A contact portion consisting of a plurality of contacts exposed in a matrix form at one end of the upper or lower surface of the test board while being electrically connected to each terminal of the socket by printed wiring; 상기 테스트헤드의 하면 또는 상면의 일측 단부에 구비되고 상기 접점부의 상기 접점과 동일한 행렬 형태를 갖도록 배치되어 상기 접점과 일대일로 접촉되는 다수의 포고 핀이 하측 또는 상측으로 노출되어 있는 포고 핀 블록을 포함하여 이루어져서,A pogo pin block provided at one end of the lower surface or the upper surface of the test head and arranged to have the same matrix form as the contact point of the contact part so that a plurality of pogo pins in one-to-one contact with the contact point are exposed downwardly or upwardly; Made up of 접촉시 상기 테스트보드 및 상기 테스트헤드의 일측 단부만이 상하로 포개지는 것을 특징으로 하는 반도체디바이스 테스트시스템의 커넥팅 장치.The connecting device of the semiconductor device test system, characterized in that only one end of the test board and the test head is stacked up and down when contacted. 제 1 항에 있어서,The method of claim 1, 상기 포고 핀 블록 몸체의 모서리 부위는 상기 포고 핀과 상기 접점의 정확한 접촉을 안내하는 적어도 2개 이상의 가이드 핀이 형성되어 있고,The edge portion of the pogo pin block body is formed with at least two guide pins for guiding the correct contact between the pogo pin and the contact point, 상기 테스트보드의 상기 접점부 주위에는 상기 가이드 핀이 삽입되는 가이드 홀이 형성되어 있는 것을 특징으로 하는 반도체디바이스 테스트시스템의 커넥팅 장치.And a guide hole in which the guide pin is inserted around the contact portion of the test board. 제 2 항에 있어서,The method of claim 2, 상기 가이드 핀의 자유단부는 라운드 가공 처리된 것을 특징으로 하는 반도체디바이스 테스트시스템의 커넥팅 장치.And a free end portion of the guide pin is rounded.
KR1020060134953A 2006-12-27 2006-12-27 connecting apparatus for semiconductor device test system KR100853402B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134953A KR100853402B1 (en) 2006-12-27 2006-12-27 connecting apparatus for semiconductor device test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134953A KR100853402B1 (en) 2006-12-27 2006-12-27 connecting apparatus for semiconductor device test system

Publications (2)

Publication Number Publication Date
KR20080060624A KR20080060624A (en) 2008-07-02
KR100853402B1 true KR100853402B1 (en) 2008-08-21

Family

ID=39813128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134953A KR100853402B1 (en) 2006-12-27 2006-12-27 connecting apparatus for semiconductor device test system

Country Status (1)

Country Link
KR (1) KR100853402B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136896B1 (en) * 2011-08-16 2012-04-20 주식회사 케이티엘 The led panel test apparatus
KR101164114B1 (en) * 2012-02-29 2012-07-12 주식회사 유니테스트 Connector for semiconductor device testing equipment and test board for burn-in tester
KR101348424B1 (en) * 2013-09-27 2014-01-16 주식회사 아이티엔티 The pogo block for hi-fix board of automatic test equipment and manufacturing method thereof
KR102595463B1 (en) * 2018-02-22 2023-10-30 삼성전기주식회사 Electroic components
CN108872645A (en) * 2018-06-22 2018-11-23 深圳市同创精密自动化设备有限公司 A kind of ICT automatic aligning test fixture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102265A (en) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp Pallet type test board device and ic test method
KR960003260Y1 (en) * 1992-12-24 1996-04-19 문정환 Connection apparatus for hi-fix board of test system
JPH11145216A (en) 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd Wafer burn-in device, board for testing, and pogo pin
JP2000048920A (en) * 1998-07-28 2000-02-18 Yokogawa Electric Corp Pogo pin block for ic tester
KR20040090164A (en) * 2003-04-16 2004-10-22 (주)포커스전자 Apparatus for Testing Electric Devices
KR20050066413A (en) * 2003-12-26 2005-06-30 동부아남반도체 주식회사 Connecting apparatus for wafer testing system
KR20060063382A (en) * 2004-12-07 2006-06-12 삼성전자주식회사 Apparatus and method for testing electrical characterization of semiconductor workpiece

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102265A (en) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp Pallet type test board device and ic test method
KR960003260Y1 (en) * 1992-12-24 1996-04-19 문정환 Connection apparatus for hi-fix board of test system
JPH11145216A (en) 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd Wafer burn-in device, board for testing, and pogo pin
JP2000048920A (en) * 1998-07-28 2000-02-18 Yokogawa Electric Corp Pogo pin block for ic tester
KR20040090164A (en) * 2003-04-16 2004-10-22 (주)포커스전자 Apparatus for Testing Electric Devices
KR20050066413A (en) * 2003-12-26 2005-06-30 동부아남반도체 주식회사 Connecting apparatus for wafer testing system
KR20060063382A (en) * 2004-12-07 2006-06-12 삼성전자주식회사 Apparatus and method for testing electrical characterization of semiconductor workpiece

Also Published As

Publication number Publication date
KR20080060624A (en) 2008-07-02

Similar Documents

Publication Publication Date Title
US7611377B2 (en) Interface apparatus for electronic device test apparatus
US7690944B2 (en) Connector assembly, receptacle type connector, and interface apparatus
TWI578001B (en) Semiconductor device alignment socket unit and semiconductor device test apparatus including the same
KR100853402B1 (en) connecting apparatus for semiconductor device test system
US4340858A (en) Test fixture
US20070296419A1 (en) Insert and Pusher of Electronic Device Handling Apparatus, Socket Guide for Test Head, and Electronic Device Handling Apparatus
JP5038157B2 (en) Detachable device, test head, and electronic component testing device
ITTO990870A1 (en) PALLET, SYSTEM AND PROCEDURE TO BE USED TO TEST AND / OR INSTALL SOFTWARE ON A PERSONAL PROCESSOR SYSTEM UNIT.
KR100510501B1 (en) Test kit for semiconductor package and test method thereof
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
US20100301889A1 (en) Circuit board unit and testing apparatus
US20060187647A1 (en) Test kit semiconductor package and method of testing semiconductor package using the same
US4701703A (en) Bed-of-pins test fixture
US20150054537A1 (en) System and method for assembling a probe head
KR100824128B1 (en) Insert for electronic component handling apparatus, and electronic component handling apparatus
US7676908B2 (en) Pressing member and electronic device handling apparatus
KR100798104B1 (en) Electronic component testing apparatus
WO2006085364A1 (en) Electronic component test equipment
KR100941750B1 (en) Probe card
JP4734187B2 (en) Semiconductor inspection equipment
JP5066193B2 (en) Connector holding device, interface device including the same, and electronic component testing device
KR100925991B1 (en) Socket Apparatus for A Solid State Disk
KR101493045B1 (en) Connecting unit for testing semiconductor chip and apparatus for testing semiconductor having the same
KR101336858B1 (en) Apparatus and method for testing of chip embedded PCB

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 12