KR100847760B1 - 메모리 장치 및 구동방법 - Google Patents

메모리 장치 및 구동방법 Download PDF

Info

Publication number
KR100847760B1
KR100847760B1 KR1020010077380A KR20010077380A KR100847760B1 KR 100847760 B1 KR100847760 B1 KR 100847760B1 KR 1020010077380 A KR1020010077380 A KR 1020010077380A KR 20010077380 A KR20010077380 A KR 20010077380A KR 100847760 B1 KR100847760 B1 KR 100847760B1
Authority
KR
South Korea
Prior art keywords
overdriving
sense amplifier
voltage
pulse
temperature
Prior art date
Application number
KR1020010077380A
Other languages
English (en)
Other versions
KR20030047013A (ko
Inventor
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010077380A priority Critical patent/KR100847760B1/ko
Publication of KR20030047013A publication Critical patent/KR20030047013A/ko
Application granted granted Critical
Publication of KR100847760B1 publication Critical patent/KR100847760B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

반도체 메모리의 센스앰프 오버드라이빙 과정에서 온도 및 공급 전압등에 최적화되어 미리 기억된 오버드라이빙 펄스를 이용하여 센싱앰프를 동작시킴으로서 전류소모를 최적화할 수 있는 오버드라이버를 가지는 반도체 장치 및 그 구동방법을 제공하기 위한 것으로 이를 위한 본 발명은 메모리 소자의 온도 및 전압을 포함하는 동작 조건에 따른 최적화된 다수의 오버드라이빙 펄스 폭을 저장한 저장부와, 상기 저장부의 오버드라이빙 펄스폭 중 하나를 결정하는 스위치부와, 상기 스위치부에서 결정된 오버드라이빙 펄스를 입력받아 센스 앰프를 구동하는 센스 앰프 오버 드라이버를 포함하는 메모리 소자롤 이루어진다. 상기의 목적을 달성하기 위하여 본 발명은 메모리 소자의 온도 및 전압을 포함하는 동작 조건에 따른 최적화된 다수의 오버드라이빙 펄스 폭을 저장한 저장부와, 상기 저장부의 오버드라이빙 펄스폭 중 하나를 결정하는 스위치부와, 상기 스위치부에서 결정된 오버드라이빙 펄스를 입력받아 센스 앰프를 구동하는 센스 앰프 오버 드라이버를 포함하는 메모리 소자롤 이루어진다. 또한 본 발명은 온도 및 전압을 포함하는 동작조건에 맞는 다수개의 오버드라이빙 펄스를 저장하는 단계; 상기 온도 및 전압을 포함하는 조건을 감지하는 단계;상기 감지된 조건에 맞는 상기 저장된 오버드라이빙 펄스를 선택하는 단계; 및 상기 선택된 펄스를 이용하여 센스 앰프 드라이버를 구동시키는 단계를 포함하는 메모리 소자의 구동방법으로 이루어진다.
메모리, 센스앰프, 오버드라이버, 전류, 전원

Description

메모리 장치 및 구동방법{Memory device and method for controlling the same}
도1은 종래의 센스 앰프 오버 드라이빙 방법을 나타내는 블럭도.
도2는 종래의 센스 앰프 오버 드라이빙 방법에 따른 신호의 파형도.
도3은 본 발명의 일실시예에 따른 센스 앰프 오버 드라이빙을 구현한 블럭도.
도4는 본 발명의 일실시예에 따른 센스 앰프 오버 드라이빙 방법을 나타내는 흐름도.
도5는 본 발명의 제2 실시예에 따른 센스 앰프 오버 드라이빙을 구현한 블럭도.
도6은 본 발명의 제2 실시예에 따른 센스 앰프 오버 드라이빙 방법을 나타내는 흐름도.
본 발명은 반도체 메모리 장치에 관한 것으로 특히 전류소모가 최적화 된 센스앰프의 오버드라이빙(Overdriving) 장치 및 그 구현 방법에 관한 것이다.
반도체가 고집적 및 저전력화 되면서 낮은 구동 전압과 고속화를 모두 보장하여야 한다. 구동 전압이 낮아지면서 메모리 소자의 센스 앰프 동작을 돕기 위한 여러가지 기술적 보완들이 있는데, 그중의 하나가 센스 앰프 오버드라이빙 방법이다.
반도체 메모리의 센스 앰프는 기본적으로 비트라인 쌍의 전압차를 증폭하기 위한 것이다. 센스앰프는 비트라인의 전압차를 증폭함으로써 메로리 셀의 데이터 리드/라이드 (read/write) 동작과 데이터 리프레쉬 동작을 수행한다. 이와 같은 센스 앰프의 여러가지 동작은 별도로 마련된 센스앰프 제어 회로에 의해 제어된다.
종래의 센스 앰프에서 피모스트랜지스터(P-mos Transistor)는 엔모스트랜지스터(N-mos Transistor)에 비하여 상대적으로 작은 전류구동능력을 갖지만, 그 크기는 약 2배정도의 비율로 구성되어 있다. 그런데, 최근 디램등의 메모리의 용량이 커지면서 칩사이즈 문제가 대두됨에 따라, 센스 앰프를 구성하는 피모스트랜지스터의 크기가 거의 엔모스트랜지스터의 크기와 같은 정도롤 작아지게 되었다.
그 결과, 피모스트랜지스터의 데이터 구동능력이 약화되어 특히 센스앰프에서 하이쪽으로 비트라인 데이터의 증폭문제가 발생되고, 이 증폭문제를 해결하기 위해, 센스앰프의 인에이블시점에서 센싱데이터를 오버드라이빙하는 센스앰프의 오버드라이빙 방법이 사용되고 있다.
센스앰프 구성(over- driven sense amplifier scheme)에서 센스 앰프가 활성 화 될 때, 센스 앰프의 데이터 센싱 속도의 향상을 위해서, 먼저 외부전압(예컨대 Vext:3.3V)이 공급된 후, 축적된 전압을 유지하기 위하여 낮게 조정된 어래이 내부전압(예컨대 CVDD:2.2V)이 공급되도록 설계된다. 즉, 프리차지 전압에서 내부전압(CVDD)으로 풀업하는 동작에서 내부전원(CVDD, 예컨대 2.2V)이 낮아 프리 차지 전압과의 차이가 크지 않으므로 원하는 레벨(내부전원,CVDD)까지 상승하는데 많은 시간이 소요되게 된다. 이것을 극복하기 위하여 일정구간 동안은 외부전원(Vext:예컨대 3.3V)을 사용하는데 이를 오버드라이빙이라 한다.
도1은 종래의 센스 앰프 오버 드라이빙 방법을 나타내는 블럭도이다. 도1을 참조하여 설명하면, 센스앰프 오버드라이빙 장치는 비트라인(BL)과 비트라인바(/BL)의 전위차를 센싱(Sensing)하는 센스앰프(300)와, 오버드라이빙 구간에 전원을 공급하는 외부전원공급부(100)와, 오버드라이빙 구간 이후에 전원을 공급하는 내부전원공급부(200)와, 오버드라이빙 구간에 상승된 전압을 내부전원까지 낮추는 내부전원 안정화 회로(400)을 구비하여 구성된다.
도1을 참조하여 동작을 살펴보면, 먼저, 초기에 비트라인(BL)과 비트라인바(/BL)는 전원전압의 반으로 프리차지 되고, 센스 앰프 동작시 셀에 저장된 데이터중 특정 테이터가 선택되어, 프리차지 되어있는 비트라인과 차지세어(Charge share) 동작을 한다. 이 때 비트라인(BL)과 비트라인바(/BL)의 전압이 ΔV 만큼 벌어지는데 이 폭은 셀과 비트라인의 커패시턴스(Capacitance)의 비로 결정되고 약 수 십에서 수 백 mV정도이다.
이 벌어진 폭을 센스앰프가 구동하여 충분히 리드나 라이트를 할 만큼의 값 으로 만든다. 먼저 센스 앰프가 동작하는 초기 구간(Over Driving 구간)에 SA_EN_1 신호가 외부전원공급부(100)의 모스 트랜지스터(MOS1)가 엔모스일 경우는 하이로, 피모스일 경우는 로우로 인에이블(enable) 시킨다. 내부전압(CVDD, 예컨대 2.2V)보다 높은 외부전압(Vext,예컨대 3.3V)이 MOS1과 RTO(Restore) 라인을 통해 비트라인으로 유입된다.
RTO 라인의 전압이 일정 이상 올라 갔을 때 오버드라이빙이 끝나고, SA_EN_2 신호가 내부전원공급부(200)의 모스 트랜지스터(MOS1)가 엔모스일 경우는 하이로, 피모스일 경우는 로우로 인에이블(enable) 시켜 통상적인 드라이빙을 유지한다. 이때에는 내부전압(VCDD)이 MOS2와 RTO를 통해 센스 앰프로 유입하여 풀업(Pull up)을 유지한다.
이 오버드라이빙 동작중에 외부전압(Vext)의 높은 전압이 내부전원(CVDD)으로 유입되어 내부전압(CVDD)를 상승시키는 현상이 나타나는데, 특히 센스앰프를 연속으로 동작시키는 경우 내부전압(CVDD)으로 유입이 크게 나타난다.
도2는 종래의 센스 앰프 오버 드라이빙 방법에 따른 신호의 파형도이다.
도2를 참조하면, 'A'부분의 RTO 라인이 과도하게 상승한 것을 보여준다. 그리고 이런 영향으로 내부전압(CVDD)이 올라가는 것을 알 수 있다.
이런 현상을 제거하기 위해, 센스앰프가 동작하여 오버 드라이빙 하는 중에( 또는 후에) 내부전압(CVDD)과 래퍼런스전압(Reference Voltage)를 비교하여 내부전압(CVDD)을 접지전원으로 흘려 보내어 내부전원(CVDD)을 원하는 전압레벨(lever)로 다시 낮추는 방법을 사용하고 있으나, 이로 인해 많은 전류 소모가 발생하게 된 다.
전류소모를 줄이기 위해서는 오버드라이버의 구동 구간을 최적화함으로서 내부 전원 전압의 안정에 유리하고 전류소모가 줄어들게 되지만, 칩의 조건(온도, 공정프로세스)에 따라 오버 드라이버 폭의 최적화 값이 달라지게 되어 최적화된 어버드라이빙 구간을 선택하기가 힘들다.
칩의 동작범위는 프로세스(Process), 전압(Voltage), 온도(temperature) 변화 이외에도 노이즈 마진(Noise Margin)등을 고려해야 하므로 통상적으로 오버드라이버 펄스의 폭은 가장 워스터(Worst) 한 경우(낮은 전압, 높은 온도)에 맞게 정하게 되고, 이경우 RTO의 전압 레벨의 상승은 더욱 커질 것이다.
따라서 RTO의 전압레벨 상승으로 상승한 내부전압을 낮추어 주기 위하여 전압안정화 회로에서 많은 전류를 소모하게 되는 문제점이 있다.
반도체 메모리의 센스앰프 오버드라이빙 과정에서 온도 및 공급 전압등에 최적화되어 미리 기억된 오버드라이빙 펄스를 이용하여 센싱앰프를 동작시킴으로서 전류소모를 최적화할 수 있는 오버드라이버를 가지는 메모리 장치 및 그 구동방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명은 메모리 장치의 온도 및 전압을 포 함하는 동작 조건에 따른 최적화된 다수의 오버드라이빙 펄스 폭을 저장한 저장부와, 상기 저장부의 오버드라이빙 펄스폭 중 하나를 결정하는 스위치부와, 상기 스위치부에서 결정된 오버드라이빙 펄스를 입력받아 센스 앰프를 구동하는 센스 앰프 오버 드라이버를 포함하는 메모리 장치를 제공한다.
또한 본 발명은 온도 및 전압을 포함하는 동작조건에 맞는 다수개의 오버드라이빙 펄스를 저장하는 단계; 상기 온도 및 전압을 포함하는 조건을 감지하는 단계;상기 감지된 조건에 맞는 상기 저장된 오버드라이빙 펄스를 선택하는 단계; 및 상기 선택된 펄스를 이용하여 센스 앰프 드라이버를 구동시키는 단계를 포함하는 메모리 소자의 구동방법을 제공한다.
본발명은 반도체 메모리 칩의 고속화를 위해, 데이터를 리드/라이트 하는 센스앰프의 구동을 내부전원과 외부전원의 2가지로 동작시키는 오버드라이빙 회로의 사용시, 종래에 오버드라이빙 구간을 일정하게 발생시키는 것 대신에, 테스터 과정에서 온도 및 공급전압의 변화등 각 조건에서의 최적화된 오버 드라이버 펄스 폭을 미리 칩 내부에 저장퓨즈나 레지스터등의 칩 내부의 기억장소에 기억시키고, 이 후 센스앰프 동작시 정기적(또는 비정기적)으로 칩의 상태를 점검하여 기억된 상태와 동일한 상태일 때 해당 최적화된 오버드라이빙 펄스 폭으로 동작시켜서 소모전류가 최소화 되고, 또한 전원회로가 안정화되도록 하는 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3은 본 발명의 일실시예에 따른 센스 앰프 오버 드라이빙을 구현한 블럭도이고, 도4는 본 발명의 일실시예에 따른 센스 앰프 오버 드라이빙 방법을 나타내는 흐름도이다. 이하 도면을 참조하여 본발명의 일실시예에 대하여 설명한다.
먼저 도3을 참조하여 설명하면, 본 발명의 센스 앰브 오버드라이빙 회로는 칩내부에 현재 칩 동작 조건을 감지하는 감지부(540)와, 칩의 각 동작별 상태 및 가장 적합한 오버드라이버 펄스 폭을 결정하여 저장하는 센스앰프 오버드라이빙 펄스폭 저장부(510)와, 다양한 오버드라이빙 펄스폭을 선택할 수 있는 스위치부(520)와, 센스앰프 오버드라이버를 구비하여 구성된다.
도면에서 'ENABLE' 신호는 회로에 저장된 조건별 펄스 폭의 값을 회로의 적합한 스위치로 갱신하기 위한 정기적 혹은 비정기적 신호를 나타내는 것이고, 'SEL_ON' 신호는 감지부에서 오버드라이빙 펄스 폭 저장부(510)를 ON 시키는 신호이고, 'SEL_SW'는 오버드라이빙 펄스 폴 스위치부(520)의 스위치를 선택하는 신호이고, 'SA_EN_1'은 센스앰프의 오버드라이빙 동작신호이다.
이어서 도4를 참조하여 살펴보면, 각 조건별(전압, 온도등)로 칩의 예상되는 상황에 대한 테이블(Table)을 만든다(610). 이어 테이블에 정해진 조건들에서 센스앰프의 동작에 적절한 오버드라이빙 펄스 폭을 찾는다(620).
이어서 각 조건에서 최적화된 오버드라이빙 펄스 폭을 오버드라이빙 펄스 폭을 저장장치에 저장시킨다(630). 이 저장은 퓨즈(fuse) 혹은 레지스터(Register)등을 이용하여 저장할 수 있다. 퓨즈에 저장할 경우 각 조건의 테스트를 마친 후 리 페어(Repair) 퓨즈 컷팅(Cutting)시 정보에 맞게 함께 실시하면 별도의 저장 시간을 절약할 수 있다.
이어서 칩의 실제 동작시에 주기적 혹은 비 주기적인 인에이블(ENABLE) 신호에 의해 감지부(540)가 동작을 하게 되고(640), 테스터 시에 저장된 조건과 일치하는 조건이 감지되면 그 테이블의 값을 펄스 폭을 선택하는 스위치부에 전달하여 펄스폭을 결정한다(650). 주기적으로 인에이블(ENABLE) 신호를 발생하는 방법으로는 오토 리프레쉬 카운터(Auto Refresh Counter)에서 발생하는 주기적인 카운터 신호를 이용하여 적절한 시간 간격을 두어 인에이블 신호를 발생시킬 수 있고, 또한 이 신호는 비주기적으로 특정 이벤트가 발생할 때, 온도가 변할 때, 전원전위가 바뀔 때 등 환경의 변화가 있을 때에 발생시킬 수 있다.
계속해서, 오버드라이빙 펄스 폭 스위치에 의해 SA_EN_1 신호가 발생하여 센스 앰프드라이버가 동작하게 되고(660), 이어 센스 앰프가 동작하게 된다(670).
이 오버드라이빙 펄스 폭은 현재 칩의 상태에 가장 적합한 정도의 펄스 폭이 되는 것이고 잉여 전류가 작게 발생하여 소모전류를 최적화 시킬 수 있다.
도5는 본 발명의 제2 실시예에 따른 센스 앰프 오버 드라이빙을 구현한 칩 내부의 블럭도이고, 도6은 본 발명의 제2 실시예에 따른 센스 앰프 오버 드라이빙 방법을 나타내는 흐름도이다. 이하 도5 내지 도6을 참조하여 본 발명의 제2 실시예에 대하여 설명한다.
기본적인 동작 설명은 상술한 본 발명의 일실시예과 같고, 테스터 과정에서 감지부를 사용하지 않고 외부에서 조건을 받아들여 오버드라이버 펄스 폭 저장부(710)에 전달하는 점이 상이한 부분이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 메모리 장치 이외에도 공정조건이나 구동 조건에 따라 최적화 되어야 하는 신호의 제어가 요구되는 반도체 장치에 적용 가능하다.
본 발명은 센스 앰프의 구동을 2종류의 전원(내부전원 및 외부전원)으로 동작시키는 오버드라이버에서 칩의 동작조건에서 최적화된 오버드라이버 펄스를 이용함으로서 전류소모를 최소화 할 수 있고, 또한 이로 인해 내부전원의 전류 유입과 방출이 줄어들기 때문에 내부전원 회로의 안정화에도 도움이 된다.

Claims (5)

  1. 인에이블 신호에 대응하여 온도 및 전압을 포함하는 현재 동작 조건을 감지하기 위한 감지부;
    다수의 온도 및 전압을 포함하는 동작 조건에 대응하는 다수의 오버드라이빙 펄스 폭을 저장하며 상기 감지부의 출력에 대응하여 상기 다수의 오더드라이빙 펄스 폭 중 하나를 선택하여 출력하기 위한 저장부;
    상기 저장부의 출력에 대응하여 스위치를 선택함으로써 오버드라이빙 펄스를 생성하기 위한 스위치부; 및
    상기 오버드라이빙 펄스를 입력받아 센스 앰프를 구동하는 센스 앰프 오버 드라이버를 포함하는 메모리 장치.
  2. 온도 및 전압을 포함하는 동작조건에 맞는 다수의 오버드라이빙 펄스 폭을 저장하는 단계;
    인에이블 신호에 대응하여 상기 온도 및 전압을 포함하는 현재 동작조건을 감지하는 단계;
    상기 저장된 다수의 오버드라이빙 펄스 폭 중에서 상기 감지된 조건에 맞는 펄스 폭을 선택하는 단계;
    상기 선택된 펄스 폭에 대응하는 스위치를 선택하여 오버드라이빙 펄스를 생성하는 단계; 및
    상기 오버드라이빙 펄스에 대응하여 센스 앰프 드라이버를 구동시키는 단계를 포함하는 메모리 장치의 구동방법.
  3. 제1항에 있어서,
    상기 인에이블 신호는 오토 리프레쉬 카운터에서 발생하는 주기적인 카운터 신호를 이용하여 생성한 주기적 활성화되는 신호인 것을 특징으로 하는 메모리 장치.
  4. 제1항에 있어서,
    상기 인에이블 신호는 온도가 변하거나 전원전위가 변하는 경우 비주기적으로 활성화되는 신호인 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서,
    상기 저장부는 테스트를 통해 상기 동작 조건에 따라 예상되는 값을 상기 다수의 오버드라이빙 펄스 폭으로 저장한 테이블을 포함하는 것을 특징으로 하는 메모리 장치.
KR1020010077380A 2001-12-07 2001-12-07 메모리 장치 및 구동방법 KR100847760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010077380A KR100847760B1 (ko) 2001-12-07 2001-12-07 메모리 장치 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010077380A KR100847760B1 (ko) 2001-12-07 2001-12-07 메모리 장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20030047013A KR20030047013A (ko) 2003-06-18
KR100847760B1 true KR100847760B1 (ko) 2008-07-23

Family

ID=29573673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010077380A KR100847760B1 (ko) 2001-12-07 2001-12-07 메모리 장치 및 구동방법

Country Status (1)

Country Link
KR (1) KR100847760B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859646B1 (ko) 2011-12-16 2018-05-18 삼성전자주식회사 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631168B1 (ko) * 2004-12-20 2006-10-02 주식회사 하이닉스반도체 센스앰프 구동회로 및 이를 구비하는 반도체 메모리 소자
US7599243B2 (en) 2005-09-28 2009-10-06 Hynix Semiconductor, Inc. Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
KR100733473B1 (ko) * 2005-09-28 2007-06-29 주식회사 하이닉스반도체 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR100794996B1 (ko) 2006-05-09 2008-01-16 주식회사 하이닉스반도체 반도체 메모리의 펄스 생성 장치
KR100780633B1 (ko) * 2006-10-02 2007-11-30 주식회사 하이닉스반도체 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR100780634B1 (ko) * 2006-10-02 2007-11-30 주식회사 하이닉스반도체 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US7573777B2 (en) 2006-10-02 2009-08-11 Hynix Semiconductor Inc. Over driver control signal generator in semiconductor memory device
KR100908814B1 (ko) 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR101442174B1 (ko) 2008-02-15 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법
KR100924358B1 (ko) * 2009-02-12 2009-11-02 주식회사 하이닉스반도체 오버드라이빙 펄스폭 조절회로
KR20170009477A (ko) 2015-07-17 2017-01-25 에스케이하이닉스 주식회사 구동신호 제어회로 및 구동장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120675A (ja) * 1995-08-18 1997-05-06 Hitachi Ltd 半導体集積回路
JPH10302467A (ja) * 1997-04-22 1998-11-13 Hitachi Ltd 半導体集積回路装置
JPH11273357A (ja) * 1998-01-21 1999-10-08 Lg Semicon Co Ltd センスアンプのオ―バドライビング制御回路
KR20020053491A (ko) * 2000-12-27 2002-07-05 박종섭 센스 앰프 오버드라이빙 제어회로
KR20030008051A (ko) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 비트라인 센스 앰프 제어 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120675A (ja) * 1995-08-18 1997-05-06 Hitachi Ltd 半導体集積回路
JPH10302467A (ja) * 1997-04-22 1998-11-13 Hitachi Ltd 半導体集積回路装置
JPH11273357A (ja) * 1998-01-21 1999-10-08 Lg Semicon Co Ltd センスアンプのオ―バドライビング制御回路
KR20020053491A (ko) * 2000-12-27 2002-07-05 박종섭 센스 앰프 오버드라이빙 제어회로
KR20030008051A (ko) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 비트라인 센스 앰프 제어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859646B1 (ko) 2011-12-16 2018-05-18 삼성전자주식회사 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법

Also Published As

Publication number Publication date
KR20030047013A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
JP4993912B2 (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
KR940009835B1 (ko) 온칩 전압 레귤레이터 및 그것을 사용한 반도체 메모리 장치
US7375999B2 (en) Low equalized sense-amp for twin cell DRAMs
US7948809B2 (en) Regulator and semiconductor device
US6580649B2 (en) Semiconductor memory device
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
US6717880B2 (en) Current reducing device in sense amplifier over driver scheme of semiconductor memory chips and its method
KR100847760B1 (ko) 메모리 장치 및 구동방법
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
JP4043142B2 (ja) メモリデバイス
US7668034B2 (en) Power voltage supplier of semiconductor memory device
US9373364B2 (en) Semiconductor memory and method of operating semiconductor memory
US7567469B2 (en) Over driving pulse generator
EP1271545B1 (en) Bit line pre-charging system and semiconductor storage device using the same
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US6584020B2 (en) Semiconductor memory device having intermediate voltage generating circuit
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
KR100560946B1 (ko) 내부 전원 공급 회로
JP2007134037A (ja) 半導体メモリ装置
KR20010021268A (ko) 메모리 셀로의 데이터의 기입 레벨이 강하하는 것을방지하고 다음 사이클에서 센스 속도를 향상시킬 수 있는반도체 메모리 장치
KR100668497B1 (ko) 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치
KR100287889B1 (ko) 셀프 리프레쉬 회로
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR100672170B1 (ko) 비트 라인 프리차지 전압 발생회로를 구비한 반도체 메모리소자 및 그 비트라인 프리차지 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee