KR100846569B1

KR100846569B1 - Ｍｅｍｓ 소자의 패키지 및 그 제조방법

Info

Publication number: KR100846569B1
Application number: KR1020060053624A
Authority: KR
Inventors: 표성규; 김동준
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2006-06-14
Filing date: 2006-06-14
Publication date: 2008-07-15
Also published as: US20090233395A1; KR20070119247A; US7557441B2; JP2007331099A; JP5182846B2; US8357560B2; US20080029864A1

Abstract

본 발명은 반도체 생산 공장의 일괄 공정에 적용할 수 있는 웨이퍼 레벨 패키지(Wafer Level Package; WLP)를 적용한 MEMS(Micro-Electro Mechanical Systems) 소자의 패키지 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 캡 웨이퍼와, 상기 캡 웨이퍼 상에 형성된 복수의 접합 범프와, 상기 복수의 접합 범프의 외측부에 정렬되어 형성된 복수의 정렬 범프와, 상기 복수의 정렬 범프와 대응되는 부위에 복수의 제1 외부 패드가 형성되어 상기 캡 웨이퍼와의 접합시 상기 정렬 범프와 상기 제1 외부 패드가 접합된 MEMS 소자용 웨이퍼를 포함하는 MEMS 소자의 패키지를 제공한다.

WLP(Wafer Level Package), MEMS(Micro-Electro Mechanical Systems)

Description

ＭＥＭＳ 소자의 패키지 및 그 제조방법{PACKAGE OF MEMS DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 MEMS(Micro-Electro Mechanical Systems) 소자의 패키지 구조를 도시한 평면도.

도 2는 도 1에 도시된 I-I'절취선을 따라 도시한 단면도.

도 3은 도 2에 도시된 캡 웨이퍼를 도시한 단면도.

도 4는 도 2에 도시된 MEMS 센서를 도시한 단면도.

도 5는 본 발명의 실시예에 따른 MEMS 소자의 패키지 제조방법을 도시한 공정 흐름도.

도 6은 도 5에 도시된 단계 'S54'를 설명하기 위하여 도시한 평면도.

도 7a 내지 도 7d는 도 6에 도시된 I-I' 절취선을 따라 도시한 공정 단면도.

도 8은 도 6에 도시된 캡 웨이퍼에 대응되는 MEMS 센서를 도시한 평면도.

도 9는 도 6에 도시된 캡 웨이퍼와 도 8에 도시된 MEMS 센서의 결합 상태를 도시한 평면도.

도 10은 도 5에 도시된 단계 'S55'를 설명하기 위하여 도시한 평면도.

도 11a 내지 도 11d는 도 10에 도시된 I-I' 절취선을 따라 도시한 공정 단면 도.

도 12는 도 10에 도시된 캡 웨이퍼에 대응되는 MEMS 센서를 도시한 평면도.

도 13은 도 10에 도시된 캡 웨이퍼와 도 12에 도시된 MEMS 센서의 결합 상태를 도시한 평면도.

도 14는 도 5에 도시된 단계 'S56'를 설명하기 위하여 도시한 평면도.

도 15a 내지 도 15d는 도 14에 도시된 I-I' 절취선을 따라 도시한 공정 단면도.

도 16은 도 14에 도시된 캡 웨이퍼에 대응되는 MEMS 센서를 도시한 평면도.

도 17은 도 14에 도시된 캡 웨이퍼와 도 16에 도시된 MEMS 센서의 결합 상태를 도시한 평면도.

도 18a 내지 도 18i는 도 5에 도시된 단계 'S51' 내지 'S53'을 설명하기 위하여 도시한 공정 단면도.

도 19a 내지 도 19d는 도 5에 도시된 단계 'S58'~'S61'를 설명하기 위하여 도시한 공정 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : MEMS 센서 웨이퍼(제2 기판) 2 : 캡 웨이퍼(제1 기판)

11 : SOI 기판 12 : 절연막

13 : 실리콘층 13A : 1차 패터닝된 실리콘층

13B : 2차 패터닝된 실리콘층 13C : 3차 패터닝된 실리콘층

14 : 하드 마스크 PM : 감광막 패턴

14A : 하드 마스크 패턴 15 : 트렌치

15A : 확장된 트렌치 16 : 보호막

16A : 보호막 패턴 17 : 캐버티

HS : 허매틱 밀봉용 격벽 MP : 유동부

IP1~IP8 : 내부 패드 21 : 실리콘 산화층

22 : Al층 22A : 1차 패터닝된 Al층

1~8 : 내부 패드 1'~8' : 외부 패드

M1 : 내부 배선 24 : 절연막

24A : 평탄화된 절연막 24B : 패터닝된 절연막

V1~V8 : 제1 플러그 V1'~V8' : 제2 플러그

AP1~AP8 : 정렬 범프 27 : 씨드층

29 : 패턴 SL : 밀봉 라인

BB1~BB8 : 접합 범프 30 : 정렬마크용 홈

AM : 정렬마크

본 발명은 반도체 칩의 패키지(package) 기술에 관한 것으로, 특히 MEMS(Micro-Electro Mechanical Systems) 소자의 패키지 및 그 제조방법에 관한 것 이다.

일반적으로 MEMS(Micro-Electro Mechanical Systems, 이하, MEMS라 함)는 반도체 칩 내에 내장된 센서(sensor), 밸브(valve), 기어(gear), 반사경 그리고 구동기 등과 같은 아주 작은 기계장치와 컴퓨터를 결합하는 기술로서, '영리한 물건'이라고 불린다. 기본적으로 MEMS 기술은 반사경이나 센서와 같은 일부 기계장치가 제조된 아주 작은 실리콘 칩(silicon chip) 상의 마이크로 회로(micro-circuit)를 포함한다.

이러한 MEMS 기술은 같은 규모의 경제 하에서 전자부품들을 마이크로 전자(micro-electronic) 기술로 만들 수 있기 때문에 큰 관심을 모으고 있다. 또한 MEMS 기술은 차세대 융합기술의 근간이 되고 있을 뿐만 아니라 유비쿼터스(ubiquitous)의 핵심 구성 기술이 되고 있어 정부의 'IT839 정책'에서 한 축으로 자리 잡고 있다. 이러한 MEMS 기술은 한 번에 하나씩 마이크로 액츄에이터(Micro-actuator)와 센서를 제조하는 대신에 실리콘 웨이퍼(silicon wafer)에서 한번에 수백 개씩 제작할 수 있으며, 기존에 개발되어 입증된 실리콘 칩(silicon chip) 제조 기술을 그대로 적용할 수 있다. 이에 따라, 이미 구축되어 있는 기존의 웨이퍼 반도체 생산공장을 그대로 이용하여 실리콘 웨이퍼 상에서 상당한 개수의 MEMS 소자를 생산할 수 있다.

현재 MEMS 기술은 더욱 발전을 거듭하고 있으며, 이를 통해 제품 클래스(class)를 표준화하여 제조 과정 또한 제품 설계자가 대부분의 전자 제품에 사용된 것과 같은 방법을 기본으로 한 디자인 룰(design rule)에 집중할 수 있도록 하 였다.

그러나, MEMS 소자, 예컨대 센서는 패키징(packaging) 비용이 30~70%에 이를 정도로 매우 높아서 패키징의 고성능화 및 저비용을 구현하지 못하면 실용화에는 매우 큰 제약이 따를 것으로 판단된다. 최근에는 이러한 센서 등의 비용 절감을 위하여 양산화 공정을 이용하게 하는 웨이퍼 레벨 칩 스케일 패키지(Wafer Leveled Chip Scale Package, 이하 WLCSP라 함) 공정을 적용하려는 시도가 많이 이루어지고 있다. 이러한 WLCSP 공정은 MEMS 센서의 핵심공정일 뿐만 아니라 일반 SiP(System in Package) 공정에서도 핵심기술로 부각되고 있다. 그렇지만 WLCSP 공정을 적용하기 위해서는 접합(bonding) 기술의 확립이 매우 중요한 핵심기술로 대두 되고 있다.

이하에서는 현재 적용되고 있는 접합 기술에 대해 간략하게 설명하기로 한다.

첫번째로, 양극 접합(anodic bonding) 방법은 실리콘 웨이퍼에 파이렉스(pyrex)를 접합하는 방법으로서 상승된 온도에서 유리의 양단에 전압을 인가하면 유리 내부에 Na₂O성분이 이온화 되어 음극쪽에는 Na⁺양이온이 몰리게 되고 반대로 양극쪽에는 상대적으로 O₂ ^- 음이온이 전하층을 형성하게 된다. 이렇게 형성된 음이온의 전하층과 Al 전극 간에는 강한 정전력이 발생하고, 계면에 화학반응에 의한 강한 접합이 형성된다. 이러한 웨이퍼 레벨 공정은 실리콘 웨이퍼에 파이렉스를 300~500℃의 온도에서 300~1000V의 전압을 인가한 상태에서 3~10분정도 가열과 냉각을 반복적으로 진행하여 접합을 완성한다. 이때, 접합강도(bonding force)는 크게 요구되지 않는다.

이러한 방법은 표면 거칠기(surface roughness), 웨이퍼 휨(wafer bowing), 파티클(particle) 등의 영향에 대하여 크게 민감하지 않고, 접합하고자 하는 기판 사이에 매개 물질이나 완충층 등이 삽입되지 않아서 깨끗한 환경에서 간단하게 접합이 가능하며, 약 400℃이하, 1000V이하의 접합조건으로 접합이 가능한 장점이 있다. 또한, 금속과 유리, 유리와 유리, 실리콘과 유리 등 다양한 물질 간의 접합이 가능하다. 더욱이, 패키징 재료를 유리로 사용함으로써 외부에서 제작된 소자의 내부 및 동작을 시각적으로 관찰할 수 있는 장점이 있고, 접합된 소자의 내부에는 진공에 대한 허메틱(hermetic) 특성-공기가 통하지 않는 특성-을 가짐으로써 다양한 진공소자의 패키징에 적용이 가능하다. 또한, 다층구조의 접합을 제공하여 여러 가지의 3차원 형태의 MEMS 소자의 제작 기술로도 사용이 가능하여 응용도가 넓은 편이다. 특히, 패키징이 생체 친화성(biocompatible)이 높아 다양한 의료용 센서에 적용이 가능하다.

그러나, 이러한 방법의 가장 큰 단점은 알칼리 이온(alkali ion)이 증진(build up)되어 CMOS(Complementary Metal-Oxide Semiconductor) 호환성(compatibility)이 좋지 않다는 점이다. 특히, 이러한 방법에 적용되는 유리는 반도체 생산 공정에서 금기시 되는 Na성분으로 구성되어 있기 때문에 반도체 일괄 공정 라인(line)에서 적용은 불가능한 단점이 있다. 또한, 공정 진행시 O₂의 이탈(desorption)로 인하여 캐버티(cavity) 내부에 압력이 증가하는 문제점도 가지고 있다.

두번째로, 융착 접합(fusion bonding) 또는 SDB(Silicon Direct Bonding, 이하, SDB라 함) 방법은 붙이려는 2개의 실리콘 웨이퍼를 정렬하고, 두 웨이퍼 사이에 기계적 사이층(mechanical spacer)을 삽입한 후 압력을 가하면 웨이퍼 정중앙부터 붙기 시작하게 된다. 이러한 방법은 표면 청결(surface cleanliness)과 거칠기가 접합 특성(bonding quality)에 매우 큰 영향을 미치게 된다. 첫번째 접합 기술로서 설명된 양극 접합 방법은 표면 거칠기가 1㎛이하의 조건인 반면 SDB 방법은 표면 거칠기가 4nm이하의 조건으로서 표면 거칠기가 매우 중요한 조건이 되게 된다.

융착 접합의 접합 원리(bonding mechanism)는 4단계로 이루어지며 다음과 같다. 먼저, 제1 단계는 상온에서 300℃까지 가열하는 단계로서, 기판의 표면에 존재하는 산소, 수소, OH기, H₂O분자들이 서로 연결되고, 이를 통해 기판 간의 수소결합이 일어나 초기 접합이 이루어진다. 제2 단계는 300℃에서 700℃까지 가열하는 단계로서, 탈수화 반응에 의하여 H₂O 분자들이 결합으로부터 이탈되어 외부로 확산되고, 주로 OH기들에 의한 수소 결합들이 이루어진다. 또한, 실리콘 기판의 탄성적인 변형이 일어나 미접촉 영역들에 대한 접촉이 이루어지기 시작한다. 제3 단계는 700℃에서 1000℃까지 가열하는 단계로서, H₂O분자 뿐만 아니라 수소도 결합으로부터 이탈되어 외부로 활발히 확산되고, 이에 따라 산소 원자들이 접합 계면에 존재하는 결합이 이루어진다. 또한, 실리콘 기판의 탄성적인 변형이 더욱 활발해져 보다 강한 접합이 형성된다. 마지막 제4 단계는 1000℃이상의 고온 열처리를 하는 단계로서, 접합 계면에 존재하는 원소들이 실리콘의 내부 및 외부로의 확산을 통하여 대부분 소멸되고, 이와 아울러 실리콘 기판의 탄성 변형이 발생하여 완전한 접합을 이루게 된다.

이러한 융착 접합은 매개 물질로 완충층 등이 삽입되지 않기 때문에 산화나 확산공정과 같은 고온 열처리 공정을 적용할 수 있으며, 동일한 물질을 접합하기 때문에 열팽창계수가 일치하여 열 응력(thermal stress)을 거의 받지 않는 장점이 있다. 또한, 여러 구조물 들이 가공된 실리콘 기판을 접합하거나, 접합 후에 여러 공정을 거친 뒤 다시 기계적 가공을 행할 수 있으므로, 실리콘 미세가공(micromachining)을 이용한 센서 및 액츄에이터의 제작에 효과적으로 활용할 수 있다.

그러나, 이러한 융착 접합은 표면 거칠기, 불균일성(non-uniformity), 파티클 등에 매우 민감하다. 특히 웨이퍼 표면 거칠기는 옹스트롱 레벨(angstrom level)로 관리되어야 하는 문제가 있다. 이러한 문제 때문에 비록 1100℃의 고온 어닐(anneal)을 통하여 매우 강력한 공유결합(covalent bonding)을 형성하여 허메틱 밀봉(hermetic sealing)을 구현한다 할지라도 반도체 생산 공정에 적용하기에는 매우 어려운 면이 있다. 최근에는 이러한 문제점을 해결하기 위한 개선 방안으로 사전 플라즈마 처리(plasma treatment)를 통한 저온 공정에 대한 연구가 활발히 진 행되고 있다.

세번째로, 프릿 유리 접합(frit glass bonding)-밀봉 유리 접합(seal glass bonding)- 방법은 납성분을 주로 가지는 유리 가루를 바인더(binder)와 혼합하여 페이스트(paste) 형태로 만든 것을 스크린 프린터(screen printer), 압출성형(extrusion) 등의 다양한 방법으로 접합하기 위하여 MEMS 제조가 진행되는 위치에 놓고 약 450℃ 정도의 온도로 접합시키는 방법이다. 이러한 방법은 허메틱 밀봉(hermetic sealing)이 가능하고, 다양한 진공소자에도 적용이 가능한 장점은 있으나, 환경문제로 금기시하는 납성분을 이용하고, 웨이퍼에 칩 이외의 영역을 매우 많이 차지하기 때문에 반도체 생산 공장의 일괄 공정에 적용하기에는 사실상 불가능한 공정이 된다.

네번째로, 에폭시 접합(epoxy bonding)- 유기 접합(organic bonding)- 방법은 폴리이미드(polyimide)나 에폭시들의 고분자를 중간 접합 매개 물질로 사용하여 접합하는 것으로서 저온공정이 가능한 장점이 있다. 그러나, 이러한 방법은 허메틱하지 않고, 시간에 따른 노화 현상(aging effects)에 의해 제작되는 소자의 특성이 흔들리는 이동(drift) 특성을 보일 수도 있어서 현재는 고려의 대상이 아닌 접합방법이다.

전술한 바와 같이 기존에 제안된 접합 기술들, 특히 양극 접합 방법에서는 동일한 실리콘 웨이퍼를 사용하는 장점은 있으나, 고온 열처리에 기인된 열 붕괴(thermal degradation) 현상을 유발할 수 있으므로 신뢰성 높은 MEMS 소자의 특성을 확보하기 위해서는 열 계수(thermal coefficient)에 의한 응력 유발이 적고, 저온에서도 접합이 가능한 새로운 웨이퍼 레벨 접합 기술에 대한 연구가 필요한 실정이다.

이에 대한 접합 기술 개발의 일환 중 하나로 깊은 비아(deep via) 형성기술과 금속 간 접합(metal to metal bonding) 혹은 금속과 실리콘 웨이퍼 간 접합(metal to Si bonding) 공정이 제안되었다. 그러나, 깊은 비아 형성기술은 다음과 같은 문제점이 있다.

먼저, 깊은 비아 형성기술과 금속 간 접합 공정이 연계된 접합 기술은 MEMS 센서의 웨이퍼 내에 금속층(또는, 금속 배선)을 형성하기 위한 식각공정시 센서의 열화가 유발되고, 상부 패키지 역할을 하는 캡 웨이퍼(cap wafer) 내에 깊은 비아를 형성하기 위한 식각공정 제어가 어려운 문제가 있다. 이러한 문제는 균일한 전기도금(electroplating) 증착에도 영향을 미쳐 웨이퍼 간 접합 영역의 균일도 확보가 어려워 접합 여유도(bonding margin)가 매우 적어 수율 확보에 많은 어려움이 예상된다. 또한, 그라인딩 공정(grinding)을 ~100㎛까지 캡 웨이퍼를 가공해야 하기 때문에 역시 제조 단가가 높아지리라 예상되고, 수율 손실도 매우 클 것으로 예상된다.

또한, 깊은 비아 형성기술과 금속과 실리콘 웨이퍼 간 접합 공정이 연계된 접합 기술은 금속 간 접합 공정에서와 마찬가지로 캡 웨이퍼의 비아 깊이 제어가 어렵고, 패드와 센서 웨이퍼와의 연결 문제, 웨이퍼 간 접합 영역의 균일도 확보가 어려운 문제가 있으며, 이에 따라 접합 여유도가 매우 적어 수율 확보가 어려움이 예상된다. 또한, 이 기술 역시 그라인딩 공정을 ~100㎛까지 캡 웨이퍼를 가공해야 하기 때문에 역시 제조 단가가 높아지리라 예상되고, 수율 손실도 매우 클 것으로 예상된다.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 생산 공장의 일괄 공정에 적용할 수 있는 웨이퍼 레벨 패키지(wafer level package)를 적용한 MEMS 소자의 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.

상기한 본 발명의 목적을 달성하기 위한 일 측면에 따른 본 발명은, 캡 웨이퍼와, 상기 캡 웨이퍼 상에 형성된 복수의 접합 범프와, 상기 복수의 접합 범프의 외측부에 정렬되어 형성된 복수의 정렬 범프와, 상기 복수의 정렬 범프와 대응되는 부위에 복수의 제1 외부 패드가 형성되어 상기 캡 웨이퍼와의 접합시 상기 정렬 범프와 상기 제1 외부 패드가 접합된 MEMS 소자용 웨이퍼를 포함하는 MEMS 소자의 패키지를 제공한다.

또한, 본 발명의 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 제1 정렬마크가 형성되고, 제1 정렬 마크에 인접하도록 제1 외부 패드가 형성된 MEMS 소자용 웨이퍼를 준비하는 단계와, 상기 제1 정렬마크와 대응되는 부위에 제2 정렬마크가 형성되고, 복수의 접합 범프와, 상기 복수의 접합 범프와 내부 배선을 통해 각각 서로 연결된 복수의 정렬 범프가 상기 제1 외부 패드와 대응되는 부위에 형성된 캡 웨이퍼를 준비하는 단계와, 상기 제1 및 제2 정렬마크가 상호 대응되도록 상기 MEMS 소자용 웨이퍼와 상기 캡 웨이퍼를 접합시켜 상기 제1 외부 패드와 상기 정렬 범프를 접합시키는 단계와, 상기 제1 정렬마크를 기준으로 상기 캡 웨이퍼를 분리시키는 단계와, 상기 제2 정렬마크를 기준으로 상기 MEMS 소자용 웨이퍼를 분리시키는 단계를 포함하는 MEMS 소자의 패키지 제조방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.

실시예

도 1은 본 발명의 바람직한 실시예에 따른 MEMS 소자의 패키지를 설명하기 위하여 도시한 평면도이고, 도 2는 도 1에 도시된 I-I' 절취선을 따라 도시한 단면도이다. 여기서는 설명의 편의를 위해 다양한 MEMS 소자 중 센서(가속도, 각속도, 음향센서, 지자기, F-Bar 등)를 도시하였으나, 이는 일례로서 다양한 소자에 적용할 수 있다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 MEMS 소자의 패키지는 캡 웨이퍼(2)(이하, 제1 기판이라 함)와, 제1 기판(2)의 중앙부를 둘러싸도록 형성된 복수의 접합 범프(Bonding Bump)(BB1~BB8)와, 접합 범프(BB1~BB8)의 외측부에 정렬되고, 접합 범프(BB1~BB8)와 내부 배선을 통해 전기적으로 접속된 복수의 정렬 범프(Array Bump)(AB~AB8)와, 제1 기판(2)과 접합되는 MEMS 소자용 웨이퍼(1)(이하, 제2 기판이라 함)와, 제2 기판(1) 상에 형성되고, 제1 기판(2)에 형성된 복수의 정렬 범프(AB1~AB8)와 각각 전기적으로 접속된 복수의 외부 패드(OP1~OP8)를 포함한다. 또한, 본 발명의 실시예에 따른 MEMS 소자의 패키지는 복수의 접합 범프(BB1~BB8)를 둘러싸도록 제1 기판(2) 상에 형성된 밀봉 라인(Sealing Line)(SL)과, 밀봉 라인(SL)과 대응되도록 제2 기판(1) 상에 형성된 허메틱 밀봉용 격벽(HS)을 더 포함한다.

도 3 및 도 4를 결부시켜 구체적으로 설명하면 다음과 같다.

먼저, 제1 기판(2)은 복수의 접합 범프(BB1~BB8)와 각각 연결된 복수의 내부 패드(1~8)와, 복수의 내부 배선(M1)을 통해 복수의 내부 패드(1~8)와 각각 연결된 복수의 외부 패드(1'~8')를 포함한다. 이때, 복수의 내부 패드(1~8), 외부 패드(1'~8') 및 내부 배선(M1)은 동일층 상에서 동일한 금속배선 공정을 통해 동시에 형성된다. 또한, 제1 기판(2)은 복수의 내부 패드(1~8)와 복수의 접합 범프(BB1~BB8)를 상호 전기적으로 각각 연결하기 위한 복수의 비아 플러그(Via plug)(V1~V8)(이하, 제1 플러그라 함)와, 복수의 외부 패드(1'~8')와 정렬 범프(AP1~AP8)를 상호 전기적으로 각각 연결하기 위한 복수의 비아 플러그 (V1'~V8')(이하, 제2 플러그라 함)를 포함한다. 이때, 복수의 제1 및 제2 플러그(V1~V8, V1'~V8')는 싱글 다마신(single damascene) 공정을 통해 동일층 상에서 동시에 형성된다.

복수의 접합 범프(BB1~BB8)는 밀봉 라인(SL)에 의해 둘러싸이도록 제1 기판(2) 상에 예컨대 총 8개가 형성된다. 4개는 밀봉 라인(SL)의 각 모서리 부위에 각각 하나씩 형성되고, 나머지 4개는 밀봉 라인(SL)의 각 모서리 사이에 각각 하나씩 형성된다. 이러한 복수의 접합 범프(BB1~BB8)는 제1 및 제2 기판(1, 2) 접합시 제2 기판(1)에 형성된 복수의 내부 패드(IP1~IP8)와 각각 전기적으로 접속된다. 여기서, 접합 범프(BB1~BB8)의 개수와 형성되는 위치는 제한되지 않으며 설계에 따라 조정될 수 있다.

밀봉 라인(SL)은 제1 및 제2 기판(1, 2) 접합시 허매틱 밀봉(hermetic sealing)을 구현하기 위한 것으로, 복수의 접합 범프(BB1~BB8)를 둘러싸도록 형성된다. 이러한 밀봉 라인(SL)은 접합시 제2 기판(1)의 허메틱 밀봉용 격벽(HS)과 접합된다.

복수의 정렬 범프(AB1~AB8)는 제2 기판(1)에 형성된 복수의 외부 패드(OP1~OP8)와 각각 대응되도록 사각형 울타리 형태를 갖는 밀봉 라인(SL)의 4면 중 어느 하나의 면의 외측부에 일렬로 형성되거나, 설계에 따라서는 밀봉 라인(SL)의 각 면에 적정 개수로 분산되어 형성될 수도 있다. 그리고, 정렬 범프(AB1~AB8)는 제1 및 제2 기판(1, 2) 접합시 제2 기판(1)에 형성된 복수의 외부 패드(OP1~OP8)와 각각 접착된다.

제2 기판(1)은 SOI(Silicon On Insulator) 기판(11), 산화막 계열의 절연막(12), 저저항 실리콘층 패턴(13C) 및 실리콘층 패턴(13C) 상에 각각 형성된 금속패드(18)로 이루어진다.

실리콘층 패턴(13C)은 에피층(epi-layer)으로서, 서로 분할되어 형성된 유동부(moving part, MP), 고정부로 복수의 내부 패드(IP1~IP8)를 지지하는 지지층과, 허매틱 밀봉용 격벽(HS)으로 기능하며, 이들 사이에는 캐버티(cavity, 17)가 형성된다. 또한, 허매틱 밀봉용 격벽(HS)의 외측, 즉 제1 기판(2)의 정렬 범프(AB1~AB8)와 대응되는 부위에는 외부 패드(OP1~OP8)를 지지하기 위한 지지층이 형성된다.

유동부(MP)는 빗살(the teeth of a comb) 형태로 이루어지며, 도 2 내지 도 4에 도시된 바와 같이 복수의 패턴이 서로 분할되어 제2 기판(1)과 분리되어 있으나 사실상 고정부에 의해 지지된다.

내부 패드(IP1~IP8)는 제1 및 제2 기판(1, 2) 접합시 제1 기판(2)에 형성되는 접합 범프(BB1~BB8)와 접촉되기 위하여 제1 기판(2)의 내부 패드(1~8)와 상호 대응되게 형성된다.

허메틱 밀봉용 격벽(HS)은 제1 및 제2 기판(1, 2) 접합시 제1 기판(2)의 밀봉 라인(SL)과 접합되어 제1 및 제2 기판(1, 2)의 접합을 통해 형성되는 패키지 내부를 밀봉시킨다.

외부 패드(OP1~OP8)는 외부 장치와의 와이어 접합(wire bonding)(31)을 위한 패드로 기능하며, 와이어 접합을 통해 외부 장치 예컨대, PCB(Printed Circuit Board)와 전기적으로 접속된다.

상기에서, 복수의 접합 범프(BB1~BB8), 밀봉 라인(SL), 복수의 정렬 범프(AB1~AB8) 및 외부 패드(OP1~OP8) 각각은 UBM(Under Bump Metallization) 공정을 통해 형성될 수 있다. 이때, 복수의 접합 범프(BB1~BB8), 밀봉 라인(SL), 정렬 범프(AB1~AB8) 및 외부 패드(OP1~OP8) 각각은 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성되거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 적층 구조로 형성된다. 또한, 복수의 접합 범프(BB1~BB8), 밀봉 라인(SL) 및 정렬 범프(AB1~AB8) 각각은 UBM층/Cu/솔더 캡(solder cap) 또는 UBM층/Au/솔더 캡 구조로도 형성될 수 있다. 이때, UBM층은 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성되거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 구조로도 형성될 수 있다. 또한, 복수의 접합 범프(BB1~BB8), 밀봉 라인(SL), 정렬 범프(AB1~AB8) 및 외부 패드(OP1~OP8) 각각은 Au, Cu 및 Ni 중 선택된 어느 하나의 물질로 형성될 수 있다.

이하, 도 1 내지 도 4를 통해 설명된 본 발명의 MEMS 소자의 패키지 제작방법을 설명하기로 한다.

도 5는 본 발명의 MEMS 소자의 패키지 제작방법을 설명하기 위한 공정 흐름도이다. 여기서, 도 5는 MEMS 소자를 먼저 제작하고, 캡 웨이퍼를 제작하는 공정 순서로 진행되었으나, 이는 설명의 편의를 위한 것으로 그 반대 혹은 동시에 진행 할 수도 있다.

도 5를 참조하면 다음과 같다.

캡 웨이퍼 제작공정

설명의 편의를 위해 캡 웨이퍼 제작공정을 먼저 설명하기로 한다.

먼저, 실리콘 산화층(SiO₂)(21)이 형성된 제2 기판(1) 상에 복수의 내부 패드(1~8), 외부 패드(1'~8') 및 내부 배선(M1)을 형성한다(S54). 단계 'S54'의 과정을 도 6, 도 7a 내지 도 7d를 결부시켜 구체적으로 설명하기로 한다. 여기서, 도 6은 평면도이고, 도 7a 내지 도 7d는 도 6에 도시된 I-I' 절취선을 따라 도시한 단면도이다.

도 7a에 도시된 바와 같이, 실리콘 산화층(21)이 형성된 제2 기판(1) 상에 전도성 물질로 알루미늄(Al, 이하, Al이라 함)층(22)을 형성한다. 이어서, 도 7b에 도시된 바와 같이 Al층(22) 상에 감광막을 도포한 후 포토 마스크(photomask)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(PM)을 형성한다. 이어서, 도 7c에 도시된 바와 같이, 감광막 패턴(PM)을 식각 마스크로 이용한 식각공정을 실시하여 Al층(22, 도 7b참조)을 식각한다. 이로써, 내부 패드(1~8) 및 외부 패드(1'~8')와 이 패드들(1~8, 1'~8')을 각각 서로 연결하는 내부 배선(M1)으로 각각 기능하는 복수의 패턴(22A)이 형성된다. 이어서, 도 7d에 도시된 바와 같이, 스트립 공정(strip)을 통해 감광막 패턴(PM)을 제거한다.

상기 도 7a 내지 도 7d에 도시된 공정을 모두 완료하면, 도 6에 도시된 바와 같이 내부 패드(1~8)와, 외부 패드(1'~8')와, 이 패드들(1~8, 1'~8')을 각각 서로 연결하는 내부 배선(M1)이 형성된다. 이때, 내부 패드(1~8)가 형성되는 위치는 도 8에 도시된 MEMS 센서 다이(die)의 내부 패드(IP1~IP8)와 각각 대응되는 부위가 되며, 도 9에 도시된 바와 같이 제1 및 제2 기판(1, 2) 접합시 상호 대응되도록 접합된다. 또한, 외부 패드(1'~8')가 형성되는 위치는 도 8에 도시된 MEMS 센서의 외부 패드(OP1~OP8)와 각각 대응되는 부위가 되며, 도 9에 도시된 바와 같이 제1 및 제2 기판(1, 2) 접합시 상호 대응되도록 접합된다.

그 다음 공정으로, 제1 및 제2 플러그(V1~V8, V1'~V8')를 형성한다(S55). 단계 'S55'의 과정을 도 10, 도 11a 내지 도 11d를 결부시켜 구체적으로 설명하기로 한다. 여기서, 도 10은 평면도이고, 도 11a 내지 도 11d는 도 10에 도시된 I-I' 절취선을 따라 도시한 단면도이다.

도 11a에 도시된 바와 같이, 내부 패드(1~8)와, 외부 패드(1'~8')와, 내부 배선(M1)이 형성된 전체 구조 상부를 덮도록 절연막(24)을 증착한다. 이때, 절연막(24)은 산화막 계열의 물질로 형성할 수 있다. 예컨대, BPSG( Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), SOG(Spin On Glass), SOD(Spin On Dielectric) 막으로 형성할 수 있다. 이어서, 도 11b에 도시된 바와 같이 CMP(Chemical Mechanical Polishing) 공정을 실시하여 절연막(24, 도 11a참조)을 평탄화한 후 평탄화된 절연막(24A) 상에 감광막 패턴(PM)을 형성한다. 이어서, 도 11c에 도시된 바와 같이, 감광막 패턴(PM)을 식각 마스크로 이용한 식각공정을 실시하여 내부 패드(1~8)와 외부 패드(1'~8')가 각각 노출되는 비아(via)(화살표 참조)를 형성한 후 감광막 패턴(PM)을 제거한다. 이어서, 도 11d에 도시된 바와 같이, 비아가 매립되도록 텅스텐(W)을 증착한 후 CMP 공정을 실시하여 패드(1~8, 1'~8')와 각각 연결되는 제1 및 제2 플러그(V1~V8, V1'~V8')를 형성한다. 여기서, '24B'는 평탄화된 절연막(24A) 내에 비아가 형성된 상태의 절연막을 나타낸다.

상기 도 11a 내지 도 11d에 도시된 공정을 모두 완료하면, 도 10에 도시된 바와 같이 패드(1~8, 1'~8')와 각각 연결되는 제1 및 제2 플러그(V1~V8, V1'~V8')가 형성된다. 이때, 제1 플러그(V1~V8)가 형성되는 위치는 도 12 및 도 13에 도시된 바와 같이, 제1 및 제2 기판(1, 2) 접합시 MEMS 센서 다이의 내부 패드(IP1~IP8)와 각각 대응되는 부위가 된다.

그 다음 공정으로, 접합 범프(BB1~BB8), 정렬 범프(AB1~AB8) 및 밀봉 라인(SL)을 형성한다(S56). 단계 'S56'의 과정을 도 14, 도 15a 내지 도 15d를 결부시켜 구체적으로 설명하기로 한다. 여기서, 도 14는 평면도이고, 도 15a 내지 도 15d는 도 14에 도시된 I-I' 절취선을 따라 도시한 단면도이다.

도 15a에 도시된 바와 같이, 정렬 범프(AP1~AP8)를 포함하는 전체 구조 상부면의 단차를 따라 씨드층(seed layer)(27)을 형성한다. 이어서, 도 15b에 도시된 바와 같이, 감광막 패턴(PM)을 형성한다. 이어서, 도 15c에 도시된 바와 같이, 감광막 패턴(PM)을 이용한 전기도금공정을 실시하여 접합 범프(BB1~BB8), 정렬 범프(AB1~AB8) 및 밀봉 라인(SL)용 금속층(29)을 형성한다. 이때, 금속층(29)은 UBM(Under Bump Metallization) 공정을 이용하여 TiW/Au, Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV, CrV 중 선택된 어느 하나로 형성할 수 있으며, 이들 물질에 Au, Cu, Ni 등이 적층된 구조도 가능하다. 이어서, 도 15d에 도시된 바와 같이, 감광막 패턴(PM)을 제거한 후 씨드층(27)을 식각하여 접합 범프(BB1~BB8), 정렬 범프(AB1~AB8) 및 밀봉 라인(SL)을 형성한다. 이어서, 쏘잉(sawing) 공정을 통해 정렬 범프(AB1~AB8)의 외측으로 노출되는 절연막(12B)과 실리콘 산화층(21)의 일부를 식각하여 정렬 마크(AM)용 홈(30)을 형성한다. 이때, 정렬 마크(AM)를 형성하는 이유는 후속 제2 기판(1)과의 접합공정시 정렬 범프(AB1~AB8)와 외부 패드(OP1~OP8)를 서로 정렬시키기 위함이다.

한편, 도 15d에 도시된 바와 같이 접합 범프(BB1~BB8), 정렬 범프(AB1~AB8) 및 밀봉 라인(SL)은 높이 변동을 최소화하기 위하여 동일한 폭으로 형성할 수 있다. 또한, 접합 범프(BB1~BB8)와 밀봉 라인(SL)의 면적은 제1 기판(2)의 전체 면적 대비 7~35% 정도가 되도록 형성하는 것이 바람직한데, 그 이유는 제1 및 제2 기판(1, 2) 간의 접합 강도는 접합 범프(BB1~BB8)와 밀봉 라인(SL)에 의해 크게 영향을 받기 때문이다. 즉, 제1 및 제2 기판(1, 2) 접합 후 실시되는 후속 백 그라인딩(back grinding) 공정시 이 두 기판(1, 2) 간의 충분한 접합 강도를 유지하기 위함이다. 예컨대, 접합 범프(BB1~BB8)와 밀봉 라인(SL)의 두께는 MEMS 센서의 유동부(MP)가 내장되기 위한 공간 확보를 위해 10~30㎛의 범위 내에서 형성하는 것이 바람직하고, 그 폭은 접착 강도를 고려하여 10~100㎛ 범위 내에서 형성하는 것이 바람직하다.

상기 도 15a 내지 도 15d에 도시된 공정을 모두 완료하면, 도 14, 도 16 및 도 17에 도시된 바와 같이 접합 범프(BB1~BB8)가 각각 제1 플러그(V1~V8)와 연결되도록 형성된다. 그리고, 밀봉 라인(SL)이 접합 범프(BB1~BB8)를 둘러싸도록 형성되며, 밀봉 라인(SL)의 외측으로 정렬 범프(AB1~AB8)가 형성된다.

한편, MEMS 센서 제작공정은 다음과 같은 방법으로 진행된다.

MEMS 센서 제작공정

다양한 종류의 MEMS 센서 구성요소(예컨대, 가속도, 각속도, 음향센서, 지자기, F-Bar 등)를 형성하기 위한 패터닝공정 및 릴리스(release) 공정을 실시한다(S51, S52). 이어서, 금속패드 공정을 실시하여 외부 패드(OP1~OP8)를 형성한다(S53). 단계 'S51' 내지 'S53' 과정을 도 18a 내지 도 18i를 결부시켜 구체적으로 설명하기로 한다.

먼저, 도 18a에 도시된 바와 같이, 저저항의 SOI 기판(11) 상에 절연막(산화막 계열의 막)(12)과 실리콘층(13)을 형성한다. 이어서, 도 18b에 도시된 바와 같이, 실리콘층(13) 상에 하드 마스크(hard mask)(14)를 형성한다. 이어서, 도 18c에 도시된 바와 같이, 하드 마스크(14) 상에 감광막 패턴(PM)을 형성한 후 상기 감광막 패턴(PM)을 식각 마스크로 이용한 식각공정을 실시하여 복수의 트렌치(15)를 형성한다. 이때, 복수의 트렌치(15) 중 도면상에서 가장 좌측에 형성된 트렌치는 정렬 마크용 트렌치로서, 도 15d에 도시된 정렬 마크(AM)와 대응된다. 또한, 가장 좌측에 형성된 트렌치에 인접하게 형성된 트렌치는 외부 패드(OP1~OP8)를 지지하기 위한 지지층을 정의하기 위함이며, 기타 다른 트렌치들은 센서 구조물층-MEMS 센서의 유동부-를 정의하기 위함이다. 이어서, 도 18d에 도시된 바와 같이, 감광막 패턴(PM)을 제거한 후 트렌치(15)를 포함하는 전체 구조 상부면의 단차를 따라 보호막(passivation layer)(16)을 증착한다. 이어서, 도 18e에 도시된 바와 같이, 보호막(16)을 식각하여 각 트렌치(15, 도 18c참조)의 내측벽에 각각 스페이서 형태의 보호막 패턴(16A)을 형성한다. 이어서, 도 18f에 도시된 바와 같이, 식각공정을 실시하여 트렌치(15, 도 18c참조)를 절연막(12)의 상부가 노출될 때까지 확장시킨다. 이로써, 정렬 마크(AM)용 트렌치(15A)와 MEMS 센서의 고정부 및 유동부를 정의하는 복수의 트렌치(15A)가 형성된다. 이어서, 도 18g에 도시된 바와 같이, 보호막(16)을 식각 장벽층으로 이용하여 일명 실리콘 릴리스 공정(Silicon release)으로 불리는 습식식각공정을 실시하여 트렌치(15A)의 저부를 수평방향으로 식각한다. 이로써, 캐버티(17)가 형성된다. 이어서, 도 18h에 도시된 바와 같이, 하드 마스크 패턴(14A)과 보호막 패턴(16A, 도 18g)을 제거하여 센서 구조물, 즉 유동부(MP), 복수의 내부 패드(IP1~IP8)용 구조물, 허매틱 밀봉용 격벽(HS), 외부 패드(OP1~OP8)를 지지하기 위한 구조물을 형성한다. 이어서, 도 18i에 도시된 바와 같이, 각 구조물(13C) 상부에 금속 증착공정을 실시하여 금속패드(18)를 형성한다. 이때, 금속 증착공정은 전술한 바와 같이, UBM층/금속층이 적층된 구조 또는 금속층 단층 구조로 형성할 수 있다. 이때, 상기 UBM층은 TiW/Au, Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나로 형성할 수 있으며, 또한 상기 금속층은 Au, Cu, Ni 등으로 형성할 수 있다. 이로써, 외부 패드(OP1~OP8)가 형성된다. 한편, 도 18g에서, 습식식각공정 후 트렌치(15A)들 중 캐버티(17)가 형성되는 트렌치(15A) 뿐만 아니라 다른 트렌치(15A) 또한 식각되어 확장되나, 여기서는 설명의 편의를 위해 도시하지 않았다. 또한, 도 18i에서, 금속 증착공정을 통해 캐버티(17) 영역 이외의 트렌치(15A)의 절연막(12) 상에도 금속패드(18)가 증착되나, 여기서는 설명의 편의를 위해 도시하지 않았다.

한편, 패키지 공정은 다음과 같은 방법으로 진행된다.

패키지 공정

도 5 및 도 19a에 도시된 바와 같이 상기 캡 웨이퍼 제작공정과 MEMS 센서 제작공정을 통해 각각 제작된 제1 및 제2 기판(1, 2)을 서로 대향하는 방향으로 위치시킨 후 접합시킨다(S58). 이때, 제1 및 제2 기판(1, 2)은 이미지(image) 투영방식으로 서로 정렬시킨 후 접합을 진행한다. 이어서, 도 19b에 도시된 바와 같이 제1 기판(2)에 대하여 백 그라인딩(back grinding) 공정을 실시하여 제1 기판(2)의 배면을 그라인딩한다(S59). 이때, 제1 기판(2)에 형성된 정렬 마크(AM)가 완전 관통되도록 백 그라인딩을 실시하여 정렬 마크(AM)를 경계로 자동적으로 정렬 범프(AB1~AB8)의 외측부의 구조물을 분리시키거나, 정렬 마크(AM)가 드러나도록 실시한 후 별도의 쏘잉 공정을 실시하여 구조물을 분리시킬 수도 있다. 또한, 쏘잉 공정으로만 구조물을 분리시킬 수도 있다. 이어서, 도 19c에 도시된 바와 같이, 제2 기판(1)의 정렬 마크(AM)에 대하여 쏘잉 공정을 실시하여 외부 패드(OP1~OP8) 지지물(13C)의 외측에 위치된 구조물을 분리시킨다(S60). 이때, 제2 기판(1)에 대해서도 백 그라인딩 공정을 실시할 수도 있다. 이어서, 도 19d에 도시된 바와 같이, 외부 패드(OP1~OP8)와 연결되는 와이어 접합(31)을 포함하는 패키징 공정을 실시하여 공정을 완료한다(S61). 이때, 패키징 공정은 와이어 접합공정 대신에 솔더링(soldering) 공정, 범프 공정 및 플라스틱 몰딩(plastic moldering) 공정으로 실시할 수도 있다.

본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한 다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.

첫째, 본 발명에 의하면, 다층 구조의 Al 금속배선 형성기술을 이용하여 캡 웨이퍼에 내부 패드(1~8), 외부 패드(1'~8') 및 내부 배선(M1)을 형성함으로써 기존의 깊은 비아(deep via)를 이용한 배선 형성공정시 나타날 수 있는 접합 범프(BB1~BB8)에 대한 높이 변동(height variation)을 감소시켜 접합 수율을 향상시킬 수 있다.

둘째, 본 발명에 의하면, 캡 웨이퍼에 DLM(Dual Layer Metalazation) 공정을 이용하여 하부 배선으로 내부 패드(1~8), 외부 패드(1'~8') 및 내부 배선(M1)을 형성한 후 그 상부에 비아 플러그를 통해 전기적으로 접속된 범프를 형성하고, 이렇게 형성된 범프를 접합 범프(BB1~BB8), 밀봉 라인(SL) 및 정렬 범프(AB1~AB8)로 사용함으로써 배선 레이 아웃(lay out)에 대한 자유도를 높일 수 있으며, 더 나아가서는 칩 크기의 정형화를 꾀할 수 있다.

세째, 본 발명에 의하면, 접합 물질로 이용하는 접합 범프(BB1~BB8)의 높이를 이용하여 MEMS 소자의 유동부(MP)가 필요로 하는 공간을 확보함으로써 캐버티(cavity) 제작을 위한 별도의 공정을 생략할 수 있으므로 공정의 단순화를 꾀할 수 있다.

네째, 본 발명에 의하면, MEMS 센서의 웨이퍼가 아닌 평평한 캡 웨이퍼에 금속 배선 공정을 통해 배선(패드, 내부 배선)을 형성함으로써 배선뿐만 아니라 로직 칩(logic chip)-센서 드라이버 IC, NVM(Non-Volatile Memory) 등 탑재 가능- 제작공정을 캡 웨이퍼 제작공정에서 진행하는 것이 가능하며, 이를 통해 MEMS 센서의 고집적화를 꾀할 수 있다.

더 나아가 본 발명은 기존의 방법으로 적용하기 어려운 반도체 생산 공정의 일괄 라인에서의 적용이 가능하고, 이에 따라 양산성 및 제조 단가를 절감할 수 있으며, 센서 소자 뿐만 아니라, 웨이퍼 레벨 공정 3D 제작공정, SiP 공정에도 적용가능하다.

Claims

캡 웨이퍼;

상기 캡 웨이퍼 상에 형성된 복수의 접합 범프

상기 복수의 접합 범프의 외측부에 정렬되어 형성된 복수의 정렬 범프;

상기 복수의 정렬 범프와 대응되는 부위에 복수의 제1 외부 패드가 형성되어 상기 캡 웨이퍼와의 접합시 상기 정렬 범프와 상기 제1 외부 패드가 접합된 MEMS 소자용 웨이퍼; 및

상기 복수의 접합 범프를 둘러싸도록 상기 복수의 접합 범프와 상기 정렬 범프 사이에 형성된 밀봉 라인을 포함하되,

상기 복수의 접합 범프는 상기 밀봉 라인과 동일 높이로 형성된 MEMS 소자의 패키지.
삭제
제 1 항에 있어서,

상기 접합 범프와 상기 밀봉 라인은 동일층 상에 형성된 MEMS 소자의 패키지.
제 1 항에 있어서,

상기 캡 웨이퍼는,

복수의 내부 패드;

복수의 제2 외부 패드; 및

상기 복수의 내부 패드와 상기 복수의 제2 외부 패드를 각각 전기적으로 연결하는 복수의 내부 배선;

상기 복수의 내부 패드, 상기 복수의 제2 외부 패드 및 상기 복수의 내부 배선을 덮는 절연막;

상기 절연막 내에 형성되어 상기 복수의 내부 패드와 상기 복수의 접합 범프를 각각 연결하는 복수의 제1 플러그; 및

상기 절연막 내에 형성되어 상기 복수의 제2 외부 패드와 상기 복수의 정렬 범프를 각각 연결하는 복수의 제2 플러그

를 포함하는 MEMS 소자의 패키지.
제 4 항에 있어서,

상기 복수의 내부 패드, 상기 복수의 제2 외부 패드 및 상기 내부 배선은 동일층 상에 형성된 MEMS 소자의 패키지.
제 4 항에 있어서,

상기 복수의 제1 및 제2 플러그는 동일층 상에 형성된 MEMS 소자의 패키지.
제 1 항에 있어서,

상기 MEMS 소자용 웨이퍼는,

SOI 기판;

상기 SOI 기판 상에 형성된 절연막;

상기 절연막 상에 형성된 상기 제1 외부 패드 및 내부 패드를 각각 지지하기 위한 복수의 제1 및 제2 지지층;

상기 복수의 제1 및 제2 지지층과 분리되어 상기 밀봉 라인과 접합되는 격벽;

상기 복수의 제1 지지층 상에 형성되어 상기 정렬 범프와 접합되는 상기 제1 외부 패드;

상기 복수의 제2 지지층 상에 형성된 내부 패드; 및

상기 복수의 제2 지지층에 의해 지지되는 유동부

를 포함하는 MEMS 소자의 패키지.
제 7 항에 있어서,

상기 복수의 제1 지지층과, 상기 제2 지지층과, 상기 격벽과, 상기 유동부는 동일한 물질로 형성된 MEMS 소자의 패키지.
제 8 항에 있어서,

상기 복수의 제1 지지층과, 상기 제2 지지층과, 상기 격벽과, 상기 유동부는 실리콘층으로 형성된 MEMS 소자의 패키지.
제 7 항에 있어서,

상기 격벽은 상기 밀봉 라인과 접착된 MEMS 소자의 패키지.
제 7 항에 있어서,

상기 캡 웨이퍼와 상기 MEMS 소자용 웨이퍼는 상기 밀봉 라인 및 상기 격벽에 의해 간격이 유지되는 MEMS 소자의 패키지.
삭제
제 1 항 또는 제 7 항에 있어서,

상기 제1 외부 패드는 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성되거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 적층 구조로 형성된 MEMS 소자의 패키지.
제 1 항 또는 제 7 항에 있어서,

상기 제1 외부 패드는 UBM층/Cu/솔더 캡(solder cap) 또는 UBM층/Au/솔더 캡 구조로 형성된 MEMS 소자의 패키지.
제 14 항에 있어서,

상기 UBM층은 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성되거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 구조로도 형성된 MEMS 소자의 패키지.
제1 정렬마크가 형성되고, 제1 정렬 마크에 인접하도록 제1 외부 패드가 형성된 MEMS 소자용 웨이퍼를 준비하는 단계;

상기 제1 정렬마크와 대응되는 부위에 제2 정렬마크가 형성되고, 복수의 접합 범프와, 상기 복수의 접합 범프와 내부 배선을 통해 각각 서로 연결된 복수의 정렬 범프가 상기 제1 외부 패드와 대응되는 부위에 형성된 캡 웨이퍼를 준비하는 단계;

상기 제1 및 제2 정렬마크가 상호 대응되도록 상기 MEMS 소자용 웨이퍼와 상기 캡 웨이퍼를 접합시켜 상기 제1 외부 패드와 상기 정렬 범프를 접합시키는 단계;

상기 제1 정렬마크를 기준으로 상기 캡 웨이퍼를 분리시키는 단계; 및

상기 제2 정렬마크를 기준으로 상기 MEMS 소자용 웨이퍼를 분리시키는 단계

를 포함하는 MEMS 소자의 패키지 제조방법.
제 16 항에 있어서,

상기 MEMS 소자용 웨이퍼를 준비하는 단계는,

SOI 기판 상에 절연막을 형성하는 단계;

상기 절연막 상에 실리콘층을 형성하는 단계;

상기 실리콘층 내에 상기 제1 정렬마크용 트렌치를 포함하는 복수의 트렌치를 형성하는 단계;

상기 트렌치의 저부를 확장시켜 서로 분리된 상기 제1 외부 패드 및 내부 패드를 각각 지지하기 위한 복수의 제1 및 제2 지지층과, 격벽과, 유동부를 형성하는 단계; 및

상기 제1 지지층과, 상기 제2 지지층과, 상기 격벽과, 상기 유동부 상부에 각각 금속패드를 증착하는 단계

를 포함하는 MEMS 소자의 패키지 제조방법.
제 17 항에 있어서,

상기 금속패드는 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성하거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 적층 구조로 형성하는 MEMS 소자의 패키지 제조방법.
제 17 항에 있어서,

상기 금속패드는 UBM층/Cu/솔더 캡(solder cap) 또는 UBM층/Au/솔더 캡 구조 로 형성하는 MEMS 소자의 패키지 제조방법.
제 19 항에 있어서,

상기 UBM층은 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성하거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 구조로도 형성하는 MEMS 소자의 패키지 제조방법.
제 16 항에 있어서,

상기 캡 웨이퍼를 준비하는 단계는,

실리콘 산화층 상에 복수의 내부 패드와, 복수의 제2 외부 패드와, 상기 복수의 내부 패드와 상기 복수의 제2 외부 패드를 각각 서로 연결하는 복수의 내부 배선을 형성하는 단계;

상기 복수의 내부 패드와, 상기 복수의 제2 외부 패드와, 상기 복수의 내부 배선을 덮도록 절연막을 형성하는 단계;

상기 복수의 내부 패드와 상기 복수의 제2 외부 패드가 각각 노출되는 복수의 제1 및 제2 비아를 형성하는 단계;

상기 복수의 제1 및 제2 비아가 각각 매립되도록 상기 복수의 접합 범프와 상기 복수의 정렬 범프와 각각 연결되는 복수의 제1 및 제2 플러그를 형성하는 단계;

상기 복수의 제1 및 제2 플러그와 각각 연결되도록 상기 접합 범프와 상기 정렬 범프를 형성하는 동시에 상기 접합 범프와 상기 정렬 범프 사이에 밀봉 라인을 형성하는 단계; 및

상기 정렬 범프와 인접하도록 상기 절연막을 식각하여 상기 제2 정렬마크를 형성하는 단계

를 포함하는 MEMS 소자의 패키지 제조방법.
제 21 항에 있어서,

상기 접합 범프, 상기 정렬 범프 및 상기 밀봉 라인은 각각 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성하거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 적층 구조로 형성하는 MEMS 소자의 패키지 제조방법.
제 21 항에 있어서,

상기 접합 범프, 상기 정렬 범프 및 상기 밀봉 라인 각각은 UBM층/Cu/솔더 캡(solder cap) 또는 UBM층/Au/솔더 캡 구조로 형성하는 MEMS 소자의 패키지 제조 방법.
제 23 항에 있어서,

상기 UBM층은 Ti, TiW, Ni, Cu, W, Au, Pt, Ag, Al, NiV 및 CrV 중 선택된 어느 하나의 물질로 형성하거나, 이들 물질 중 선택된 어느 하나의 물질 상부에 Au, Cu 및 Ni 중 선택된 어느 하나의 물질이 적층된 구조로도 형성하는 MEMS 소자의 패키지 제조방법.
제 21 항에 있어서,

상기 접합 범프는 10~30㎛ 두께, 10~100㎛의 폭으로 형성하는 MEMS 소자의 패키지 제조방법.
제 16 항에 있어서,

상기 제1 정렬마크를 기준으로 상기 캡 웨이퍼를 분리시키는 단계는 상기 캡 웨이퍼의 배면을 그라인딩하는 백 그라인딩 공정으로 실시하는 MEMS 소자의 패키지 제조방법.
제 16 항에 있어서,

상기 제1 정렬마크를 기준으로 상기 캡 웨이퍼를 분리시키는 단계는 쏘잉 공정을 이용하여 실시하는 MEMS 소자의 패키지 제조방법.
제 16 항에 있어서,

상기 제2 정렬마크를 기준으로 상기 MEMS 소자용 웨이퍼를 분리시키는 단계는 상기 MEMS 소자용 웨이퍼의 배면을 그라인딩하는 백 그라인딩 공정으로 실시하는 MEMS 소자의 패키지 제조방법.
제 16 항에 있어서,

상기 제2 정렬마크를 기준으로 상기 MEMS 소자용 웨이퍼를 분리시키는 단계는 쏘잉 공정을 이용하여 실시하는 MEMS 소자의 패키지 제조방법.