KR100844929B1 - Method for fabricating semiconductor device having metal-gate electrode - Google Patents

Method for fabricating semiconductor device having metal-gate electrode Download PDF

Info

Publication number
KR100844929B1
KR100844929B1 KR1020020037218A KR20020037218A KR100844929B1 KR 100844929 B1 KR100844929 B1 KR 100844929B1 KR 1020020037218 A KR1020020037218 A KR 1020020037218A KR 20020037218 A KR20020037218 A KR 20020037218A KR 100844929 B1 KR100844929 B1 KR 100844929B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
semiconductor device
polysilicon
forming
Prior art date
Application number
KR1020020037218A
Other languages
Korean (ko)
Other versions
KR20040001884A (en
Inventor
임관용
조흥재
안태항
차태호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037218A priority Critical patent/KR100844929B1/en
Publication of KR20040001884A publication Critical patent/KR20040001884A/en
Application granted granted Critical
Publication of KR100844929B1 publication Critical patent/KR100844929B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 게이트 재산화공정시 게이트전극을 이루는 금속막의 산화를 방지하면서, 게이트전극을 이루는 금속막과 폴리실리콘막의 계면에 산소가 침투되는 것을 방지하는데 적합한 반도체소자의 제조 방법을 제공하기 위한 것으로, 반도체기판상에 게이트산화막을 형성하는 단계, 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막상에 금속막을 형성하는 단계, 상기 금속막과 상기 폴리실리콘막을 순차적으로 패터닝하여 게이트패턴을 형성하는 단계, 상기 게이트패턴을 포함한 전면에 산화예정막을 형성하는 단계, 및 선택적 재산화 공정을 수행하여 상기 산화예정막을 산화시키는 단계를 포함한다.
The present invention is to provide a method of manufacturing a semiconductor device suitable for preventing oxygen from penetrating the interface between the metal film constituting the gate electrode and the polysilicon film while preventing oxidation of the metal film constituting the gate electrode during the gate reoxidation process. Forming a gate oxide film on a substrate, forming a polysilicon film on the gate oxide film, forming a metal film on the polysilicon film, and sequentially patterning the metal film and the polysilicon film to form a gate pattern Forming an oxide film on the entire surface including the gate pattern; and oxidizing the oxide film by performing a selective reoxidation process.

게이트전극, 텅스텐막, 폴리실리콘막, 이온주입, 실리사이드막, 재산화, GGOGate electrode, tungsten film, polysilicon film, ion implantation, silicide film, reoxidation, GGO

Description

금속 게이트전극을 구비한 반도체소자의 제조 방법{Method for fabricating semiconductor device having metal-gate electrode} Method for fabricating a semiconductor device having a metal gate electrode {Method for fabricating semiconductor device having metal-gate electrode}             

도 1은 종래기술에 따른 반도체소자의 제조 방법을 개략적으로 도시한 도면,1 is a view schematically showing a method for manufacturing a semiconductor device according to the prior art;

도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도,2A through 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention;

도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.
3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체기판 22 : 게이트산화막21 semiconductor substrate 22 gate oxide film

23 : 폴리실리콘막 24 : 텅스텐질화막23 polysilicon film 24 tungsten nitride film

25 : 텅스텐막 26 : 하드마스크25 tungsten film 26 hard mask

27 : 산화예정막 28 : 산화막
27: oxide film 28: oxide film

본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 금속게이트전극을 구비한 반도체소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a metal gate electrode.

최근에 반도체소자가 고집적화됨에 따라 소스 및 드레인영역으로 이용되는 불순물영역과 게이트전극의 폭이 감소되고 있다. 이에 따라, 반도체소자는 불순물영역의 접촉 저항 및 게이트전극의 시트저항(Sheet resistance; Rs)이 증가하여 동작 속도가 저하되는 문제점이 발생되었다.Recently, as semiconductor devices have been highly integrated, the widths of impurity regions and gate electrodes used as source and drain regions have decreased. Accordingly, the semiconductor device has a problem in that an operating speed decreases due to an increase in contact resistance of an impurity region and sheet resistance (Rs) of a gate electrode.

그러므로, 반도체소자 내의 소자들의 배선을 알루미늄 합금 및 텅스텐 등의 저저항 물질로 형성하거나, 또는, 게이트전극과 같이 다결정실리콘으로 형성하는 경우에 실리사이드층(silicide)을 형성하여 저항을 감소시킨다. Therefore, in the case where the wirings of the elements in the semiconductor element are formed of low-resistance materials such as aluminum alloy and tungsten, or formed of polycrystalline silicon such as the gate electrode, a silicide layer is formed to reduce the resistance.

한편, 게이트전극으로 폴리실리콘막을 적용하는 반도체소자 제조에서는 폴리실리콘막 식각시에 드러나는 게이트산화막이 손상되므로, 게이트전극의 저항은 그대로 유지하면서 손상된 게이트산화막을 회복하기 위해 폴리실리콘막의 측면을 선택적으로 산화시키는 재산화(Re-oxidation) 공정이 수반된다.On the other hand, in the semiconductor device fabrication using the polysilicon film as the gate electrode, since the gate oxide film exposed during the polysilicon film etching is damaged, the side surface of the polysilicon film is selectively oxidized to recover the damaged gate oxide film while maintaining the resistance of the gate electrode. Re-oxidation is involved.

여기서, 게이트산화막의 재산화 공정은 게이트전극 식각시 게이트산화막에 발생된 마이크로트렌치(microtrench) 및 손실을 회복시켜 주며, 게이트산화막상에 잔류하는 폴리실리콘막 잔막을 산화시키며, 게이트전극의 에지에 있는 게이트산화막의 두께를 증가시켜 신뢰성을 향상시키기 위한 목적으로 진행되고 있다.Here, the reoxidation process of the gate oxide film recovers microtrench and loss generated in the gate oxide film during etching of the gate electrode, oxidizes the remaining polysilicon film remaining on the gate oxide film, and at the edge of the gate electrode. In order to improve the reliability by increasing the thickness of the gate oxide film, progress is being made.

특히, 게이트전극의 에지쪽에 있는 게이트산화막은 그 두께 및 막의 품질에 의해 핫캐리어 특성, 서브 문턱전압(sub-threshold voltage) 특성[누설전류, 게이 트유도드레인누설(GIDL)], 펀치쓰루(punchthrough) 특성, 소자 동작 속도에 많은 영향을 미친다.In particular, the gate oxide film on the edge of the gate electrode has hot carrier characteristics, sub-threshold voltage characteristics (leakage current, gate induced drain leakage (GIDL)) and punchthrough depending on the thickness and film quality. ), It affects a lot of device operation speed.

그렇기 때문에 게이트전극 에지쪽의 게이트산화막은 일정한 두께 이상으로 성장시켜야 되며, 이렇게 성장된 산화막을 그레이디드게이트산화막(Graded Gate Oxide; 이하 'GGO막'이라 약칭함) 또는 SBO(Spacer Bottom Oxide)막이라고 부른다.재산화공정은 필수적으로 진행되어야 한다.Therefore, the gate oxide film at the edge of the gate electrode should be grown to a certain thickness or more, and the oxide film thus grown is called a graded gate oxide film (hereinafter, referred to as a 'GGO film') or a spacer bottom oxide (SBO) film. The reprocessing process must proceed essentially.

최근에는 게이트전극의 저항을 낮추기 위해 폴리실리콘막과 금속막의 적층구조를 적용하고 있다.Recently, in order to lower the resistance of the gate electrode, a laminated structure of a polysilicon film and a metal film is applied.

도 1은 종래기술에 따른 반도체소자의 제조 방법을 개략적으로 도시한 도면이다.1 is a view schematically showing a method for manufacturing a semiconductor device according to the prior art.

도 1을 참조하면, 반도체기판(11)상에 게이트산화막(12)을 형성하고, 게이트산화막(12)상에 폴리실리콘막(13), 텅스텐질화막(14), 텅스텐막(15), 하드마스크(16)를 차례로 증착한다. 다음으로, 하드마스크(16)를 먼저 식각한 후, 텅스텐막(15), 텅스텐질화막(14)과 폴리실리콘막(13)을 차례로 식각하여 게이트패턴을 형성한다.Referring to FIG. 1, a gate oxide film 12 is formed on a semiconductor substrate 11, and a polysilicon film 13, a tungsten nitride film 14, a tungsten film 15, and a hard mask are formed on the gate oxide film 12. (16) is sequentially deposited. Next, after the hard mask 16 is etched first, the tungsten film 15, the tungsten nitride film 14, and the polysilicon film 13 are sequentially etched to form a gate pattern.

상술한 게이트패턴 형성시, 폴리실리콘막(13) 식각으로 드러난 게이트산화막 (12)의 일부분이 손상을 받는다.When forming the gate pattern described above, a part of the gate oxide film 12 exposed by etching the polysilicon film 13 is damaged.

이러한 게이트산화막(12)의 손상을 회복시켜 주기 위해 수소부화 분위기에서 선택적 재산화 공정을 수행한다. 선택적 재산화 과정에서 게이트산화막(12)은 최초 증착두께보다 증가된 두께를 갖는 GGO막(12a)으로 개질되고, 아울러 폴리실리콘막(13)의 노출된 측면이 산화됨에 따라 폴리실리콘막(13)의 측면에 산화막(17)이 형성된다.In order to recover the damage of the gate oxide film 12, a selective reoxidation process is performed in a hydrogen enrichment atmosphere. In the selective reoxidation process, the gate oxide film 12 is modified to a GGO film 12a having an increased thickness than the original deposition thickness, and the polysilicon film 13 as the exposed side of the polysilicon film 13 is oxidized. An oxide film 17 is formed on the side of the.

상술한 바와 같이, 종래기술에서는 폴리실리콘막(13), 텅스텐질화막(14)과 텅스텐막(15)의 적층 게이트전극이 후속의 높은 열공정 또는 산화공정에서 급격한 부피 팽창, 표면저항의 증가 등의 문제가 발생하는 것을 방지하고, 특히 게이트 재산화공정의 산화분위기에서 텅스텐막이 산화되는 것을 방지하기 위해 선택적 재산화(Selective reoxidation) 공정을 적용하고 있다.As described above, in the prior art, the laminated gate electrode of the polysilicon film 13, the tungsten nitride film 14 and the tungsten film 15 is subjected to rapid volume expansion, increase in surface resistance, etc. in a subsequent high thermal process or an oxidation process. Selective reoxidation is applied to prevent problems from occurring and to prevent the tungsten film from being oxidized, especially in the oxidation atmosphere of the gate reoxidation process.

즉, 도 1에 도시된 바와 같이, 수소(H2)가 다량 함유된 수소부화(H2 rich) 산화분위기에서 텅스텐질화막(14)과 텅스텐막(15)은 산화를 시키지 않고 폴리실리콘막(13)만을 산화시켜 폴리실리콘막(13)의 측면에 산화막(17)을 형성시키는 공정이다.That is, the hydrogen (H 2) a large amount of hydrogen-containing incubation (H 2 rich) tungsten in an oxidizing atmosphere, the nitride film 14 and the tungsten film 15 is without an oxidizing a polysilicon film (13 as shown in Figure 1 ) Is oxidized to form the oxide film 17 on the side of the polysilicon film 13.

그러나, 선택적 재산화 공정시 금속막인 텅스텐질화막(14)과 텅스텐막(15)은 산화되지 않지만, 폴리실리콘막(13)과 텅스텐질화막(14)의 계면에서 얇은 반응층(18)이 불균일하게 형성된다. 이러한 반응층(18)은 SiNx, SiOx, WSix로 알려져 있으며, 이중에서 SiNx 및 SiOx는 게이트패턴 측면에 텅스텐질화막이 노출되어 있기 때문에 산소 및 수소가 게이트패턴 내부로 침투하여 형성된 반응층으로서 절연막 특성을 갖기 때문에 반도체소자의 동작 및 신뢰성에 나쁜 영향을 미친다. 특히, 재산화되는 게이트산화막의 두께를 증가시키기 위해 선택적 산화의 온도, 산소량, 시간 등을 증가시킬 경우, SiOx막을 더욱 증가시키게 되는 문제가 있다.
However, during the selective reoxidation process, the tungsten nitride film 14 and the tungsten film 15, which are metal films, are not oxidized, but the thin reaction layer 18 is non-uniform at the interface between the polysilicon film 13 and the tungsten nitride film 14. Is formed. Such a reaction layer 18 is known as SiN x , SiO x , WSi x , and SiN x and SiO x are reactions formed by oxygen and hydrogen penetrating into the gate pattern because the tungsten nitride film is exposed on the side of the gate pattern. Since the layer has an insulating film property, it adversely affects the operation and reliability of the semiconductor device. In particular, when increasing the temperature of the selective oxidation, the amount of oxygen, the time, etc. in order to increase the thickness of the gate oxide film to be reoxidized, there is a problem that the SiO x film is further increased.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 게이트 재산화공정시 게이트전극을 이루는 금속막의 산화를 방지하면서, 게이트전극을 이루는 금속막과 폴리실리콘막의 계면에 산소가 침투되는 것을 방지하는데 적합한 반도체소자의 제조 방법을 제공함에 그 목적이 있다.
The present invention has been made to solve the above problems of the prior art, and prevents the penetration of oxygen into the interface between the metal film and the polysilicon film forming the gate electrode while preventing the oxidation of the metal film forming the gate electrode during the gate reoxidation process. It is an object of the present invention to provide a method for manufacturing a semiconductor device suitable for the purpose.

상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 반도체기판상에 게이트산화막을 형성하는 단계, 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막상에 금속막을 형성하는 단계, 상기 금속막과 상기 폴리실리콘막을 순차적으로 패터닝하여 게이트패턴을 형성하는 단계, 상기 게이트패턴을 포함한 전면에 산화예정막을 형성하는 단계, 및 선택적 재산화 공정을 수행하여 상기 산화예정막을 산화시키는 단계를 포함함을 특징으로 한다.A method of manufacturing a semiconductor device of the present invention for achieving the above object comprises the steps of forming a gate oxide film on a semiconductor substrate, forming a polysilicon film on the gate oxide film, forming a metal film on the polysilicon film, the Patterning a metal film and the polysilicon film sequentially to form a gate pattern, forming an oxide film on the entire surface including the gate pattern, and performing a selective reoxidation process to oxidize the oxide film. It is characterized by.

그리고, 본 발명의 반도체소자의 제조 방법은 반도체기판상에 게이트산화막을 형성하는 단계, 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막상에 금속막을 형성하는 단계, 상기 금속막을 패터닝하여 게이트패턴을 정의하는 단계, 상기 패터닝된 금속막을 포함한 전면에 산화예정막을 형성하는 단계, 상기 산화예정막을 에치백하여 상기 패터닝된 금속막의 측면을 감싸는 측벽을 형성하는 단계, 및 선택적 재산화 공정을 수행하여 상기 측벽을 산화시키는 단계를 포함함을 특징으로 한다.
In the method of manufacturing a semiconductor device of the present invention, forming a gate oxide film on a semiconductor substrate, forming a polysilicon film on the gate oxide film, forming a metal film on the polysilicon film, and patterning the metal film Defining a gate pattern, forming a preliminary oxide film on the entire surface including the patterned metal film, etching back the preliminary oxide film to form a sidewall surrounding the side surface of the patterned metal film, and performing an optional reoxidation process Thereby oxidizing the sidewalls.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체기판(21)에 소자간 격리를 위한 필드산화막 공정, 웰 공정 및 채널이온주입공정을 실시한 후, 반도체기판(21)상에 게이트산화막(22)을 형성하고, 게이트산화막(22)상에 폴리실리콘막(23)을 형성한다. 여기서, 게이트산화막(22)으로는 SiO2, SiOxNy, x=0.03∼3, y=0.03∼3) 등의 실리콘산화막, HfO2, ZrO2, Hf-Al-O, Hf-실리케이트, Zr-실리케이트 등의 하프늄(Hf) 또는 지르코늄(Zr)을 포함하는 고유전 금속산화물을 이용한다. As shown in FIG. 2A, after the field oxide film process, the well process, and the channel ion implantation process for isolation between devices are performed on the semiconductor substrate 21, a gate oxide film 22 is formed on the semiconductor substrate 21. The polysilicon film 23 is formed on the gate oxide film 22. Here, as the gate oxide film 22, silicon oxide films such as SiO 2 , SiO x N y , x = 0.03 to 3, y = 0.03 to 3), HfO 2 , ZrO 2 , Hf-Al-O, Hf-silicate, A high dielectric metal oxide containing hafnium (Hf) or zirconium (Zr) such as Zr-silicate is used.

그리고, 폴리실리콘막(23)은 500℃∼600℃의 온도에서 증착하며, 10Å∼1200Å의 두께로 형성된다. 한편, 폴리실리콘막(23)이 비정질일 경우에는 추가로 질소,비활성 가스 또는 진공중에서 560℃∼900℃로 10초∼60분동안 열처리하여 결정질로 변환시킨다.Then, the polysilicon film 23 is deposited at a temperature of 500 ° C to 600 ° C and is formed to a thickness of 10 Pa to 1200 Pa. On the other hand, when the polysilicon film 23 is amorphous, it is further converted to crystalline by heat treatment at 560 ° C to 900 ° C for 10 seconds to 60 minutes in nitrogen, inert gas or vacuum.

다음으로, 폴리실리콘막(23) 형성시 생성된 자연산화막을 제거하기 위해 HF를 포함한 용액을 이용한 세정을 실시하고, 세정된 폴리실리콘막(23)상에 10Å∼200Å 두께의 텅스텐질화막(24)과 50Å∼2000Å 두께의 텅스텐막(25)을 차례로 증착한다. 즉, 게이트전극을 이루는 도전막은 텅스텐막(25)/텅스텐질화막(24)/폴리실리콘막(23)으로 이루어진다.Next, in order to remove the natural oxide film generated when the polysilicon film 23 is formed, washing is performed using a solution containing HF, and a tungsten nitride film 24 having a thickness of 10 kPa to 200 kPa is formed on the cleaned polysilicon film 23. And a tungsten film 25 having a thickness of 50 kPa to 2000 kPa are sequentially deposited. That is, the conductive film constituting the gate electrode is composed of a tungsten film 25 / tungsten nitride film 24 / polysilicon film 23.

한편, 폴리실리콘막(23)상에 증착되는 금속전극막으로서 텅스텐질화막과 텅스텐막의 적층구조외에 다음과 같은 적층막을 이용할 수 있다. 예컨대, 텅스텐막(50Å∼2000Å), 텅스텐막/텅스텐질화막/텅스텐막(50Å∼2000Å/10Å∼200Å/10Å∼200Å), 텅스텐/텅스텐실리사이드막(50Å∼2000Å/10Å∼200Å), 텅스텐막/텅스텐질화막/텅스텐실리사이드막(50Å∼2000Å/10Å∼200Å/10Å∼200Å), 텅스텐질화막/텅스텐막(50Å∼2000Å/10Å∼200Å) 및 텅스텐질화막/텅스텐실리사이드막(50Å∼2000Å/10Å∼200Å/50Å∼2000Å)으로 이루어진 그룹중에서 선택된 하나를 이용한다.As the metal electrode film deposited on the polysilicon film 23, the following laminated film can be used in addition to the laminated structure of the tungsten nitride film and the tungsten film. For example, tungsten film (50 'to 2000'), tungsten film / tungsten nitride film / tungsten film (50 'to 2000' / 10 'to 200' / 10 'to 200'), tungsten / tungsten silicide film (50 'to 2000' / 10 'to 200'), tungsten film / Tungsten nitride film / tungsten silicide film (50Å to 2000Å / 10Å to 200Å / 10Å to 200Å), tungsten nitride film / tungsten film (50Å to 2000Å / 10Å to 200Å) and tungsten nitride film / tungsten silicide film (50Å to 2000Å / 10Å to 200Å / One selected from the group consisting of 50 kHz to 2000 kHz).

다음으로, 텅스텐막(25)상에 하드마스크(26)를 형성한다. 이때, 하드마스크(26)는 후속 패터닝시 식각작업을 용이하게 하기 위한 막으로서, 실리콘나이트라이드막(SiN), 텅스텐질화막(WN) 또는 텅스텐막(W)을 이용한다.Next, a hard mask 26 is formed on the tungsten film 25. In this case, the hard mask 26 uses a silicon nitride film (SiN), a tungsten nitride film (WN), or a tungsten film (W) as a film for facilitating etching during subsequent patterning.

다음으로, 하드마스크(26)상에 게이트패터닝을 위한 감광막패턴(도시 생략)을 형성한 후, 감광막패턴을 식각마스크로 하드마스크(26)를 먼저 식각한 후 연속해서 텅스텐막(25), 텅스텐질화막(24), 폴리실리콘막(23)을 차례로 식각하여 게이트패턴을 형성한다.Next, after the photoresist pattern (not shown) for gate patterning is formed on the hard mask 26, the hard mask 26 is first etched using the photoresist pattern as an etch mask, and the tungsten film 25 and tungsten are successively formed. The nitride film 24 and the polysilicon film 23 are sequentially etched to form a gate pattern.

다음으로, 감광막패턴을 제거한다. Next, the photoresist pattern is removed.

도 2b에 도시된 바와 같이, 게이트패턴을 포함한 전면에 산화예정막(27)을 형성한다. 여기서, 산화예정막(27)으로는 폴리실리콘막, SiO2, Si3N4, Si 1-xGex(x=0.01∼1), Al2O3, Ta2O5, HfO2 및 ZrO2로 이루어진 그룹중에서 선택된 하나를 이용한다.As shown in FIG. 2B, an oxide film 27 is formed on the entire surface including the gate pattern. Here, the expected oxidation layer 27 is a polysilicon film, SiO 2 , Si 3 N 4 , Si 1-x Ge x (x = 0.01 to 1), Al 2 O 3 , Ta 2 O 5 , HfO 2 and ZrO Use one selected from the group consisting of two .

먼저, 산화예정막(27)으로서 사용되는 폴리실리콘막은 화학기상증착법, 원자층증착법, 선택적 에피택셜증착법을 통해 300℃∼900℃의 온도에서 10Å∼50Å 두께로 형성된다. 한편, 산화예정막(27)으로서 사용되는 폴리실리콘막 증착시, H2O, O2 등의 산소를 포함한 가스의 침투를 억제하도록 공정 조건을 제어해야 하며, 만약 산소를 포함한 가스가 침투한 경우 최대한 그 양이 30ppm보다 작도록 제어한다.First, the polysilicon film used as the anti-oxidation film 27 is formed to have a thickness of 10 kPa to 50 kPa at a temperature of 300 ° C to 900 ° C through chemical vapor deposition, atomic layer deposition, and selective epitaxial deposition. On the other hand, during the deposition of the polysilicon film used as the anti-oxidation film 27, process conditions should be controlled to suppress the penetration of gas containing oxygen, such as H 2 O, O 2 , if the gas containing oxygen has penetrated The maximum amount is controlled to be less than 30 ppm.

그리고, SiO2를 이용하는 경우, SiO2는 화학기상증착법(CVD)이나 원자층증착법(ALD)을 통해 0℃∼400℃의 온도에서 증착되며, 10Å∼100Å 두께로 증착된다. 그리고, Si3N4를 이용하는 경우, Si3N4은 화학기상증착법이나 원자층증착법을 통해 0℃∼700℃의 온도에서 증착되며, 10Å∼100Å 두께로 증착된다. 그리고, Si1-xGex를 이용하는 경우, Si1-xGex는 에피택셜성장법을 통해 10Å∼100Å 두께로 증착되며, Si는 폴리실리콘이다. 마지막으로, Al2O3, Ta2O5, HfO2 또는 ZrO2 등의 고유전막을 이용하는 경우, 이들 고유전막은 화학기상증착법이나 원자층증착법을 통해 0℃∼450℃의 온도에서 증착되며, 10Å∼100Å 두께로 증착된다.And, in the case of using the SiO 2, SiO 2 is deposited at a temperature of 0 ℃ ~400 ℃ through a chemical vapor deposition (CVD) or atomic layer deposition (ALD), it is deposited to a thickness 10Å~100Å. And, in the case of using the Si 3 N 4, Si 3 N 4 is deposited at a temperature of 0 ℃ ~700 ℃ via chemical vapor deposition or atomic layer deposition, it is deposited to a thickness 10Å~100Å. When Si 1-x Ge x is used, Si 1-x Ge x is deposited to have a thickness of 10 Pa to 100 Pa by the epitaxial growth method, and Si is polysilicon. Finally, when using high dielectric films such as Al 2 O 3 , Ta 2 O 5 , HfO 2 or ZrO 2 , these high dielectric films are deposited at a temperature of 0 ° C. to 450 ° C. through chemical vapor deposition or atomic layer deposition. It is deposited to a thickness of 10 GPa to 100 GPa.

도 2c에 도시된 바와 같이, 선택적 산화 공정을 실시하여 산화예정막(27)을 선택적으로 산화시킨다. As shown in FIG. 2C, a selective oxidation process is performed to selectively oxidize the anti-oxidation film 27.                     

이때, 선택적 산화 공정은, 수소분화 분위기, 즉 H2에 O2 또는 H2O를 약 0.1%∼20% 혼합하여 650℃∼1000℃의 온도에서 30초∼120분동안 열처리한다.At this time, in the selective oxidation process, about 0.1% to 20% of O 2 or H 2 O is mixed in a hydrogen differentiation atmosphere, that is, H 2 , and heat-treated at a temperature of 650 ° C. to 1000 ° C. for 30 seconds to 120 minutes.

상술한 바와 같이, 산화예정막(27)이 존재한 상태에서 선택적 산화 공정을 수행하면, 폴리실리콘막(23)과 텅스텐질화막(24)의 계면에 산소가 침투하기 전에 산화예정막(27)이 먼저 산화막(28)으로 산화되면서 산소확산방지막으로 작용하기 때문에 원천적으로 게이트패턴 내부에 산소가 침투하는 것을 방지한다.As described above, when the selective oxidation process is performed in the state in which the expected oxidation layer 27 is present, the expected oxidation layer 27 is formed before oxygen penetrates into the interface between the polysilicon layer 23 and the tungsten nitride layer 24. First, since the oxide film 28 is oxidized and acts as an oxygen diffusion prevention film, oxygen is prevented from penetrating into the gate pattern.

또한, 선택적 산화 공정을 통해 게이트패턴의 패터닝시 손상된 게이트산화막(22)을 회복시킨다.In addition, the gate oxide film 22 damaged during the patterning of the gate pattern is recovered through a selective oxidation process.

후속 공정으로, 도면에 도시되지 않았지만, LDD(Lightly Doped Drain) 영역을 형성하기 위한 저농도 불순물 이온주입을 실시하고, 게이트패턴의 양측벽에 접하는 스페이서를 형성한 후 소스/드레인영역을 형성하기 위한 고농도 불순물 이온주입을 실시한다.In a subsequent process, although not shown in the figure, a low concentration impurity ion implantation for forming a lightly doped drain (LDD) region is performed, and a high concentration for forming a source / drain region after forming a spacer in contact with both side walls of the gate pattern. Impurity ion implantation is performed.

그리고, 각각의 트랜지스터들을 절연시켜주기 위한 층간절연막을 형성하고, 소스, 드레인 및 게이트전극을 외부단자와 연결시켜주기 위한 금속화 공정을 실시한다.Then, an interlayer insulating film is formed to insulate each transistor, and a metallization process is performed to connect the source, drain, and gate electrodes with external terminals.

도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체기판(31)에 소자간 격리를 위한 필드산화막 공정, 웰 공정 및 채널이온주입공정을 실시한 후, 반도체기판(31)상에 게이트산화막(32)을 형성하고, 게이트산화막(32)상에 폴리실리콘막(33)을 형성한다. 여기 서, 게이트산화막(32)으로는 SiO2, SiOxNy, x=0.03∼3, y=0.03∼3) 등의 실리콘산화막, HfO2, ZrO2, Hf-Al-O, Hf-실리케이트, Zr-실리케이트 등의 하프늄(Hf) 또는 지르코늄(Zr)을 포함하는 고유전 금속산화물을 이용한다. As shown in FIG. 3A, after the field oxide film process, the well process, and the channel ion implantation process for isolation between devices are performed on the semiconductor substrate 31, a gate oxide film 32 is formed on the semiconductor substrate 31. The polysilicon film 33 is formed on the gate oxide film 32. Here, as the gate oxide film 32, silicon oxide films such as SiO 2 , SiO x N y , x = 0.03 to 3, y = 0.03 to 3), HfO 2 , ZrO 2 , Hf-Al-O, Hf-silicate And high dielectric metal oxides containing hafnium (Hf) or zirconium (Zr) such as Zr-silicate.

그리고, 폴리실리콘막(33)은 500℃∼600℃의 온도에서 증착하며, 10Å∼1200Å의 두께로 형성된다. 한편, 폴리실리콘막(33)이 비정질일 경우에는 추가로 질소,비활성 가스 또는 진공중에서 560℃∼900℃로 10초∼60분동안 열처리하여 결정질로 변환시킨다.The polysilicon film 33 is deposited at a temperature of 500 ° C to 600 ° C and is formed to a thickness of 10 kV to 1200 kV. On the other hand, when the polysilicon film 33 is amorphous, it is further converted into crystalline by heat treatment at 560 ° C to 900 ° C for 10 seconds to 60 minutes in nitrogen, inert gas or vacuum.

다음으로, 폴리실리콘막(33) 형성시 생성된 자연산화막을 제거하기 위해 HF를 포함한 용액을 이용한 세정을 실시하고, 세정된 폴리실리콘막(33)상에 10Å∼200Å 두께의 텅스텐질화막(34)과 50Å∼2000Å 두께의 텅스텐막(35)을 차례로 증착한다. 즉, 게이트전극을 이루는 도전막은 텅스텐막(35)/텅스텐질화막(34)/폴리실리콘막(33)으로 이루어진다.Next, in order to remove the natural oxide film generated when the polysilicon film 33 is formed, washing is performed using a solution containing HF, and a tungsten nitride film 34 having a thickness of 10 kPa to 200 kPa is formed on the cleaned polysilicon film 33. And a tungsten film 35 having a thickness of 50 kPa to 2000 kPa are sequentially deposited. That is, the conductive film constituting the gate electrode is composed of a tungsten film 35 / tungsten nitride film 34 / polysilicon film 33.

한편, 폴리실리콘막(33)상에 증착되는 금속전극막으로서 텅스텐질화막과 텅스텐막의 적층구조외에 다음과 같은 적층막을 이용할 수 있다. 예컨대, 텅스텐막(50Å∼2000Å), 텅스텐막/텅스텐질화막/텅스텐막(50Å∼2000Å/10Å∼200Å/10Å∼200Å), 텅스텐/텅스텐실리사이드막(50Å∼2000Å/10Å∼200Å), 텅스텐막/텅스텐질화막/텅스텐실리사이드막(50Å∼2000Å/10Å∼200Å/10Å∼200Å), 텅스텐질화막/텅스텐막(50Å∼2000Å/10Å∼200Å), 텅스텐질화막/텅스텐실리사이드막(50Å∼2000Å/10Å∼200Å/50Å∼2000Å)으로 이루어진 그룹중에서 선택된 하나 를 이용한다.As the metal electrode film deposited on the polysilicon film 33, the following laminated film can be used in addition to the laminated structure of the tungsten nitride film and the tungsten film. For example, tungsten film (50 'to 2000'), tungsten film / tungsten nitride film / tungsten film (50 'to 2000' / 10 'to 200' / 10 'to 200'), tungsten / tungsten silicide film (50 'to 2000' / 10 'to 200'), tungsten film / Tungsten nitride film / tungsten silicide film (50Å to 2000Å / 10Å to 200Å / 10Å to 200Å), tungsten nitride film / tungsten film (50Å to 2000Å / 10Å to 200Å), tungsten nitride film / tungsten silicide film (50Å to 2000Å / 10Å to 200Å / Use one selected from the group consisting of 50 ~ 2000Å).

다음으로, 텅스텐막(35)상에 하드마스크(36)를 형성한다. 이때, 하드마스크(36)는 후속 패터닝시 식각작업을 용이하게 하기 위한 막으로서, 실리콘나이트라이드막(SiN), 텅스텐질화막(WN) 또는 텅스텐막(W)을 이용한다.Next, a hard mask 36 is formed on the tungsten film 35. In this case, the hard mask 36 uses a silicon nitride film (SiN), a tungsten nitride film (WN), or a tungsten film (W) as a film for facilitating etching during subsequent patterning.

다음으로, 하드마스크(36)상에 게이트패터닝을 위한 감광막패턴(도시 생략)을 형성한 후, 감광막패턴을 식각마스크로 하드마스크(36)를 먼저 식각한 후 연속해서 텅스텐막(35), 텅스텐질화막(34)을 식각하여 게이트패턴을 정의한다. 이때, 폴리실리콘막(33)은 식각하지 않고 남겨둔다.Next, after forming a photoresist pattern (not shown) for gate patterning on the hard mask 36, the hard mask 36 is first etched using the photoresist pattern as an etch mask, and then the tungsten film 35 and tungsten are successively formed. The nitride layer 34 is etched to define a gate pattern. At this time, the polysilicon film 33 is left without etching.

다음으로, 감광막패턴을 제거한다. Next, the photoresist pattern is removed.

도 3b에 도시된 바와 같이, 게이트패턴을 포함한 전면에 산화예정막(37)을 형성한다. 여기서, 산화예정막(37)으로는 폴리실리콘막, SiO2, Si3N4, Si 1-xGex(x=0.01∼1), Al2O3, Ta2O5, HfO2 및 ZrO2로 이루어진 그룹중에서 선택된 하나를 이용한다.As shown in FIG. 3B, the oxidation oxide film 37 is formed on the entire surface including the gate pattern. Here, the expected oxidation layer 37 is a polysilicon film, SiO 2 , Si 3 N 4 , Si 1-x Ge x (x = 0.01 to 1), Al 2 O 3 , Ta 2 O 5 , HfO 2 and ZrO Use one selected from the group consisting of two .

먼저, 산화예정막(37)으로 사용되는 폴리실리콘막은 화학기상증착법, 원자층증착법, 선택적 에피택셜증착법을 통해 300℃∼900℃의 온도에서 10Å∼50Å 두께로 형성된다. 한편, 산화예정막(37)으로 사용되는 폴리실리콘막 증착시, H2O, O2 등의 산소를 포함한 가스의 침투를 억제하도록 공정 조건을 제어해야 하며, 만약 산소를 포함한 가스가 침투한 경우 최대한 그 양이 30ppm보다 작도록 제어한다.First, the polysilicon film used as the oxide film 37 is formed to have a thickness of 10 kPa to 50 kPa at a temperature of 300 ° C to 900 ° C through chemical vapor deposition, atomic layer deposition, and selective epitaxial deposition. On the other hand, during the deposition of the polysilicon film used as the anti-oxidation film 37, process conditions should be controlled to suppress the penetration of gas containing oxygen, such as H 2 O, O 2 , if the gas containing oxygen The maximum amount is controlled to be less than 30 ppm.

그리고, SiO2를 이용하는 경우, SiO2는 화학기상증착법(CVD)이나 원자층증착 법(ALD)을 통해 0℃∼400℃의 온도에서 증착되며, 10Å∼100Å 두께로 증착된다. 그리고, Si3N4를 이용하는 경우, Si3N4은 화학기상증착법이나 원자층증착법을 통해 0℃∼700℃의 온도에서 증착되며, 10Å∼100Å 두께로 증착된다. 그리고, Si1-xGex를 이용하는 경우, Si1-xGex는 에피택셜성장법을 통해 10Å∼100Å 두께로 증착되며, Si는 폴리실리콘이다. 마지막으로, Al2O3, Ta2O5, HfO2 또는 ZrO2 등의 고유전막을 이용하는 경우, 이들 고유전막은 화학기상증착법이나 원자층증착법을 통해 0℃∼450℃의 온도에서 증착되며, 10Å∼100Å 두께로 증착된다.And, in the case of using the SiO 2, SiO 2 is deposited at a temperature of 0 ℃ ~400 ℃ through a chemical vapor deposition (CVD) or atomic layer deposition method (ALD), it is deposited to a thickness 10Å~100Å. And, in the case of using the Si 3 N 4, Si 3 N 4 is deposited at a temperature of 0 ℃ ~700 ℃ via chemical vapor deposition or atomic layer deposition, it is deposited to a thickness 10Å~100Å. When Si 1-x Ge x is used, Si 1-x Ge x is deposited to have a thickness of 10 Pa to 100 Pa by the epitaxial growth method, and Si is polysilicon. Finally, when using high dielectric films such as Al 2 O 3 , Ta 2 O 5 , HfO 2 or ZrO 2 , these high dielectric films are deposited at a temperature of 0 ° C. to 450 ° C. through chemical vapor deposition or atomic layer deposition. It is deposited to a thickness of 10 GPa to 100 GPa.

도 3c에 도시된 바와 같이, 산화예정막(37)을 에치백하여 텅스텐질화막(34), 텅스텐막(35), 하드마스크(36)의 적층구조물 측벽에 산화예정막(37)으로 된 측벽(38)을 형성한다. 이때, 산화예정막(37) 식각시 드러나는 폴리실리콘막(33)도 동시에 식각된다.As shown in FIG. 3C, a sidewall of the tungsten nitride film 34, the tungsten film 35, and the hard mask 36 is formed on the sidewalls of the anti-oxidation film 37 by etching back the anti-oxidation film 37. 38). At this time, the polysilicon film 33 exposed during the etching of the oxidation oxide film 37 is also simultaneously etched.

여기서, 산화예정막(37)이 폴리실리콘막인 경우, 폴리실리콘막 식각후 세정시 텅스텐질화막과 텅스텐막의 측면에 폴리실리콘막이 잔류하도록 폴리실리콘막을 식각하지 않는 케미컬을 사용한다.Here, when the anti-oxidation film 37 is a polysilicon film, a chemical which does not etch the polysilicon film is used so that the polysilicon film remains on the tungsten nitride film and the side surface of the tungsten film during cleaning after etching the polysilicon film.

도 3d에 도시된 바와 같이, 선택적 산화 공정을 실시하여 폴리실리콘막(33) 측면을 선택적으로 산화시킨다. 이때, 측벽(38)도 산화되어 측벽산화막(39)이 된다.As shown in FIG. 3D, a selective oxidation process is performed to selectively oxidize the side of the polysilicon film 33. At this time, the side wall 38 is also oxidized to become the side wall oxide film 39.

여기서, 선택적 산화 공정은, 수소분화 분위기, 즉 H2에 O2 또는 H2O를 약 0.1%∼20% 혼합하여 650℃∼1000℃의 온도에서 30초∼120분동안 열처리한다. In this selective oxidation process, about 0.1% to 20% of O 2 or H 2 O is mixed with a hydrogenation atmosphere, that is, H 2 , and heat-treated at a temperature of 650 ° C. to 1000 ° C. for 30 seconds to 120 minutes.

상술한 바와 같이, 산화예정막(37)으로 된 측벽(38)이 존재한 상태에서 선택적 산화 공정을 수행하면, 폴리실리콘막(33)과 텅스텐질화막(34)의 계면에 산소가 침투하기 전에 측벽(38)과 폴리실리콘막(33)의 측면이 먼저 측벽산화막(39)으로 산화되면서 산소확산방지막으로 작용하기 때문에 원천적으로 게이트패턴 내부에 산소가 침투하는 것을 방지한다.As described above, when the selective oxidation process is performed in the state where the side wall 38 of the anti-oxidation film 37 is present, the side wall before oxygen penetrates the interface between the polysilicon film 33 and the tungsten nitride film 34. Since 38 and the side surfaces of the polysilicon film 33 are first oxidized to the sidewall oxide film 39, they act as an oxygen diffusion barrier, thereby preventing oxygen from penetrating into the gate pattern.

또한, 선택적 산화 공정을 통해 게이트패턴의 패터닝시 손상된 게이트산화막(32)을 회복시킨다. 즉, 폴리실리콘막(33) 에지측 게이트산화막은 GGO막(32a)으로 개질되고, 폴리실리콘막(33) 하부의 게이트산화막(32)은 초기 증착 두께를 유지한다.In addition, the gate oxide film 32 damaged during the patterning of the gate pattern is recovered through a selective oxidation process. That is, the edge-side gate oxide film of the polysilicon film 33 is modified to the GGO film 32a, and the gate oxide film 32 under the polysilicon film 33 maintains the initial deposition thickness.

후속 공정으로, 도면에 도시되지 않았지만, LDD 영역을 형성하기 위한 저농도 불순물 이온주입을 실시하고, 게이트패턴의 양측벽에 접하는 스페이서를 형성한 후 소스/드레인영역을 형성하기 위한 고농도 불순물 이온주입을 실시한다.In a subsequent process, although not shown in the figure, a low concentration impurity ion implantation for forming an LDD region is performed, a spacer contacting both side walls of the gate pattern is formed, and a high concentration impurity ion implantation for forming a source / drain region is performed. do.

그리고, 각각의 트랜지스터들을 절연시켜주기 위한 층간절연막을 형성하고, 소스, 드레인 및 게이트전극을 외부단자와 연결시켜주기 위한 금속화 공정을 실시한다.Then, an interlayer insulating film is formed to insulate each transistor, and a metallization process is performed to connect the source, drain, and gate electrodes with external terminals.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은 게이트산화막의 손상을 회복시켜주기 위한 선택적 재산화 공정시 폴리실리콘막과 금속막의 계면에 산소가 침투하는 것을 방지하므로써 반도체소자의 동작 신뢰성을 향상시킬 수 있는 효과가 있다.The present invention as described above has the effect of improving the operation reliability of the semiconductor device by preventing oxygen from penetrating the interface between the polysilicon film and the metal film during the selective reoxidation process to recover damage to the gate oxide film.

Claims (12)

반도체기판상에 게이트산화막을 형성하는 단계;Forming a gate oxide film on the semiconductor substrate; 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계;Forming a polysilicon film on the gate oxide film; 상기 폴리실리콘막 상에 금속막을 형성하는 단계;Forming a metal film on the polysilicon film; 상기 금속막과 상기 폴리실리콘막을 순차적으로 패터닝하여 게이트패턴을 형성하는 단계;Sequentially patterning the metal film and the polysilicon film to form a gate pattern; 상기 게이트패턴을 포함한 전면에 산화예정막을 형성하는 단계; 및Forming a predetermined oxide film on the entire surface including the gate pattern; And 선택적 재산화 공정을 수행하여 상기 산화예정막을 산화시키는 단계Performing a selective reoxidation process to oxidize the anti-oxidation film 를 포함함을 특징으로 하는 반도체소자의 제조 방법.Method of manufacturing a semiconductor device, characterized in that it comprises a. 제1항에 있어서,The method of claim 1, 상기 산화예정막을 형성하는 단계는,Forming the oxide film to be formed, 폴리실리콘막, SiO2, Si3N4, Si1-xGex(x=0.01∼1), Al2O3, Ta2O5, HfO2 및 ZrO2로 이루어진 그룹중에서 선택된 하나를 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.To form one selected from the group consisting of polysilicon film, SiO 2 , Si 3 N 4 , Si 1-x Ge x (x = 0.01-1), Al 2 O 3 , Ta 2 O 5 , HfO 2 and ZrO 2 A method of manufacturing a semiconductor device, characterized in that. 제2항에 있어서,The method of claim 2, 상기 산화막예정막으로 사용되는 폴리실리콘막은, 화학기상증착법, 원자층증착법 또는 선택적 에피택셜증착법을 통해 300℃∼900℃의 온도에서 10Å∼50Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 제조 방법.The polysilicon film used as the oxide film preliminary film is a semiconductor device manufacturing method, characterized in that formed by the chemical vapor deposition method, atomic layer deposition method or selective epitaxial deposition method at a thickness of 10 ~ 50 ℃ at a temperature of 300 ℃ to 900 ℃. 제3항에 있어서,The method of claim 3, 상기 산화막예정막으로 사용되는 폴리실리콘막 증착시, 산소를 포함한 가스의 침투가 억제되도록 공정 조건을 제어하되, 산소를 포함한 가스가 침투한 경우 침투한 양이 30ppm보다 작도록 제어하는 것을 특징으로 하는 반도체소자의 제조 방법.In the deposition of the polysilicon film used as the oxide film preliminary film, process conditions are controlled so that infiltration of gas containing oxygen is suppressed, but when the gas containing oxygen is infiltrated, the amount of infiltration is controlled to be smaller than 30 ppm. Method of manufacturing a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 선택적 재산화 공정은, H2에 O2 또는 H2O를 0.1%∼20% 혼합하여 650℃∼1000℃의 온도에서 30초∼120분동안 열처리하는 것을 특징으로 하는 반도체소자의 제조 방법.The selective re-oxidation process is a method of producing a semiconductor device, characterized in that a mixture of O 2 or H 2 O to H 2 0.1% ~20% of the heat treatment for 30-120 seconds at a temperature of 650 ℃ ~1000 ℃. 제1항에 있어서,The method of claim 1, 상기 금속막은, 텅스텐막, 텅스텐막/텅스텐질화막/텅스텐막, 텅스텐/텅스텐실리사이드막, 텅스텐막/텅스텐질화막/텅스텐실리사이드막, 텅스텐질화막/텅스텐막 및 텅스텐질화막/텅스텐실리사이드막으로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 반도체소자의 제조 방법.The metal film is one selected from the group consisting of tungsten film, tungsten film / tungsten nitride film / tungsten film, tungsten / tungsten silicide film, tungsten film / tungsten nitride film / tungsten silicide film, tungsten nitride film / tungsten film and tungsten nitride film / tungsten silicide film The manufacturing method of the semiconductor element characterized by the above-mentioned. 반도체기판상에 게이트산화막을 형성하는 단계;Forming a gate oxide film on the semiconductor substrate; 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계;Forming a polysilicon film on the gate oxide film; 상기 폴리실리콘막상에 금속막을 형성하는 단계;Forming a metal film on the polysilicon film; 상기 금속막을 패터닝하여 게이트패턴을 정의하는 단계;Patterning the metal layer to define a gate pattern; 상기 패터닝된 금속막을 포함한 전면에 산화예정막을 형성하는 단계; Forming a predetermined oxide film on the entire surface including the patterned metal film; 상기 산화예정막을 에치백하여 상기 패터닝된 금속막의 측면을 감싸는 측벽을 형성하는 단계; 및Etching back the anti-oxidation layer to form a sidewall surrounding the side surface of the patterned metal layer; And 선택적 재산화 공정을 수행하여 상기 측벽을 산화시키는 단계Performing a selective reoxidation process to oxidize the sidewalls 를 포함함을 특징으로 하는 반도체소자의 제조 방법.Method of manufacturing a semiconductor device, characterized in that it comprises a. 제7항에 있어서,The method of claim 7, wherein 상기 산화예정막을 형성하는 단계는,Forming the oxide film to be formed, 폴리실리콘막, SiO2, Si3N4, Si1-xGex(x=0.01∼1), Al2O3, Ta2O5, HfO2 및 ZrO2로 이루어진 그룹중에서 선택된 하나를 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.To form one selected from the group consisting of polysilicon film, SiO 2 , Si 3 N 4 , Si 1-x Ge x (x = 0.01-1), Al 2 O 3 , Ta 2 O 5 , HfO 2 and ZrO 2 A method of manufacturing a semiconductor device, characterized in that. 제8항에 있어서,The method of claim 8, 상기 산화예정막으로 사용되는 폴리실리콘막은, 화학기상증착법, 원자층증착법 또는 선택적 에피택셜증착법을 통해 300℃∼900℃의 온도에서 10Å∼50Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 제조 방법.The polysilicon film used as the anti-oxidation film is a semiconductor device manufacturing method, characterized in that formed by the chemical vapor deposition method, atomic layer deposition method or selective epitaxial deposition method to a thickness of 10 ~ 50 ℃ at a temperature of 300 ℃ to 900 ℃. 제9항에 있어서,The method of claim 9, 상기 산화예정막으로 사용되는 폴리실리콘막 증착시, 산소를 포함한 가스의 침투가 억제되도록 공정 조건을 제어하되, 산소를 포함한 가스가 침투한 경우 침투한 양이 30ppm보다 작도록 제어하는 것을 특징으로 하는 반도체소자의 제조 방법.In the deposition of the polysilicon film used as the oxide film, process conditions are controlled so that the penetration of gas containing oxygen is suppressed, but when the gas containing oxygen is infiltrated, the amount of penetration is controlled to be smaller than 30 ppm. Method of manufacturing a semiconductor device. 제7항에 있어서,The method of claim 7, wherein 상기 선택적 재산화 공정은, H2에 O2 또는 H2O를 0.1%∼20% 혼합하여 650℃∼1000℃의 온도에서 30초∼120분동안 열처리하는 것을 특징으로 하는 반도체소자의 제조 방법.The selective re-oxidation process is a method of producing a semiconductor device, characterized in that a mixture of O 2 or H 2 O to H 2 0.1% ~20% of the heat treatment for 30-120 seconds at a temperature of 650 ℃ ~1000 ℃. 제7항에 있어서,The method of claim 7, wherein 상기 금속막은, 텅스텐막, 텅스텐막/텅스텐질화막/텅스텐막, 텅스텐/텅스텐실리사이드막, 텅스텐막/텅스텐질화막/텅스텐실리사이드막, 텅스텐질화막/텅스텐막 및 텅스텐질화막/텅스텐실리사이드막으로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 반도체소자의 제조 방법.The metal film is one selected from the group consisting of tungsten film, tungsten film / tungsten nitride film / tungsten film, tungsten / tungsten silicide film, tungsten film / tungsten nitride film / tungsten silicide film, tungsten nitride film / tungsten film and tungsten nitride film / tungsten silicide film The manufacturing method of the semiconductor element characterized by the above-mentioned.
KR1020020037218A 2002-06-29 2002-06-29 Method for fabricating semiconductor device having metal-gate electrode KR100844929B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037218A KR100844929B1 (en) 2002-06-29 2002-06-29 Method for fabricating semiconductor device having metal-gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037218A KR100844929B1 (en) 2002-06-29 2002-06-29 Method for fabricating semiconductor device having metal-gate electrode

Publications (2)

Publication Number Publication Date
KR20040001884A KR20040001884A (en) 2004-01-07
KR100844929B1 true KR100844929B1 (en) 2008-07-09

Family

ID=37313616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037218A KR100844929B1 (en) 2002-06-29 2002-06-29 Method for fabricating semiconductor device having metal-gate electrode

Country Status (1)

Country Link
KR (1) KR100844929B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068138B1 (en) * 2004-04-30 2011-09-27 매그나칩 반도체 유한회사 Method For Manufacturing Semiconductor Device

Also Published As

Publication number Publication date
KR20040001884A (en) 2004-01-07

Similar Documents

Publication Publication Date Title
KR100827446B1 (en) Semiconductor device and Method for fabricating the same
JP4002868B2 (en) Dual gate structure and method of manufacturing integrated circuit having dual gate structure
JP3600476B2 (en) Method for manufacturing semiconductor device
JPH10173177A (en) Manufacture of mis transistor
CN101427386A (en) Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US6844602B2 (en) Semiconductor device, and method for manufacturing the same
KR100471407B1 (en) Method for fabricating transistor with polymetal gate electrode
JP4184686B2 (en) Manufacturing method of semiconductor device
KR100543207B1 (en) Method for fabricating gate-electrode of semiconductor device using hardmask
KR100743618B1 (en) Gate of semiconductor and method for manufacturing the same
JP2008117842A (en) Semiconductor device, and method for manufacturing the same
KR100844929B1 (en) Method for fabricating semiconductor device having metal-gate electrode
KR100223736B1 (en) Method of manufacturing semiconductor device
KR101062835B1 (en) Method for manufacturing gate electrode of semiconductor device using double hard mask
KR100806136B1 (en) Method for fabricating semiconductor device having meta-gate electrode
TWI509702B (en) Metal gate transistor and method for fabricating the same
KR100806138B1 (en) Method for fabricating semiconductor device having metal-gate electrode
KR100529873B1 (en) Method For Manufacturing Semiconductor Devices
KR100482738B1 (en) Stack gate electrode prevented interface-reaction and method for fabricating semiconductor device having the same
JP2005294422A (en) Semiconductor device and its manufacturing method
KR100899567B1 (en) Method for fabricating semiconductor device with gate-electrode including tungsten
KR100881736B1 (en) Method of manufacturing semiconductor device
KR100806135B1 (en) Method for fabricating semiconductor device with metal gate electrode
KR100486825B1 (en) Method of manufacturing a semiconductor device
JP2005252052A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee