KR100844272B1 - 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법 - Google Patents

단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법 Download PDF

Info

Publication number
KR100844272B1
KR100844272B1 KR1020070013777A KR20070013777A KR100844272B1 KR 100844272 B1 KR100844272 B1 KR 100844272B1 KR 1020070013777 A KR1020070013777 A KR 1020070013777A KR 20070013777 A KR20070013777 A KR 20070013777A KR 100844272 B1 KR100844272 B1 KR 100844272B1
Authority
KR
South Korea
Prior art keywords
single crystal
layer
crystal silicon
substrate
silicon layer
Prior art date
Application number
KR1020070013777A
Other languages
English (en)
Inventor
김현재
박상훈
정태훈
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070013777A priority Critical patent/KR100844272B1/ko
Application granted granted Critical
Publication of KR100844272B1 publication Critical patent/KR100844272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정 실리콘층이 부착된 지지 기판을 제조하는 방법에 관한 것으로, 본 발명은 단결정 실리콘층 및 상기 단결정 실리콘층을 2개의 영역으로 분리하는 분리층이 구비된 기판을 준비하고, 단결정 실리콘층을 투명한 지지 기판과 접촉하고 투명한 지지 기판을 통과하도록 광을 조사하는 단계를 구비하되, 투명한 지지기판이 상기 단결정 실리콘층과 대향하는 면에 형성되며, 투명한 지지기판 및/또는 단결정 실리콘층의 대향 면에는 본딩층이 추가로 구비되며, 조사된 광에 의하여 본딩층이 용융되어 단결정 실리콘층이 지지기판과 부착되는 단결정 실리콘층과 지지 기판을 부착하는 방법을 제공한다.
단결정 실리콘층, 지지기판, 조사,

Description

단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정 실리콘층이 부착된 지지 기판을 제조하는 방법 {Method For Attaching Single Crystalline Silicon layer To Supporting Substrate }
도 1a 내지 도 1g는 본 발명의 실시예에 따른 단결정 실리콘층이 부착된 지지 기판을 제조하는 방법을 나타내는 단면도들이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 단결정 실리콘층이 부착된 지지 기판을 제조하는 다른 방법을 나타내는 단면도들이다.
도 3은 단결정 실리콘층이 부착된 지지 기판을 이용하여 제조한 박막트랜지스터의 단면도이다.
본 발명은 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정 실리콘이 부착된 지지 기판을 제조하는 방법에 관한 것이다.
다결정 실리콘은 비정질 실리콘에 비해 높은 이동도를 가지기 때문에 평판디스플레이 소자 뿐 아니라 태양전지 등 다양한 전자 소자 등에 응용된다. 그러나, 다결정 실리콘은 단결정 실리콘에 비해서는 여전히 이동도가 좋지 못한 문제점이 있다.
따라서, 단결정 실리콘은 이동도가 300 cm2/Vs 이상이므로 이러한 고이동도의 단결정 실리콘을 이용하여 디스플레이 소자로 활용할 수 있다면 우수한 성능을 가지는 스위칭 소자에 이용할 수 있다.
그러나, 단결정 실리콘을 제조함에 있어서는 공정 온도의 제한이 크다. 단결정 실리콘을 형성하기 위한 온도는 일반적으로 800 ℃ 이상이므로, 일반적인 디스플레이가 제작되는 기판의 재료, 예를 들어 유리나 플라스틱이 견딜 수 없는 문제점이 있다. 이러한 근본적인 문제점으로 인해 단결정 실리콘을 실리콘 기판에 서 제작한 다음, 다른 유리 기판, 플라스틱 기판 등에 옮기려는 시도가 있었다.
단결정 실리콘층을 유리 기판 등에 부착하는 종래의 시도는 한국공개특허공보 제2003-17428호, 제2002-42506호, 제2006-62316호, 제2006-44060호 등에 개시되어 있다. 이들 방법에 의하면, 유리 기판에 단결정 실리콘층을 부착하기 위한 방법으로 열을 인가하거나 본딩 물질을 이용하여 붙이는 방법이 개시되어 있다.
그러나, 열을 인가하여 단결정 실리콘층과 유리 기판을 붙이는 방법은 유리 기판의 변형을 유발할 수 있는 문제점이 있어 실제 적용 면에서는 어렵고, 본딩 물질을 이용하여 붙이는 방법 역시 상용화가 어려운 문제점이 있었다.
상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 목적은 저온 공정으로 단결정 실리콘층과 지지 기판을 부착하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 단순한 공정으로 실제 양산에 적용할 수 있는 단결정 실리콘층이 부착된 지지 기판을 제조하는 방법을 제공하는 것이다.
상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 제1 측면은 단결정 실리콘층 및 상기 단결정 실리콘층을 2개의 영역으로 분리하는 분리층이 구비된 기판을 준비하는 단계; 상기 단결정 실리콘층을 투명한 지지 기판과 접촉하는 단계; 및 상기 투명한 지지 기판을 통과하도록, 광을 조사하는 단계를 구비하고, 상기 투명한 지지기판이 상기 단결정 실리콘층과 대향하는 면에 형성되며, 상기 투명한 지지기판 및/또는 상기 단결정 실리콘층의 대향 면에는 본딩층이 추가로 구비되고, 조사된 광에 의하여 상기 본딩층이 용융되어, 상기 단결정 실리콘층이 상기 지지기판과 부착되는 단결정 실리콘층과 지지 기판을 부착하는 방법을 제공한다.
바람직하게는, 광을 조사하는 단계와 동시에 또는 그 이후에, 열공정 또는 전기장, 자기자 등의 인가를 수행하는 단계를 더 구비한다.
본딩층을 선택적으로 패터닝하는 단계를 더 구비하여 단결정 실리콘층과 지 지 기판을 부착할 때 접착력이 증가하도록 유도하는 것이 바람직하다.
투명한 지지 기판 상부에는 옥사이드 계열의 투명한 버퍼층이 추가로 구비될 수 있고, 본딩층은 비정질 실리콘층으로 하는 것이 바람직하다.
한편, 단결정 실리콘 기판과 지지 기판을 접촉하고, 광을 조사하여 부착하는 과정에서 단결정 실리콘 기판과 지지 기판을 부착하는 방향으로 압력을 가하는 단계를 더 구비할 수 있다.
본 발명의 제2 측면은 상술한 방법에 의해 단결정 실리콘층과 지지 기판을 부착하는 단계와, 분리층을 기준으로 단결정 실리콘층을 분리하는 단계를 구비하는 단결정 실리콘층이 부착된 지지 기판을 제조하는 방법을 제공한다.
바람직하게는, 분리층을 기준으로 단결정 실리콘층을 분리하는 단계는 기판을 관통하여 레이저 광을 조사한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭하며, 중복되는 요소에 대해서는 설명을 생략하기로 한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 단결정 실리콘층이 부착된 지지 기판을 제조하는 방법을 나타내는 단면도들이다. 하기의 제조 방법은 단지 예일 뿐이다. 본 발명의 하기 설명들로 한정되지 않는다.
(단결정 실리콘 기판의 준비 공정)
도 1a 및 도 1b를 참조하면, 예를 들면, 약 300 내지 900 ㎛의 막 두께를 갖는 단결정 실리콘층이 형성된 기판(10)을 준비하고, 단결정 실리콘층(10)의 상부에 산화실리콘층(12)을 형성한다. 도면에는 단결정 실리콘층으로 이루어진 기판을 도시하고 있으나 절연기판 등의 기판 상에 단결정 실리콘층이 추가로 형성되어 있는 기판도 포함가능함은 물론이다. 단결정 실리콘층이 형성되는 기판(10)은 실리콘 기판이 바람직하나, 필요에 따라서는 투명한 재질의 석영, 사파이어 기판 등도 가능하다.
산화실리콘층(12)을 형성하는 방식은 특별히 한정되지 않는 다양한 방식이 가능하며, 바람직하게는, O2 또는 H2O 대기 하에서 700 내지 1150 ℃의 온도에서 열 산화시키는 경우 양질의 산화층을 형성할 수 있다. 약 5 내지 400 ㎚의 막 두께를 갖는 산화실리콘층(12)이 단결정 실리콘층이 형성된 기판(10)의 상면 위에 형성된다. 산화실리콘층(12)은 본 실시예에 있어 필수구성요소는 아니지만, 후속되는 H+ 등의 이온 주입시 실리콘 표면이 손상되는 문제를 막을 수 있게 한다.
도 1c를 참조하면, 산화실리콘층(12)이 형성되어 있는 단결정 실리콘층이 형 성된 기판(10)의 표면 위에 수소 이온(H＋)을, 예를 들면, 100 keV의 가속 전압 및 1016/㎝2의 용량으로 주입한다. 이 공정에 의해 단결정 실리콘 기판(10)에 수소 이온의 고농도 층을 형성하는 분리층(14)이 형성될 수 있다. 분리층(14)에 의하여 실리콘 기판(10)은 상부영역(10b)과 하부영역(10a)으로 영역이 분리되어 정의되고 후속공정에서 서로 분리된다.
(지지 기판의 준비공정)
한편, 도 1d를 참조하면 상술한 단결정 실리콘층이 형성된 기판(10)과는 별도로 단결정 실리콘층이 부착될 지지 기판(20)이 준비된다.
지지 기판(20)은 석영 기판, 유리 기판 등과 같이 광 투과성을 갖는 기판인 것이 바람직하고, 지지 기판(20) 상에 투명 액정 장치와 같이 빛이 투과되는 장치가 형성되는 경우, 유리 기판 등의 저온 공정이 가능한 지지 기판이 바람직하다.
지지 기판(20)의 상부에는 본딩층(22)이 형성된다. 이 층의 기능은 본 발명의 가장 중요한 특징 중 하나로 조사광에 의해 용융되는 특성을 가진 층으로 증착되는 것이 바람직하다. 본 발명에서는 본딩층(22)과 직접 접촉하여 부착되는 층의 종류에 따라, 본딩층(22)의 종류도 다양하게 선택하는 것이 가능하다. 이에 대해서는 상세히 후술한다.
( 본딩 공정)
도 1d 및 도 1e를 참조하면, 본딩층(22)을 이용하여 단결정 실리콘 기판(10)과 지지 기판(20)를 부착한다.
본딩층(22)은 조사광에 의해 광화학적 또는 열적으로 여기되어 구성재료의 전부 또는 일부가 용융 등의 상변화를 일으키고, 본딩층(22)이 용융되도록 하기 위한 광의 종류, 파장, 강도 등의 조건은 본딩층(22)이 용융되어 단결정 실리콘 기판(10)과 지지 기판(20)이 접착될 수 있도록 하기 위한 것이면 특별히 한정되지 않은 다양한 종류가 있다.
조사광은 X선, 자외선, 가시광, 적외선, 레이저(엑시머 레이저 등) 등이 가능하고, 고에너지와 고정밀도의 조사가 가능한 점에서 레이저 광이 바람직하다. 그러나, 지나치게 고에너지를 출력하는 경우는 어브레이션이 일어나 본딩층(22)이 용융 단계를 넘어 소성되어 단결정 실리콘층이 형성된 기판(10)과 지지 기판(20)를 부착하는데 제약이 될 수 있다. 한편, 조사광은 본딩층(22)의 종류에 따라서 흡수가 용이한 파장을 선택하여 이를 이용하는 것이 바람직하다.
본딩층(22)의 종류로는 비정질 실리콘(a-Si)을 채용하는 것이 바람직한데, 그 이유는 비정질 실리콘층의 경우는 융융되어 결정질 실리콘층으로 되는 경우 가시광선에 대한 투광도가 증가되는 성질이 있으므로 투명한 지지기판(20)과 함께 사용하는 경우 투광도가 증가하는 경향이 있다. 한편, 비정질 실리콘층 내에는 수소(H)가 함유될 수도 있고 수소가 함유되어 있으면, 광의 조사에 의해 수소가 방출되는 것에 의해 내압이 발생하므로, 수소량이 가능한 적게 함유되는 것이 바람직하다. 예를 들어, 수소의 함유량은, 1 at% 미만인 것이 바람직하다. 수소의 함유량 은, 성막 조건, 예컨대, CVD 법을 이용하는 경우에는, 그 가스 조성, 가스 압력, 가스 분위기, 가스 유량, 가스 온도, 기판 온도, 인가하는 파워 등의 조건을 적절히 설정함으로써 조정가능하다. 특히 본딩층(22)의 조성이 비정질 실리콘(a-Si)인 경우에는, CVD법, 특히 저압 CVD나 플라즈마 CVD에 의해 성막하는 것이 바람직하다.
이 밖의 본딩층(22)의 재료로서는, 산화 규소 또는 규산 화합물, 질화 규소, 질화 알루미늄, 질화 티탄 등의 질화 세라믹, 유기 고분자 재료, 금속, 예컨대, Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd 또는 Sm, 또는 이들 중 적어도 한 종류를 포함하는 합금을 들 수 있다.
또한, 필요에 따라서는 비정질 실리콘, 산화 규소 또는 규산 화합물, 질화 규소, 질화 알루미늄, 질화 티탄 등의 질화 세라믹, 유기 고분자 재료, 금속 등의 본딩물질을 적어도 2개 이상 조합하여 본딩층의 용융과 접착력을 향상시키는 것도 가능하다.
본딩층(22)의 두께로서는 10㎚∼50㎛ 정도인 것이 바람직하고, 10㎚∼20㎛ 정도인 것이 보다 바람직하다. 본딩층(22)의 형성 방법은, 균일한 두께로 본딩층(22)을 형성 가능한 방법이면 모두 적용가능하고, 본딩층(22)의 조성이나 두께 등의 여러가지 조건에 따라 적절히 선택하는 것이 가능하다. 예컨대, CVD(MOCCVD, 저압 CVD, ECR-CVD 포함)법, 증착, 분자선 증착(MB), 스퍼터링법, 이온 도핑법, PVD 법 등의 각종 기상 성막법, 전기 도금, 침지 도금(디핑), 무전해 도금법 등의 각종 도금법, LB법(Langmuir-Blodgett method), 스핀 코트법, 스프레이 코트법, 롤 코트법 등의 도포법, 각종 인쇄법, 전사법, 잉크젯법, 분말 젯법 등을 적용할 수 있다. 한편, 이들 중 2종 이상의 방법을 조합시키더라도 좋다.
또한, 본딩층(22)을 졸-겔(sol-gel)법에 의해 세라믹을 이용하여 성막하는 경우나 유기 고분자 재료로 구성하는 경우에는, 도포법, 특히 스핀 코트에 의해 성막하는 것이 바람직하다.
또한, 본딩층(22)이 용융되어 단결정 실리콘층이 형성된 기판(10)과 지지 기판(20)을 본딩하기 위해서는 접착력을 향상시키기 위하여 적절한 온도를 기판 상에 인가할 수도 있다. 바람직하게는, 100 내지 400 ℃ 의 온도로 기판을 가열하면서 단결정 실리콘 기판(10)과 지지기판(20)을 부착하되, 본딩층(22)에 조사광을 인가한다. 이러한 기판의 가열에 의해서 본딩층(22)의 용융이 가속화되거나, 조사광의 광 조사 조건에 부가하여 기판에 온도를 가열하는 조건을 다양하게 조절함으로써 더욱더 적절한 본딩 조건을 확보할 수 있다. 한편, 필요에 따라서는 조사광을 인가하면서 본딩층의 용융을 가속화하기 위해 전기장, 자기장 등을 인가하는 것도 가능하다.
또한, 단결정 실리콘층이 형성된 기판(10)과 지지 기판(20)을 본딩층(22)을 이용하여 부착할 때 부착되는 방향으로 압력을 함께 인가할 수도 있다. 이 경우도 본딩층(22)의 용융이 가속화되거나, 조사광의 광 조사 조건에 부가하여 기판 사이의 부착 압력을 다양하게 조절함으로써 더욱더 적절한 본딩 조건을 확보할 수 있다.
또한, 본딩층(22)과 단결정 실리콘층이 형성된 기판(10)의 부착력을 높이기 위해서 본딩층(22)을 패터닝할 수도 있다. 본딩층(22)과 단결정 실리콘 기판(10)의 부착력을 강화하기 위해서 본딩층(22)을 매트릭스 형태, 섬 형상 등으로 패터닝하면 본딩층(22)과 접착되는 면적이 증가되어 부착력이 강화될 수 있다. 또한, 이 경우, 본딩층(22)의 투광성을 높이기 위해 필요한 영역을 패터닝할 수도 있고, 예를 들어 액정표시 장치에 이용되는 경우 투광 영역에서 본딩층(22)을 제거하도록 구현할 수 있다.
또한, 본딩층(22)을 형성한 후, 형성된 본딩층(22)의 상부 표면을 플라즈마, 건식 식각, 습식 식각 등의 방식으로 표면 처리하여 접착력을 향상시키도록 하는 것도 가능하다.
(분리공정)
다음으로, 도 1f에 도시된 바와 같이, 분리층(14)을 기준으로 단결정 실리콘 층(10)이 2개의 영역으로 분리되어, 일부의 단결정 실리콘 부분(10b)은 지지 기판(20) 상에 부착되어 있고, 그 외의 부분(10a)의 분리되도록 한다. 분리 현상은 수소 이온이 실리콘에 주입되어 형성된 분리층(14)에 의해 분리된다는 사실에 기인한다. 즉, 단결정 실리콘층이 형성된 기판(10a)에서 수소 이온의 고농도 층인 분리층(14)과 수소 이온이 거의 주입되지 않는 다른 부분 사이의 경계에 근접한 부분에서 단결정 실리콘 기판이 분리될 수 있다.
단결정 실리콘층이 형성된 기판(10a)을 분리하기 위한 열 처리는, 예를 들면, 적층된 두 기판을 예컨대 400 ℃까지 가열함으로써 수행할 수 있다. 결과적으 로, 지지 기판(20)의 표면 위에, 예를 들면, 약 10 내지 300 nm의 막 두께를 갖는 단결정 실리콘 층(10b)이 형성된다. 이때 분리되는 단결정 실리콘층(10b)은 수소 이온을 단결정 실리콘층이 형성된 기판(10)에 주입할 때 상기 언급한 가속 전압을 변화시킴으로써 50 내지 300 ㎚ 사이의 임의의 막 두께로 형성될 수 있다.
단결정 실리콘층이 형성된 기판(10)을 분리하기 위한 다른 방식에 의하면, 단결정 실리콘층이 구비된 기판(10)을 관통하는 레이저 광의 조사에 의해 국소적으로 분리층(14)에 열에너지가 집중되도록 구성하는 것도 가능하다. 이 경우, 기판은 실리콘 기판을 사용하는 것도 가능하지만, 석영, 사파이어 등의 투명한 재질을 사용하면 조사되는 레이저 광이 기판을 통해서 분리층(14)에 집중되도록 하는데 더욱 효과적이다.
도 1g를 참조하면, 분리층(14)을 기준으로 일부의 단결정 실리콘층(10b)을 분리하여 형성된 지지기판(20)의 표면은 폴리싱 등의 방식으로 평탄화 과정이 수행된다.
(다른 실시예들)
도 2a 내지 도 2c는 본 발명의 실시예에 따른 단결정 실리콘이 부착된 지지 기판을 제조하는 다른 방법을 나타내는 단면도들이다.
도 2a를 참조하여 상술한 실시예와의 차이점을 위주로 설명하면, 상기 실시시예에서는 투명한 지지 기판(20) 상에 본딩층(22)이 형성되어 있는 구조이나, 도 2a에서는 단결정 실리콘층 또는 산화실리콘층(12) 상부에 본딩층(32)을 형성하는 구조이다. 그 이외의 접착과정은 동일하다. 다만, 단결정 실리콘층이 형성되는 기판은 지지 기판 보다 고온 공정이 가능하므로 본딩층(22)은 고온에서 증착 가능한 물질을 선택하는 것도 가능하다.
도 2b의 구조는 지지 기판(20)과 본딩층(22) 사이에 버퍼층(40)을 추가로 형성한 구조이다. 이 경우는 지지 기판(20)에서 불순물이 확산되는 현상을 방지하기 위하여 버퍼층(40)이 게재된 것으로, 투명한 재질을 사용하면 본딩층(22)에 광을 조사하여 용융에 의해 지지 기판(20)과 단결정 실리콘층이 형성된 기판(10)이 서로 접착할 때 버퍼층(40)은 조사되는 광을 통과하게 된다.
도 2c의 구조는 기판(10)의 상부와 투명한 지지 기판(20) 상에 모두 본딩층(22a,22b)이 형성되어 있는 구조이다. 이와 같은 구조에 의하면, 조사광이 지지기판(20)을 통과하여 2개의 본딩층(22a,22b)에 조사되므로 본딩층(22a,22b)은 통과된 조사 광에 의하여 용융되어 서로 접착이 용이한 물질을 선택할 수 있다. 즉, 비정질 실리콘층을 2개의 본딩층(22a,22b)으로 하여 지지 기판(20)과 기판(10)의 상부에 각각 형성하고 이들이 조사된 광에 의하여 용융되면서 서로 접착되도록 할 수 있고 접착이 용이한 서로 다른 물질들을 각각 형성하는 것도 가능하다.
(박막트랜지스터의 제조방법)
다음으로, 도 3을 참조하여 단결정 실리콘이 부착된 지지 기판을 이용하여 박막트랜지스터를 제조하는 방법을 상세히 설명한다. 도 3은 단결정 실리콘이 부착된 지지 기판을 이용하여 제조한 박막트랜지스터의 단면도이다.
도 1g의 구조와 같이 지지기판(20), 본딩층(22), 산화실리콘층(12), 및 단결정 실리콘층(10b)이 차례로 형성된 구조를 이용하여 박막트랜지스터를 제조한다. 먼저, 단결정 실리콘층(10b)을 선택적으로 패터닝한다. 패터닝된 단결정 실리콘층(10c)의 상부에 게이트 절연층(30)을 형성할 수 있다. 예를 들어, 게이트 절연층(30)의 두께는 통상 500 내지 2000Å이다.
다음으로, 게이트 절연층(30) 상부에 게이트 전극(32)을 형성한다. 그리고, 상기 게이트 전극(32)을 마스크로 n+ 또는 p+이온을 도핑하여, 상기 활성층의 소정 부위를 소스/드레인으로 형성한다. 게이트 전극(32)의 두께는 예를 들어 1500 내지 4000Å이 가능하며, 바람직하게는 약 3000Å 이다.
다음으로, 게이트 전극(32) 상에 층간 절연층(34)을 형성하고 패터닝하여 컨택을 형성하고, 그 후 컨택을 통해서 활성층의 상기 소오스 또는 드레인이 데이터 라인에 접속되도록 금속층(36)을 증착하고 패터닝하다. 층간절연층(34)의 두께는 예를 들어 2000 내지 8000Å이 가능하다.
도 3에 도시한 일련의 공정을 통해서는 N형 또는 P형 폴리 실리콘 박막트랜지스터를 형성할 수도 있고, 본 실시예의 공지된 LDD(Lightly doped drain) 구조를 적용할 수도 있음은 당연하다. LDD 구조는 상술한 게이트 전극(32)을 도핑 마스크로 하여 저농도 도핑하고, 다음으로, 스페이서 공정 등을 이용하여 게이트 전극(32)의 양쪽 또는 한쪽에 도핑마스트의 역할을 할 수 있는 스페이스 또는 포토레지스트 등을 형성하고, 이를 마스크로 고농도 도핑을 한 후, 상술한 바와 같은 소오스 또는 드레인 전극을 형성하여 LDD 구조를 완성한다.
본 발명의 사상이나 범위로부터 이탈됨이 없이 본 발명의 다양한 변경이 가능해질 수 있다. 따라서, 본 발명에 따른 구현예에 대한 상기의 설명은 예시의 목적으로만 제공될 것이며, 첨부된 청구 범위 및 그것의 등가물에 의해서 한정되는 본발명을 제한하기 위한 목적을 위해서 제공되는 것은 아니다.
본 발명에 따르면, 저온 공정, 비교적 단순한 공정으로 실제 양산에 적용할 수 있는 단결정 실리콘이 부착된 지지 기판을 제조하는 방법을 제공할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 광을 조사하는 단계와 동시에 또는 그 이후에, 열 공정을 수행함으로써 본 발명을 실제 적용함에 있어 다양한 공정 변수를 확보할 수 있는 효과가 있다.
또한, 본 발명은 본딩층을 선택적으로 패터닝하거나, 본딩층의 상부 표면을 표면 처리함으로써 단결정 실리콘층과 지지 기판의 접착력을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 단결정 실리콘층 및 상기 단결정 실리콘층을 2개의 영역으로 분리하는 분리층이 구비된 기판을 준비하는 단계;
    상기 단결정 실리콘층을 투명한 지지 기판과 접촉하는 단계; 및
    상기 투명한 지지 기판을 통과하도록, 광을 조사하는 단계를 구비하고,
    상기 투명한 지지기판 및 상기 단결정 실리콘층이 서로 대향하는 대향면들 중 적어도 일면에 본딩층이 추가로 구비되며,
    상기 조사된 광에 의하여 상기 본딩층이 용융되어 상기 단결정 실리콘층이 상기 지지기판과 부착되는 것을 특징으로 하는 단결정 실리콘과 지지 기판을 부착하는 방법.
  2. 제1 항에 있어서,
    상기 광을 조사하는 단계와 동시에 또는 그 이후에, 열 공정 수행 또는 전기장 또는 자기장을 인가하는 단계를 더 구비하는 것을 특징으로 하는 단결정 실리콘과 지지 기판을 부착하는 방법.
  3. 제1 항에 있어서,
    상기 본딩층은 선택적으로 패터닝하는 단계를 더 구비하는 것을 특징으로 하 는 단결정 실리콘과 지지 기판을 부착하는 방법.
  4. 제1 항에 있어서,
    상기 투명한 지지 기판 상부에는 산화물 계열의 버퍼층이 추가로 구비된 것을 특징으로 하는 단결정 실리콘과 지지 기판을 부착하는 방법.
  5. 제1 항에 있어서,
    상기 본딩층은 비정질 실리콘층인 것을 특징으로 하는 단결정 실리콘과 지지 기판을 부착하는 방법.
  6. 제1 항에 있어서,
    상기 단결정 실리콘 기판과 상기 지지 기판을 접촉하고, 광을 조사하여 부착하는 과정에서 상기 단결정 실리콘 기판과 상기 지지 기판을 부착하는 방향으로 압력을 가하는 단계를 더 구비하는 단결정 실리콘과 지지 기판을 부착하는 방법.
  7. 제1 항 내지 제6항 중 어느 한 항에 의한 단결정 실리콘과 지지 기판을 부착하는 단계; 및
    상기 분리층을 기준으로 상기 단결정 실리콘층을 분리하는 단계를 구비하는 것을 특징으로 하는 단결정 실리콘이 부착된 지지 기판을 제조하는 방법.
  8. 제7 항에 있어서,
    상기 분리층을 기준으로 상기 단결정 실리콘층을 분리하는 단계는 상기 기판을 관통하여 레이저 광을 조사하는 것을 특징으로 하는 단결정 실리콘이 부착된 지지 기판을 제조하는 방법.
KR1020070013777A 2007-02-09 2007-02-09 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법 KR100844272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070013777A KR100844272B1 (ko) 2007-02-09 2007-02-09 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013777A KR100844272B1 (ko) 2007-02-09 2007-02-09 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법

Publications (1)

Publication Number Publication Date
KR100844272B1 true KR100844272B1 (ko) 2008-07-07

Family

ID=39823854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013777A KR100844272B1 (ko) 2007-02-09 2007-02-09 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR100844272B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060056272A (ko) * 2003-02-18 2006-05-24 코닝 인코포레이티드 유리계 ｓｏｉ 구조물
KR20060062316A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 단결정 실리콘 필름의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060056272A (ko) * 2003-02-18 2006-05-24 코닝 인코포레이티드 유리계 ｓｏｉ 구조물
KR20060062316A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 단결정 실리콘 필름의 제조방법

Similar Documents

Publication Publication Date Title
CN1251307C (zh) 半导体掺杂及电阻控制法、半导体器件及其制造方法
JP3478012B2 (ja) 薄膜半導体装置の製造方法
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
JP2001332741A (ja) 薄膜トランジスタの製造方法
TW200539253A (en) Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus
CN102959722B (zh) Inp强制掺杂的高浓度掺p量子点太阳能电池及制造方法
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JPH11233790A (ja) 薄膜トランジスタの製造方法
JPH07202214A (ja) 薄膜半導体装置の作製方法
JPS639978A (ja) 薄膜トランジスタの製造方法
TW200939357A (en) Manufacturing method of thin film transistor and thin film transistor
US20110033999A1 (en) Doping method, and method for producing semiconductor device
KR100844272B1 (ko) 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
TWI233457B (en) Method of forming poly-silicon crystallization
JP3774278B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
KR100543002B1 (ko) 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법
JPH08213317A (ja) 半導体装置およびその作製方法
JP3911947B2 (ja) 電界効果トランジスタの製造方法
JPH02222154A (ja) 薄膜トランジスタの作製方法
JPS62119974A (ja) 薄膜トランジスタの製造方法
JPH04305939A (ja) 薄膜トランジスタの製造方法
JP2002033483A (ja) 薄膜半導体装置の製造方法
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee