JPS62119974A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62119974A JPS62119974A JP26173885A JP26173885A JPS62119974A JP S62119974 A JPS62119974 A JP S62119974A JP 26173885 A JP26173885 A JP 26173885A JP 26173885 A JP26173885 A JP 26173885A JP S62119974 A JPS62119974 A JP S62119974A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film transistor
- insulating film
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 37
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 238000000137 annealing Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 8
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 5
- 239000005297 pyrex Substances 0.000 abstract description 5
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000006121 base glass Substances 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、大面積のアクティブ・マトリンクツ液晶ディ
スプレイ等に応用される薄膜トランジスタの製造方法に
関するものであり、特に、ガラス下 の歪点温度以)の低温プ?セスで形成される薄膜トラン
ジスタの高性能化を図るようにしたものである。
スプレイ等に応用される薄膜トランジスタの製造方法に
関するものであり、特に、ガラス下 の歪点温度以)の低温プ?セスで形成される薄膜トラン
ジスタの高性能化を図るようにしたものである。
〈従来の技術〉
近年、液晶ディスプレイの大面積化が進んでおり、その
駆動方式も従来の時分割方式からアクティブ・マトリッ
クス方式に移りつつある。この方式では敵方を超える画
素を有する液晶ディスプレイが可能であるが、各画素毎
にスイッチング・トランシフタを形成する必要がある。
駆動方式も従来の時分割方式からアクティブ・マトリッ
クス方式に移りつつある。この方式では敵方を超える画
素を有する液晶ディスプレイが可能であるが、各画素毎
にスイッチング・トランシフタを形成する必要がある。
一方、表示能力の高いツィヌティッド・ネマティック・
モードが使えること、及びカラー化するための透過型が
可能なこと々どから、ディスプレイ基板には、ガラスや
石英などの透明基板が使われている。特に、大面積化を
進める際には、安価なガラス基板が好ましく、アクティ
ブ・マトリックヌ方式の液晶ディスプレイ等にあっては
、このガラス基板上に薄膜トランジスタを形成すること
が必要となる。
モードが使えること、及びカラー化するための透過型が
可能なこと々どから、ディスプレイ基板には、ガラスや
石英などの透明基板が使われている。特に、大面積化を
進める際には、安価なガラス基板が好ましく、アクティ
ブ・マトリックヌ方式の液晶ディスプレイ等にあっては
、このガラス基板上に薄膜トランジスタを形成すること
が必要となる。
薄膜トランシフタの活性層としては、通常、アモルファ
ス・シリコンや多結晶シリコンが用いられるが、駆動回
路までも薄膜トランジスタで形成しようとする場合には
、動作速度の大きい多結晶シリコンが有望となる。
ス・シリコンや多結晶シリコンが用いられるが、駆動回
路までも薄膜トランジスタで形成しようとする場合には
、動作速度の大きい多結晶シリコンが有望となる。
多結晶シリコン薄膜トランシフタのゲート絶縁膜には、
従来、1000℃前後での熱酸化膜が使われており、従
って、基板材料には、耐熱性に優れた溶融石英が使われ
ている。しかし、大面積化に伴い、ガラス基板を使用す
るにあたっては、ガラスの歪点温度が550〜600℃
であるために従来の熱酸化法は使えない。そこで、より
低温での絶縁膜形成法であるCVD法、プラズマCVD
法、光CVD法、プラズマ陽極酸化法などを用いること
になる。
従来、1000℃前後での熱酸化膜が使われており、従
って、基板材料には、耐熱性に優れた溶融石英が使われ
ている。しかし、大面積化に伴い、ガラス基板を使用す
るにあたっては、ガラスの歪点温度が550〜600℃
であるために従来の熱酸化法は使えない。そこで、より
低温での絶縁膜形成法であるCVD法、プラズマCVD
法、光CVD法、プラズマ陽極酸化法などを用いること
になる。
〈発明が解決しようとする問題点〉
しかし、現状では、上記した方法によ多形成した絶縁膜
、及びその界面の特性は熱酸化膜に較べて非常に劣って
おシ、動作特性の優れたトランジスタの形成が困難とな
っている。
、及びその界面の特性は熱酸化膜に較べて非常に劣って
おシ、動作特性の優れたトランジスタの形成が困難とな
っている。
低温で形成したこれらの絶縁膜に熱処理を施すことによ
って、特性の改善が期待される。実際に、900〜10
00℃の窒素雰囲気中アニールによって、熱酸化膜に近
い特性のものが得られている。
って、特性の改善が期待される。実際に、900〜10
00℃の窒素雰囲気中アニールによって、熱酸化膜に近
い特性のものが得られている。
しかし、この熱処理は高温処理であるため、ガラ7基板
上での薄膜トランジスタ形成には使えない。また600
℃以下の熱処理では、充分な特性の向上が得られない等
の問題点がある。
上での薄膜トランジスタ形成には使えない。また600
℃以下の熱処理では、充分な特性の向上が得られない等
の問題点がある。
従って、絶縁膜と活性層の界面近傍のみに局所的にエネ
ルギーを与え、かつ、下地ガラス基板の過熱を回避でき
るような、局所的な熱処理法の開発が重要となる。
ルギーを与え、かつ、下地ガラス基板の過熱を回避でき
るような、局所的な熱処理法の開発が重要となる。
大発明は上記の点に鑑みて創案されたものであり、安価
で大面積化が容易なガラス基板が利用できる低温プロセ
スによる高性能薄膜トランジスタの形成方法を提供する
ことを目的としたものであり、特に、多結晶シリコンを
活性層とするMIS型電界効果トランジスタにおいて、
良好な特性を有する界面を形成する方法を提供すること
を目的としている。
で大面積化が容易なガラス基板が利用できる低温プロセ
スによる高性能薄膜トランジスタの形成方法を提供する
ことを目的としたものであり、特に、多結晶シリコンを
活性層とするMIS型電界効果トランジスタにおいて、
良好な特性を有する界面を形成する方法を提供すること
を目的としている。
〈問題点を解決するための手段〉
上記の目的を達成するため、本発明は、少なくとも表面
が絶縁物質である基板の一主面上に形成された活性層に
MIS型電界効果トランジスタを形成する薄膜トランジ
スタの製造方法において、少なくとも上記のMIS型電
界効果トランジヌタのゲート絶縁膜形成後に、トランジ
スタ領域の全部、または一部にレーザ光を照射する工程
を含むように構成している。
が絶縁物質である基板の一主面上に形成された活性層に
MIS型電界効果トランジスタを形成する薄膜トランジ
スタの製造方法において、少なくとも上記のMIS型電
界効果トランジヌタのゲート絶縁膜形成後に、トランジ
スタ領域の全部、または一部にレーザ光を照射する工程
を含むように構成している。
〈作 用〉
大発明は、活性層である例えば多結晶シリコン上に堆積
した絶縁膜に、エキシマレーザ等のレーザ光を短時間照
射し、下地ガラス基板等の絶縁基板を過熱変形させるこ
となしに、活性層(多結晶シリコン)と絶縁膜との界面
の特性を向上させるようにしだものである。
した絶縁膜に、エキシマレーザ等のレーザ光を短時間照
射し、下地ガラス基板等の絶縁基板を過熱変形させるこ
となしに、活性層(多結晶シリコン)と絶縁膜との界面
の特性を向上させるようにしだものである。
ガラス基板上の多結晶シリコン薄膜の上に堆積した絶縁
膜にエキシマレーザを用いてパルス状の紫外光を照射す
ると、この紫外光の大部分は絶縁膜を透過し、多結晶シ
リコン層に吸収される。これは、レーザ光の波長(19
3(ArF )〜351(XeF)nm)に対する吸収
係数が、シリコン酸化物などでは小さく、シリコンでは
大きいためである。また、波長が短い紫外光を用いてい
るため、レーザ光は多結晶シリコン内の深くまでは侵入
せず、界面近傍のみを加熱することになる。また、界面
近傍からの熱伝導によって、多結晶シリコン活性層及び
絶縁膜もアニールされることになる。
膜にエキシマレーザを用いてパルス状の紫外光を照射す
ると、この紫外光の大部分は絶縁膜を透過し、多結晶シ
リコン層に吸収される。これは、レーザ光の波長(19
3(ArF )〜351(XeF)nm)に対する吸収
係数が、シリコン酸化物などでは小さく、シリコンでは
大きいためである。また、波長が短い紫外光を用いてい
るため、レーザ光は多結晶シリコン内の深くまでは侵入
せず、界面近傍のみを加熱することになる。また、界面
近傍からの熱伝導によって、多結晶シリコン活性層及び
絶縁膜もアニールされることになる。
従っテ、短詩ffflのエキシマ・レーザ・アニールは
、多結晶シリコンと絶縁膜の界面に高温アニールと同等
な効果を与えて界面特性を向上させるとともに、多結晶
シリコン活性層及び絶縁膜の膜質も向上させ、かつ、下
地ガラス基板への熱的影響は比較的小さく抑えられるこ
とになり、大変有効な熱処理法である。
、多結晶シリコンと絶縁膜の界面に高温アニールと同等
な効果を与えて界面特性を向上させるとともに、多結晶
シリコン活性層及び絶縁膜の膜質も向上させ、かつ、下
地ガラス基板への熱的影響は比較的小さく抑えられるこ
とになり、大変有効な熱処理法である。
〈実施例〉
未発明は、低温プロセスにおいて、特性の良好な薄膜ト
ランジスタの製造方法を提供することを目的としている
が、本発明の効果を明確に示すために、まず、本発明に
係るレーザ光照射処理をしてMOSキャパシタを作製し
、評価を行なった。
ランジスタの製造方法を提供することを目的としている
が、本発明の効果を明確に示すために、まず、本発明に
係るレーザ光照射処理をしてMOSキャパシタを作製し
、評価を行なった。
第1図(a)〜(e)はそれぞれ本発明に係るレーザ光
照射処理をしてMOSキャパシタを作製する工程を示す
素子断面図である。
照射処理をしてMOSキャパシタを作製する工程を示す
素子断面図である。
まず、有機洗浄及び酸洗浄したパイレックス・ガラス基
板1上に、真空蒸着法により、多結晶シリコン薄膜2を
蒸着した。多結晶シリコン薄膜の形成は、基板温度50
0℃、真空度3 X I F5Pa。
板1上に、真空蒸着法により、多結晶シリコン薄膜2を
蒸着した。多結晶シリコン薄膜の形成は、基板温度50
0℃、真空度3 X I F5Pa。
成膜速度LA/seeの条件で行ない、膜厚は1000
Aであった。この多結晶シリコン薄膜2上に、イオン注
入時の汚染防止用に膜厚2500Aのシリコン酸化膜3
を常圧CVD法で堆積した後、ボロン・イオン(JIB
+ )を100 keVで1×10′4個層注入し、
ポロン活性化のために、窒素雰囲気中500℃で1時間
アニールした(第1図(a)参照)。
Aであった。この多結晶シリコン薄膜2上に、イオン注
入時の汚染防止用に膜厚2500Aのシリコン酸化膜3
を常圧CVD法で堆積した後、ボロン・イオン(JIB
+ )を100 keVで1×10′4個層注入し、
ポロン活性化のために、窒素雰囲気中500℃で1時間
アニールした(第1図(a)参照)。
これによって、多結晶シリコン層2は、測定に支障のな
い抵抗率(〜10Ωcm)となった。次に、第1図(b
)に示すように酸化シリコン膜3を除去した後、多結晶
ンリコン層2を円形にパターニングした。
い抵抗率(〜10Ωcm)となった。次に、第1図(b
)に示すように酸化シリコン膜3を除去した後、多結晶
ンリコン層2を円形にパターニングした。
次いで、第1図(c)に示すように常圧CVD法ニヨリ
、420℃でシリコン酸化膜4を1500λ堆積し、3
X10”−’Paの真空中、Xe(J’エキシマレーザ
でパルス状の紫外光(波長308 nm +パルス幅1
8nsec 、出力200mJ/d ) k200パル
ス照射した。
、420℃でシリコン酸化膜4を1500λ堆積し、3
X10”−’Paの真空中、Xe(J’エキシマレーザ
でパルス状の紫外光(波長308 nm +パルス幅1
8nsec 、出力200mJ/d ) k200パル
ス照射した。
次いで、第1図(d)に示すように酸化膜4をリング状
に除去し、その後スパッタ法でA6 S iを5ooo
i蒸着して第1図(e)に示すように円型電極(0,8
11φ)5.ガードリング6、リング状電極7をパター
ン形成した。最後に、水素雰囲気中440℃で30分間
熱処理を行ない1、MOSキャパシタを完成した。
に除去し、その後スパッタ法でA6 S iを5ooo
i蒸着して第1図(e)に示すように円型電極(0,8
11φ)5.ガードリング6、リング状電極7をパター
ン形成した。最後に、水素雰囲気中440℃で30分間
熱処理を行ない1、MOSキャパシタを完成した。
また、比較のために、酸化膜の後処理に関して、XeC
βエキシマ・レーザを照射していない試料、及びレーザ
照射の代わりに窒素雰囲気中550℃及び950℃で1
時間アニールした試料も作製した。ただし950℃のア
ニ−)vを施した試料の基板はパイレックス・ガラスで
はなく、p型シリコン基板を乾燥酸素雰囲気中950℃
で熱酸化(膜厚800A)したものを用いた。
βエキシマ・レーザを照射していない試料、及びレーザ
照射の代わりに窒素雰囲気中550℃及び950℃で1
時間アニールした試料も作製した。ただし950℃のア
ニ−)vを施した試料の基板はパイレックス・ガラスで
はなく、p型シリコン基板を乾燥酸素雰囲気中950℃
で熱酸化(膜厚800A)したものを用いた。
以上のようにして作製したMOSキャパシタのC−■特
性f:fjlll定し、固定電荷密度、界面準位密度を
評価した。結果を以下の表に示す。
性f:fjlll定し、固定電荷密度、界面準位密度を
評価した。結果を以下の表に示す。
表
■
口
上記の表からも明らかなように、エキシマ・レーザ照射
によって、ガラス基板には変形などの悪影響は現われず
、界面特性には、950℃アニールとほぼ同等の効果が
得られた。これは、レーザ光のほとんどが、吸収係数の
大きい多結晶シリコン層の界面付近で吸収されるため、
界面近傍は950℃アニールと同程度まで局所的にアニ
ールされるが、熱拡散によってガラス基板の温度上昇は
比較的小さくなり、基板温度がその歪点以下に抑えられ
ていることによる。つz”−全体をアニールする通常の
方法では、ガラスの歪点温度である550〜600℃程
度までしか加熱できないため、表に示されるように大幅
な改善が得られ々いが、エキシマ・レーザによる短時間
局所的アニールを利用すれば、低温プロセスでも、高温
プロセスに匹敵する界面特性の改善が可能となる6次に
、本発明に基づく多結晶シリコン薄膜トランジスタの作
製例について、第2図(a)〜(f)を参照して述べる
。
によって、ガラス基板には変形などの悪影響は現われず
、界面特性には、950℃アニールとほぼ同等の効果が
得られた。これは、レーザ光のほとんどが、吸収係数の
大きい多結晶シリコン層の界面付近で吸収されるため、
界面近傍は950℃アニールと同程度まで局所的にアニ
ールされるが、熱拡散によってガラス基板の温度上昇は
比較的小さくなり、基板温度がその歪点以下に抑えられ
ていることによる。つz”−全体をアニールする通常の
方法では、ガラスの歪点温度である550〜600℃程
度までしか加熱できないため、表に示されるように大幅
な改善が得られ々いが、エキシマ・レーザによる短時間
局所的アニールを利用すれば、低温プロセスでも、高温
プロセスに匹敵する界面特性の改善が可能となる6次に
、本発明に基づく多結晶シリコン薄膜トランジスタの作
製例について、第2図(a)〜(f)を参照して述べる
。
第2図(a)〜(f)はそれぞれ本発明の一実施例とし
ての多結晶シリコン薄膜トランジスタの作製の各プロセ
スにおける素子断面を示す図である。
ての多結晶シリコン薄膜トランジスタの作製の各プロセ
スにおける素子断面を示す図である。
本発明を実施するに当シ、少なくとも表面が絶゛縁物質
である基板としてパイレックヌ・ガラス基板11を用い
、第2図(a)に示すように、まず、有機洗浄及び酸洗
浄したパイレックヌ・ガラス基板11上に、前述の真空
蒸着法により100OAの多結晶シリコン薄膜12を蒸
着し、活性層部をパターニングして形成した。次いで、
第2図(b)に示すように常圧CVD法によシ、420
℃でゲート絶縁膜となるシリコン酸化膜13を150O
A堆積し、前述の条件で、XeClエキシマ・レージこ ザを照射した。鬼に、第2図(c)に示すように前述の
真空蒸着法により、多結晶シリコン14を50OA堆積
し、続いてその上にスパッタ法によシAj?Si膜15
を500OA堆積した後、フォトリングラフイーによシ
ゲート電極を形成した。次に第2図(d)に示すように
、イオン注入時の汚染防止用に常圧CVD法により、シ
リコン酸化膜16を50OA形成した後、ポロンイオン
(”B”)を70 keVで3 X 10”個膚注入し
、更に、圧力100Paの水素プラズマ中400℃で1
時間プラズマ処理を施した。前記シリコン酸化膜16の
表面を20OAエツチングした後、層間絶縁膜となるシ
リコン酸化膜17を常圧CVD法で500OA堆積し、
更にボロン活性化のために窒素雰囲気中500℃で1時
間アニーyvf行なった。次に、第211ffi(e)
に示すように、ソース及びドレイン部のコンタクト・ホ
ール18.19を開口し、スパッタ法でAJSiを50
0OA堆積した後、第2図(f)に示すようにソース電
極20及びドレイン電極21を形成した。最後に水素雰
囲気中440℃で30分間アニー/I/を行ない薄膜ト
ランジスタを完成した。
である基板としてパイレックヌ・ガラス基板11を用い
、第2図(a)に示すように、まず、有機洗浄及び酸洗
浄したパイレックヌ・ガラス基板11上に、前述の真空
蒸着法により100OAの多結晶シリコン薄膜12を蒸
着し、活性層部をパターニングして形成した。次いで、
第2図(b)に示すように常圧CVD法によシ、420
℃でゲート絶縁膜となるシリコン酸化膜13を150O
A堆積し、前述の条件で、XeClエキシマ・レージこ ザを照射した。鬼に、第2図(c)に示すように前述の
真空蒸着法により、多結晶シリコン14を50OA堆積
し、続いてその上にスパッタ法によシAj?Si膜15
を500OA堆積した後、フォトリングラフイーによシ
ゲート電極を形成した。次に第2図(d)に示すように
、イオン注入時の汚染防止用に常圧CVD法により、シ
リコン酸化膜16を50OA形成した後、ポロンイオン
(”B”)を70 keVで3 X 10”個膚注入し
、更に、圧力100Paの水素プラズマ中400℃で1
時間プラズマ処理を施した。前記シリコン酸化膜16の
表面を20OAエツチングした後、層間絶縁膜となるシ
リコン酸化膜17を常圧CVD法で500OA堆積し、
更にボロン活性化のために窒素雰囲気中500℃で1時
間アニーyvf行なった。次に、第211ffi(e)
に示すように、ソース及びドレイン部のコンタクト・ホ
ール18.19を開口し、スパッタ法でAJSiを50
0OA堆積した後、第2図(f)に示すようにソース電
極20及びドレイン電極21を形成した。最後に水素雰
囲気中440℃で30分間アニー/I/を行ない薄膜ト
ランジスタを完成した。
また、上記実施例との比較のため、同時に、ゲ−1[!
l&膜形成後のエキシマ・レーザ・アニールを施してい
ない薄膜トランジスタも作製した。他のプロセスは上と
同じである。
l&膜形成後のエキシマ・レーザ・アニールを施してい
ない薄膜トランジスタも作製した。他のプロセスは上と
同じである。
第3図は、これらの薄膜トランジスタのゲート電圧対ソ
ース電流特性を示したものであり、Aはゲート絶縁膜形
成後、エキシマ・レーザを照射したものであり、Bは未
照射のものである。
ース電流特性を示したものであり、Aはゲート絶縁膜形
成後、エキシマ・レーザを照射したものであり、Bは未
照射のものである。
なお、薄膜トランジスタのチャンネル長は4μm。
チャンネル幅は6μmである。また、ソースに対するド
レインのバイアス電圧は一〇、8vである。
レインのバイアス電圧は一〇、8vである。
この第3図より、短時間局所的エキシマ・レーザ・アニ
ールによって、トランジスタ特性が向上していることが
解る。
ールによって、トランジスタ特性が向上していることが
解る。
以上のように、このエキシマ・レーザ・アニールを多結
晶シリコン薄膜トランジスタのプロセスに採用すること
により、ガラス基板上での低温プロセスに於いても、特
性の良好なトランジスタが形成可能となった。
晶シリコン薄膜トランジスタのプロセスに採用すること
により、ガラス基板上での低温プロセスに於いても、特
性の良好なトランジスタが形成可能となった。
なお、上記実施例では、ゲート絶縁膜として、常圧CV
D法によるシリコン酸化膜を用いたが、本発明はこれに
限らず、常圧CVD法、減圧CVD法、プラズマCvD
法、光CVD法、スパッタ蒸着法などで形成されたシリ
コン酸化物、シリコン窒化膜、シリコン酸窒化膜などを
用いても良い。
D法によるシリコン酸化膜を用いたが、本発明はこれに
限らず、常圧CVD法、減圧CVD法、プラズマCvD
法、光CVD法、スパッタ蒸着法などで形成されたシリ
コン酸化物、シリコン窒化膜、シリコン酸窒化膜などを
用いても良い。
また、照射するレーザも、XeClエキシマ・レーザに
限らず、ArF、KrF、XeFなどのエキシマレーザ
を使用しても良い。またレーザ照射は真空中で行なった
が、酸素或いは水素雰囲気中での照射も同様の効果が得
られる。
限らず、ArF、KrF、XeFなどのエキシマレーザ
を使用しても良い。またレーザ照射は真空中で行なった
が、酸素或いは水素雰囲気中での照射も同様の効果が得
られる。
〈発明の効果〉
以上のように、本発明によれば、ガラス基板等の表面が
絶縁物質である基板上の薄膜トランジスタ形成に於いて
、ゲート絶縁膜にエキシマ・レーザ等のレーザ光を照射
することにより、ガラス基板等を変形させることなく、
高温アニールと同等の効果を引き出すことができる。こ
れにより、安価なガラス基板等を用いたアクティブ・マ
トリックス・パネルの製造が可能となり、大面積薄型デ
ィスプレイなどへの応用が期待される。
絶縁物質である基板上の薄膜トランジスタ形成に於いて
、ゲート絶縁膜にエキシマ・レーザ等のレーザ光を照射
することにより、ガラス基板等を変形させることなく、
高温アニールと同等の効果を引き出すことができる。こ
れにより、安価なガラス基板等を用いたアクティブ・マ
トリックス・パネルの製造が可能となり、大面積薄型デ
ィスプレイなどへの応用が期待される。
@1図(a)乃至(e)はそれぞれ本発明に係るレーザ
光照射処理をしてMOSキャパシタを作製する工程を示
す素子断面図、第2図(a)乃至(f)はそれぞれ本発
明の一実施例としての多結晶シリコン薄膜トランジスタ
の作製の各プロセスにおける素子断面を示す図、第3図
は作製した多結晶シリコン薄膜トランシフタの特性を示
す図である。 1・・・パイレックス・ガラス基板、 2・・多結晶
シリコン薄膜(活性層)、 3・・・常圧CVDシリコ
ン酸化膜(イングラ時汚染防止膜)、 4・・・常圧C
VDシリコン酸化膜(ゲート絶縁膜)、5・・・A/S
i(円型電極〕、 6・・・A#Si(ガードリング
)、7・・・Al5i(リング状電極)、 11・・・
パイレックス・ガラス基板、 12・・・多結晶シリコ
ン薄膜(活性層)、 13・・・常圧CVDシリコン酸
化膜(ゲート絶縁膜)、 14・・・多M晶シリコン
(ゲート電極)、 15・・・AA’Si(ゲート電
極配線)、 16・・・常圧CVDシリコン酸化膜(
イングラ時汚染防止膜)、 17・・・常圧CVDシリ
コン酸化膜(層間絶縁膜)、20・・・AdSi(ソー
ス電極配線)、 21・・・Ag5i(ドレイン電極
配線)。 i迄凋人 升埋十 描 十 室 彦(他2作第2図 (A) 一菊 −2:) O(V) ゲート會Z石辷 第3図
光照射処理をしてMOSキャパシタを作製する工程を示
す素子断面図、第2図(a)乃至(f)はそれぞれ本発
明の一実施例としての多結晶シリコン薄膜トランジスタ
の作製の各プロセスにおける素子断面を示す図、第3図
は作製した多結晶シリコン薄膜トランシフタの特性を示
す図である。 1・・・パイレックス・ガラス基板、 2・・多結晶
シリコン薄膜(活性層)、 3・・・常圧CVDシリコ
ン酸化膜(イングラ時汚染防止膜)、 4・・・常圧C
VDシリコン酸化膜(ゲート絶縁膜)、5・・・A/S
i(円型電極〕、 6・・・A#Si(ガードリング
)、7・・・Al5i(リング状電極)、 11・・・
パイレックス・ガラス基板、 12・・・多結晶シリコ
ン薄膜(活性層)、 13・・・常圧CVDシリコン酸
化膜(ゲート絶縁膜)、 14・・・多M晶シリコン
(ゲート電極)、 15・・・AA’Si(ゲート電
極配線)、 16・・・常圧CVDシリコン酸化膜(
イングラ時汚染防止膜)、 17・・・常圧CVDシリ
コン酸化膜(層間絶縁膜)、20・・・AdSi(ソー
ス電極配線)、 21・・・Ag5i(ドレイン電極
配線)。 i迄凋人 升埋十 描 十 室 彦(他2作第2図 (A) 一菊 −2:) O(V) ゲート會Z石辷 第3図
Claims (1)
- 【特許請求の範囲】 1、少なくとも表面が絶縁物質である基板の一主面上に
形成された活性層にMIS型電界効果トランジスタを形
成する薄膜トランジスタの製造方法において、 少なくとも上記MIS型電界効果トランジスタのゲート
絶縁膜形成後に、トランジスタ領域の全部、又は、一部
にレーザ光を照射する工程を含んでなることを特徴とす
る薄膜トランジスタの製造方法。 2、前記活性層が多結晶シリコンであることを特徴とす
る特許請求の範囲第1項記載の薄膜トランジスタの製造
方法。 3、前記ゲート絶縁膜が、常圧CVD法、減圧CVD法
、プラズマCVD法、光CVD法、スパッタ蒸着法のい
ずれかの方法によつて形成されてなることを特徴とする
特許請求の範囲第1項記載の薄膜トランジスタの製造方
法。 4、前記ゲート絶縁膜に照射するレーザ光が、パルス状
の紫外光レーザである、ArF、KrF、XeCl、X
eFエキシマ・レーザのいずれかによるものであること
を特徴とする特許請求の範囲第1項記載の薄膜トランジ
スタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26173885A JPS62119974A (ja) | 1985-11-19 | 1985-11-19 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26173885A JPS62119974A (ja) | 1985-11-19 | 1985-11-19 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62119974A true JPS62119974A (ja) | 1987-06-01 |
Family
ID=17366022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26173885A Pending JPS62119974A (ja) | 1985-11-19 | 1985-11-19 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62119974A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5264383A (en) * | 1991-06-28 | 1993-11-23 | U.S. Philips Corp. | Method of manufacturing a thin film transistor |
US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
CN111048582A (zh) * | 2020-01-10 | 2020-04-21 | 福州大学 | 一种调节金属氧化物突触晶体管突触可塑性的方法 |
-
1985
- 1985-11-19 JP JP26173885A patent/JPS62119974A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
US5264383A (en) * | 1991-06-28 | 1993-11-23 | U.S. Philips Corp. | Method of manufacturing a thin film transistor |
US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
CN111048582A (zh) * | 2020-01-10 | 2020-04-21 | 福州大学 | 一种调节金属氧化物突触晶体管突触可塑性的方法 |
CN111048582B (zh) * | 2020-01-10 | 2021-07-13 | 福州大学 | 一种调节金属氧化物突触晶体管突触可塑性的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5681759A (en) | Method of fabricating semiconductor device | |
JP3325992B2 (ja) | 半導体装置の作製方法 | |
JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
JPS639978A (ja) | 薄膜トランジスタの製造方法 | |
US20030207511A1 (en) | Method of fabricating a MIS transistor | |
JPH0437144A (ja) | 薄膜トランジスタの作製方法 | |
JPH05160153A (ja) | 半導体装置の作製方法 | |
JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
JPS62119974A (ja) | 薄膜トランジスタの製造方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
JPS63314862A (ja) | 薄膜トランジスタの製造方法 | |
JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH08139016A (ja) | 薄膜集積回路の製造方法 | |
JPH0677250A (ja) | 薄膜トランジスタの製造方法 | |
JP3370029B2 (ja) | 半導体装置の作製方法 | |
JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
JPH02219240A (ja) | 薄膜トランジスタの作製方法 | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP2001244471A (ja) | 薄膜トランジスタ |