KR100840299B1 - Quadrature voltage controlled oscillator using source degeneration resistor - Google Patents
Quadrature voltage controlled oscillator using source degeneration resistor Download PDFInfo
- Publication number
- KR100840299B1 KR100840299B1 KR1020050028475A KR20050028475A KR100840299B1 KR 100840299 B1 KR100840299 B1 KR 100840299B1 KR 1020050028475 A KR1020050028475 A KR 1020050028475A KR 20050028475 A KR20050028475 A KR 20050028475A KR 100840299 B1 KR100840299 B1 KR 100840299B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- transistor
- delay cell
- drain
- oscillation
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
- E04G17/06—Tying means; Spacers ; Devices for extracting or inserting wall ties
- E04G17/065—Tying means, the tensional elements of which are threaded to enable their fastening or tensioning
- E04G17/0655—Tying means, the tensional elements of which are threaded to enable their fastening or tensioning the element consisting of several parts
- E04G17/0658—Tying means, the tensional elements of which are threaded to enable their fastening or tensioning the element consisting of several parts remaining completely or partially embedded in the cast material
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
- E04G17/06—Tying means; Spacers ; Devices for extracting or inserting wall ties
- E04G17/0644—Plug means for tie-holes
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
본 발명은 제1 지연셀과 제2 지연셀이 서로 커플링된 직교신호발생 전압 제어 발진기에 있어서, 상기 제1 지연셀은 전원 전압에 접속되고, 바이어스 전류를 공급하는 제1 및 제2 전류원, 상기 제1 전류원에 접속되고, 제어 전압(Vt)에 의해 출력 신호의 주파수를 가변시키는 제1 차동 전압 제어 발진기, 상기 제1 및 제2 지연셀을 연결시겨 상기 제2 지연셀로부터 제1 및 제2 직교 위상 신호를 인가받는 제1 및 제2 결합 트랜지스터, 상기 제1 및 제2 결합 트랜지스터의 부하 효과와 비선형 특성으로 인해 기인되는 위상잡음의 특성 저하를 줄이고, 바이어스 회로의 직접적인 1/f 노이즈 특성을 줄이기 위하여 상기 제1 및 제2 결합 트랜지스터의 소오스와 상기 제2 전류원간에 각각 접속되는 제1 및 제2 소스 궤환 저항을 포함하고, 상기 제2 지연셀은 전원 전압에 접속되고, 바이어스 전류를 공급하는 제3 및 제4 전류원, 상기 제3 전류원에 접속되고, 제어 전압(Vt)에 의해 출력 신호의 주파수를 가변시키는 제2 차동 전압 제어 발진기, 상기 제1 및 제2 지연셀을 연결시켜 상기 제1 지연셀로부터 제1 및 제2 동위상 신호를 인가받는 제3 및 제4 결합 트랜지스터, 상기 제3 및 제4 결합 트랜지스터의 부하 효과와 비선형 특성으로 인해 기인되는 위상잡음의 특성 저하를 줄이고, 바이어스 회로의 직접적인 1/f 노이즈 특성을 줄이기 위하여 상기 제3 및 제4 결합 트랜지스터의 소오스와 상기 제4 전류원간에 각각 접속되는 제3 및 제4 소스 궤환 저항을 포함하는 것으로서, 결합 트랜지스터에 소스 궤환 저항을 이용하여 불필요한 이득을 줄이며, 바이어스 회로에서 직접 인가되는 1/f 노이즈를 억제하여 직교 신호 발생 전압 제어 발진기의 위상 잡음 특성을 개선시킬 수 있다. The present invention relates to an orthogonal signal generation voltage controlled oscillator in which a first delay cell and a second delay cell are coupled to each other, wherein the first delay cell is connected to a power supply voltage and supplies first and second current sources for supplying a bias current; A first differential voltage controlled oscillator connected to the first current source and varying the frequency of the output signal by a control voltage Vt, the first and second delay cells being connected to the first and second delay cells; First and second coupling transistors subjected to the second quadrature phase signal, reducing the noise deterioration caused by the load effect and the nonlinear characteristics of the first and second coupling transistors, and direct 1 / f noise of the bias circuit. First and second source feedback resistors connected between the source of the first and second coupling transistors and the second current source to reduce characteristics, and the second delay cell is connected to a power supply voltage. Third and fourth current sources for supplying a bias current, a second differential voltage controlled oscillator connected to the third current source and varying a frequency of an output signal by a control voltage Vt, and the first and second delays Phase noise caused by the load effect and the nonlinear characteristics of the third and fourth coupling transistors and the third and fourth coupling transistors to which cells are connected to receive first and second in-phase signals from the first delay cell. A third and fourth source feedback resistors connected between the source of the third and fourth coupling transistors and the fourth current source, respectively, to reduce degradation of characteristics and to reduce direct 1 / f noise characteristics of the bias circuit. Orthogonal signal generation voltage control oscillation by reducing source gain by using source feedback resistor in transistor and suppressing 1 / f noise applied directly from bias circuit It is possible to improve the phase noise characteristic of the group.
전압 제어 발진기, 소스궤환저항, 직교신호발생 Voltage controlled oscillator, source feedback resistor, quadrature signal generation
Description
도 1은 본 발명에 따른 직교신호발생 전압 제어 발진기를 개략적으로 도시한 블럭도.1 is a block diagram schematically illustrating an orthogonal signal generation voltage controlled oscillator according to the present invention;
도 2는 도 1에 도시된 직교신호발생 전압 제어 발진기를 구체적으로 도시한 회로도. FIG. 2 is a circuit diagram illustrating in detail the quadrature voltage generator oscillator shown in FIG.
도 3a 및 도 3b는 모의 실험을 통한 소스 궤환 저항 값에 대한 전력 스펙트럼 및 직교 신호 위상 특성을 도시한 파형도.3A and 3B are waveform diagrams showing power spectra and quadrature signal phase characteristics of source feedback resistance values through simulations;
도 4는 모의 실험을 통한 소스 궤환 저항값에 대한 위상 잡음 특성을 도시한 파형도.4 is a waveform diagram illustrating phase noise characteristics of a source feedback resistance value through simulation.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 제1 지연셀 150 : 제2 지연셀100: first delay cell 150: second delay cell
102 : 제1 차동 전압 제어 발진기 152 : 제2 차동 전압 제어 발진기102: first differential voltage controlled oscillator 152: second differential voltage controlled oscillator
본 발명은 직교신호발생 전압 제어 발진기에 있어서, 결합에 의한 불필요한 비선형 특성을 줄이며, 결합 트랜지스터로 인한 발진기의 LC공진기의 품질계수 저하를 억제하고, 바이어스 회로에서 직접 인가되는 1/f 노이즈를 억제하여 위상 잡음 특성을 개선시키는 소스궤환 저항을 이용한 직교신호발생 전압 제어 발진기에 관한 것이다.The present invention is to reduce unnecessary nonlinear characteristics by coupling in the quadrature voltage generating oscillator, to suppress degradation of the quality coefficient of the LC resonator of the oscillator due to the coupling transistor, and to suppress 1 / f noise applied directly from the bias circuit. A quadrature voltage controlled oscillator using a source feedback resistor to improve phase noise characteristics.
현재 무선 통신 송수신 구조는 저가형, 낮은 소비 전력, 회로의 소형 화면에서 장점을 가지고 있는 직변환 구조로 가는 추세이다. 직교신호발생 전압 제어 발진기는 크기가 서로 동일하고 위상이 90도씩 지연된 4개의 신호를 발생시키기 위한 회로로서 현재 직접 변환 방식의 송수신기에서 주로 활용되고 있다.Currently, the wireless communication transmission and reception structure is moving toward a direct conversion structure that has advantages in low cost, low power consumption, and small screen of a circuit. Orthogonal signal generation voltage controlled oscillator is a circuit for generating four signals having the same size and delayed phase by 90 degrees, and is mainly used in the direct conversion transceiver.
직접 변환 방식은 RF 신호를 중간 주파수를 거치지 않고 바로 기저 대역 신호로 변환하는 방식으로서 필터 등 외부 소자를 줄일 수 있고, 디지털 신호 처리 부담을 줄일 수 있어 현재 활발히 연구되고 있다. 직접 변환 방식은 특히 디지털 회로 구현이 쉬운 CMOS 공정을 이용한 단일 칩 제작에 가장 적합한 방식이다. The direct conversion method is a method of directly converting an RF signal into a baseband signal without going through an intermediate frequency, which can reduce external elements such as a filter and reduce the burden of digital signal processing. Direct conversion is the best choice for single chip fabrication, especially with CMOS processes that are easy to implement digital circuits.
그러나, 직접 변환 구조는 영상 제거 필터의 사용으로 인해 정확한 I-Q 직교 신호를 갖는 국부 발진기를 요구한다. 따라서 직접 변환 구조에서 사용되는 LO에서 가장 중요한 요소는 위상과 진폭 특성이 정확한 IQ 신호를 얻는 것이다. However, direct conversion structures require local oscillators with accurate I-Q quadrature signals due to the use of image rejection filters. Therefore, the most important factor in LO used in direct conversion structures is to obtain IQ signals with accurate phase and amplitude characteristics.
지금까지 연구되어진 직교 신호를 얻는 방법은 다음과 같다.The method of obtaining the orthogonal signal studied so far is as follows.
1) 2
2) 차동 전압제어발진기 뒷단에 수동 RC 복합 필터를 이용하는 방법2) How to use a passive RC composite filter behind the differential voltage controlled oscillator
3) 결합 트랜지스터를 이용하여 두개의 전압제어발진기를 결합시켜 직교 신호를 얻는 방법3) A method of obtaining quadrature signals by combining two voltage controlled oscillators using a coupling transistor
4) 트랜스포머나 능동 소자를 이용하여 두개의 차동 전압제어발진기에 존재하는 2차 고조파 성분을 서로 결합시키는 방법4) A method of coupling second harmonic components present in two differential voltage controlled oscillators using a transformer or an active element.
직교 신호를 얻는 방법은 위에서 제시한 바와 같이 크게 4가지로 나눌수 있으며, 지금까지 발표된 논문에 의하여, 3), 4)번의 방식을 적용한 구조가 다른 구조들에 비하여 낮은 위상 잡음 특성과 낮은 소비 전력을 갖는 것으로 알려져 있다. Orthogonal signal acquisition method can be divided into four types as described above. According to the papers published so far, 3), 4) has lower phase noise and lower power consumption than other structures. It is known to have.
그러나 3)번의 방법은 전류원이 두개의 차동 발진기를 연결하는 결합 트랜지스터에 직접 연결되어 있기 때문에 DC 전원에서 발생되는 1/f 노이즈가 발진기에 직접 영향을 주어 위상 잡음 특성이 나쁜 단점이 있다.However, the method of 3) has the disadvantage that the 1 / f noise generated from the DC power supply directly affects the oscillator because the current source is directly connected to the coupling transistor connecting the two differential oscillators.
또한, 결합 트랜지스터를 발진기의 부성 저항을 주는 트랜지스터의 cascode 형태로 연결하는 방법이 있으나 이는 낮은 전원 전압을 요구하는 구조에는 적용하기 어려운 단점이 있다. In addition, there is a method of connecting the coupling transistor in the cascode form of the transistor that gives the negative resistance of the oscillator, but this is difficult to apply to a structure that requires a low power supply voltage.
또한, superharmonic 커플링을 이용한 직교 신호를 발생하는 방법은 수동 트랜스포머를 이용하는 경우 회로의 크기가 문제가 되며 능동 트랜스포머를 이용하는 경우 낮은 공급 전압을 이용하기 어려운 단점이 있다. In addition, the method of generating orthogonal signals using superharmonic coupling has a problem in that the size of the circuit is a problem when using a passive transformer and it is difficult to use a low supply voltage when using an active transformer.
따라서, 본 발명의 목적은 낮은 공급 전원을 유지하면서 결합 트랜지스터의 비선형 특성을 개선하고, 결합트랜지스터의 부하효과로 인한 LC 공진기의 품질계수를 억제하고, 바이어스 회로의 직접적인 노이즈 특성을 줄일 수 있는 직교신호발생 전압 제어 발진기를 제공하는데 있다. Accordingly, an object of the present invention is to improve a nonlinear characteristic of a coupling transistor while maintaining a low power supply, to suppress a quality factor of an LC resonator due to a load effect of a coupling transistor, and to reduce a direct noise characteristic of a bias circuit. It is to provide a generation voltage controlled oscillator.
상기 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, 위상차가 180도인 제1 동위상 신호와 제2 동위상 신호를 출력하는 제1 지연셀, 위상차가 180도인 제1 직교 위상 신호와 제2 직교 위상 신호를 출력하는 제2 지연셀이 서로 커플링된 직교신호발생 전압 제어 발진기에 있어서, 상기 제1 지연셀은 전원 전압에 접속되고, 바이어스 전류를 공급하는 제1 전류원 및 제2 전류원, 상기 제1 전류원에 접속되고, 제어 전압(Vt)에 의해 출력 신호의 주파수를 가변시키는 제1 차동 전압 제어 발진기, 상기 제1 지연셀 및 상기 제2 지연셀을 연결시켜 상기 제2 지연셀로부터 제1 직교 위상 신호 또는 제2 직교 위상 신호를 인가받는 제1 결합 트랜지스터 및 제2 결합 트랜지스터, 상기 제1 결합 트랜지스터 및 상기 제2 결합 트랜지스터의 부하 효과와 비선형 특성으로 인해 기인되는 위상잡음의 특성 저하를 줄이고, 바이어스 회로의 직접적인 1/f 노이즈 특성을 줄이기 위하여 상기 제1 결합 트랜지스터 및 상기 제2 결합 트랜지스터의 소오스와 상기 제2 전류원간에 각각 접속되는 제1 소스 궤환 저항 및 제2 소스 궤환 저항을 포함하고,
상기 제2 지연셀은 전원 전압에 접속되고, 바이어스 전류를 공급하는 제3 전류원 및 제4 전류원, 상기 제3 전류원에 접속되고, 제어 전압(Vt)에 의해 출력 신호의 주파수를 가변시키는 제2 차동 전압 제어 발진기, 상기 제1 지연셀 및 상기 제2 지연셀을 연결시켜 상기 제1 지연셀로부터 제1 동위상 신호 또는 제2 동위상 신호를 인가받는 제3 결합 트랜지스터 및 제4 결합 트랜지스터, 상기 제3 결합 트랜지스터 및 상기 제4 결합 트랜지스터의 부하 효과와 비선형 특성으로 인해 기인되는 위상잡음의 특성 저하를 줄이고, 바이어스 회로의 직접적인 1/f 노이즈 특성을 줄이기 위하여 상기 제3 결합 트랜지스터 및 상기 제4 결합 트랜지스터의 소오스와 상기 제4 전류원간에 각각 접속되는 제3 소스 궤환 저항 및 제4 소스 궤환 저항을 포함하는 것을 특징으로 소스궤환 저항을 이용한 직교신호발생 전압 제어 발진기가 제공된다. According to an aspect of the present invention for achieving the above objects, a first delay cell for outputting a first in-phase signal and a second in-phase signal having a phase difference of 180 degrees, a first quadrature phase signal and a second orthogonal phase signal having a phase difference of 180 degrees In an orthogonal signal generation voltage controlled oscillator in which a second delay cell for outputting a phase signal is coupled to each other, the first delay cell is connected to a power supply voltage, and includes a first current source and a second current source for supplying a bias current, A first differential voltage controlled oscillator connected to a first current source and varying the frequency of the output signal by a control voltage Vt, the first delay cell and the second delay cell connected to each other so as to be first orthogonal from the second delay cell. As a load effect and nonlinear characteristics of the first coupling transistor and the second coupling transistor, the first coupling transistor, and the second coupling transistor to which a phase signal or a second quadrature phase signal is applied, First source feedback resistors connected between the source of the first and second coupling transistors and the second current source, respectively, in order to reduce the degradation of phase noise caused by the solution and to reduce the direct 1 / f noise characteristics of the bias circuit. And a second source feedback resistor,
The second delay cell is connected to a power supply voltage, and is connected to a third current source and a fourth current source for supplying a bias current, and a second differential connected to the third current source and varying the frequency of the output signal by a control voltage Vt. A third coupling transistor and a fourth coupling transistor connected to a voltage controlled oscillator, the first delay cell and the second delay cell to receive a first in-phase signal or a second in-phase signal from the first delay cell; The third coupling transistor and the fourth coupling transistor in order to reduce the degradation of phase noise due to the load effect and nonlinear characteristics of the three coupling transistor and the fourth coupling transistor, and to reduce the direct 1 / f noise characteristic of the bias circuit. And a third source feedback resistor and a fourth source feedback resistor, respectively, connected between the source and the fourth current source. An orthogonal signaling voltage controlled oscillator using a ring resistor is provided.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예에 따른 직교신호발생 전압 제어 발진기는 8개의 능동소자를 이용한다. 각각의 능동 소자는 게이트, 소오스, 드레인을 구비한다. 능동 소자는 게이트 및 소오스간에 인가되는 전압의 크기 및 극성에 따라서 드레인으로부터 소오스로 또는 그 역으로 흐르는 전류의 크기 및 방향이 결정되는 특성을 갖는다. 이러한 능동 소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET), 금속 반도체 전계 효과 트랜지스터(MESFET)등이 있다.The quadrature signal generation voltage controlled oscillator according to the embodiment of the present invention uses eight active elements. Each active element has a gate, a source, and a drain. The active element has a characteristic in which the magnitude and direction of the current flowing from the drain to the source or vice versa is determined according to the magnitude and polarity of the voltage applied between the gate and the source. Such active devices include bipolar junction transistors (BJTs), junction field effect transistors (JFETs), metal oxide semiconductor field effect transistors (MOSFETs), and metal semiconductor field effect transistors (MESFETs).
어떤 능동 소자는 게이트, 소오스, 및 드레인 이외에 바디 단자를 더 구비하는 것을 특징으로 한다. 게이트 및 바디 단자간에 인가되는 전압의 크기 및 극성에 따라서 소오스로부터 드레인으로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정도는 특성을 갖는다. 이러한 능동 소자는 금속 산화막 반도체 전계 효과 트랜지스 터 등이 있다. Some active devices further include body terminals in addition to the gate, source, and drain. The amount and direction of the current flowing from the source to the drain or vice versa depends on the magnitude and polarity of the voltage applied between the gate and the body terminal. Such active devices include metal oxide semiconductor field effect transistors.
이하의 설명에서는 MOSFET을 중심으로 설명하고자 한다. 그러나 본 발명은 MOSFET 뿐만 아니라 상기와 같은 특성을 가지는 모든 능동 소자에 적용할 수 있다. 따라서, 본 명세서에서는 MOSFET을 중심으로 설명하지만, 본 발명의 개념과 범위가 MOSFET으로 한정되는 것은 아니다. In the following description, the description will focus on the MOSFET. However, the present invention can be applied not only to MOSFETs but also to all active devices having the above characteristics. Therefore, although the description will be focused on the MOSFET in the present specification, the concept and scope of the present invention are not limited to the MOSFET.
도 1은 본 발명에 따른 직교신호발생 전압 제어 발진기를 개략적으로 도시한 블럭도, 도 2는 도 1에 도시된 직교신호발생 전압 제어 발진기를 구체적으로 도시한 회로도이다. FIG. 1 is a block diagram schematically showing an orthogonal signaling voltage controlled oscillator according to the present invention, and FIG. 2 is a circuit diagram specifically showing an orthogonal signaling voltage controlled oscillator shown in FIG. 1.
도 1을 참조하면, 직교신호발생 전압 제어 발진기는 제1 지연셀(100)과 제2 지연셀(150)을 포함한다. Referring to FIG. 1, an orthogonal signal generation voltage controlled oscillator includes a
상기 제1 지연셀(100)의 - 및 + 출력단에서 출력된 신호는 각각 제2 지연셀(150)의 + 및 -입력단으로 인가된다. 또한, 상기 제2 지연셀(150)의 -및 + 출력단으로 출력된 신호는 각각 제1 지연셀(100)의 -및 +입력단으로 인가된다. The signals output from the − and + output terminals of the
상기 제1 지연셀(100)은 크기가 같고 위상차가 180도인 - 및 + 동위상(in-phase) 신호를 출력한다. The
상기 제2 지연셀(150)은 크기가 같고 위상차가 180도인 + 및 - 직교 위상(quadrature-phase) 신호를 출력한다. The
상기 제1 지연셀(100) 및 제2 지연셀(150)은 서로 커플링되어 있으며, 제1 지연셀(100)에는 제2 지연셀(150)의 출력 신호 즉, +, -직교 위상 신호 Q+, Q-가 인가되고, 제2 지연셀(150)에는 제1 지연셀(100)의 출력 신호 즉, +, -동위상 신호 I+, I-가 인가된다.The
상기와 같이 역할을 수행하는 지연셀의 구성과 그 구성간의 접속관계에 대하여 도 2를 참조하여 상세히 설명하기로 한다. A configuration of a delay cell serving as described above and a connection relationship between the configurations will be described in detail with reference to FIG. 2.
도 2를 참조하면, 제1 지연셀(100)은 제어 전압(Vt)에 의해 출력 신호의 주파수를 가변시키는 제1 차동 전압 제어 발진기(102), 제1 및 제2 지연셀(100, 150)을 연결시키는 제1 및 제2 결합 트랜지스터(T5, T6), 상기 제1 차동 전압 제어 발진기(100)와 상기 제1 및 제2 결합 트랜지스터(T5, T6)에 바이어스 전류를 공급하기 위한 제1 및 제2 전류원(Iss1, Iss2), 상기 제1 및 제2 결합 트랜지스터(T5, T6)의 부하효과와 비선형 특성에 의한 위상잡음 특성 저하를 줄이고, 바이어스 회로의 직접적인 노이즈 특성을 줄이기 위하여 상기 제1 및 제2 결합 트랜지스터(T5, T6)의 소오스에 접속된 제1 및 제2 소스 궤환 저항(R1, R2)을 포함한다.Referring to FIG. 2, the
상기 제1 차동 전압 제어 발진기(100)는 제1 전류원(Iss1)에 접속되고, 인가되는 제어 전압에 따라 일정 주파수의 신호를 출력하는 것으로서, 제1 및 제2 발진용 트랜지스터(T1, T2), 제1 및 제2 인덕터(L1, L2), 제1 및 제2 바렉터(Cv1, Cv2)를 포함한다. The first differential voltage controlled
상기 제1 및 제2 발진용 트랜지스터(T1, T2)는 상기 제1 차동 전압 제어 발진기(100)의 부성 저항을 생성하기 위한 것으로, 서로 크로스 접속되어 있다. The first and second oscillation transistors T1 and T2 are for generating a negative resistance of the first differential voltage controlled
즉, 상기 제1 발진용 트랜지스터(T1)의 게이트는 상기 제2 발진용 트랜지스터(T2)의 드레인에 접속되고, 드레인은 상기 제2 발진용 트랜지스터(T2)의 게이트에 접속되며, 소오스는 상기 제1 전류원(Iss1)에 접속된다. 이때, 상기 제1 전류원 (Iss1)은 상기 제1 발진용 트랜지스터(T1)에 바이어스 전류를 공급한다.That is, the gate of the first oscillation transistor T1 is connected to the drain of the second oscillation transistor T2, the drain of the first oscillation transistor T2 is connected to the gate of the second oscillation transistor T2, and the source is the second source. 1 is connected to the current source Iss1. In this case, the first current source Iss1 supplies a bias current to the first oscillation transistor T1.
또한, 상기 제2 발진용 트랜지스터(T2)의 게이트는 제1 발진용 트랜지스터(T1)의 드레인에 접속되고, 드레인은 상기 제1 발진용 트랜지스터(T1)의 게이트에 접속되며, 소오스는 상기 제1 전류원(Iss1)에 접속된다. 이때, 상기 제1 전류원(Iss1)은 상기 제2 발진용 트랜지스터(T2)에 바이어스 전류를 공급한다. In addition, the gate of the second oscillation transistor T2 is connected to the drain of the first oscillation transistor T1, the drain of the second oscillation transistor T2 is connected to the gate of the first oscillation transistor T1, and the source is the first. It is connected to the current source Iss1. In this case, the first current source Iss1 supplies a bias current to the second oscillation transistor T2.
상기 제1 및 제2 인덕터(L1, L2), 상기 제1 및 제2 바렉터(Cv1, Cv2)는 LC 공진 회로를 형성하고, 서로 공진함으로써 발진 신호가 출력 되도록 한다. 이 경우, 발진 신호의 주파수는 LC 공진 회로의 임피던스 값에 따라 가변되는데, 제1 및 제2 바렉터(Cv1, Cv2)의 커패시턴스 값이 제어 전압(Vt)에 의하여 가변됨으로써 출력 신호의 주파수가 변동된다.The first and second inductors L1 and L2 and the first and second varactors Cv1 and Cv2 form an LC resonant circuit, and resonate with each other so that an oscillation signal is output. In this case, the frequency of the oscillation signal is varied according to the impedance value of the LC resonant circuit. The capacitance values of the first and second varactors Cv1 and Cv2 are changed by the control voltage Vt so that the frequency of the output signal is varied. do.
상기 제1 및 제2 결합 트랜지스터(T5, T6)는 제2 전류원(Iss2)에 접속되고, 제1 및 제2 지연셀(100, 150)을 연결시키는 역할을 수행하는 것으로서, 그 접속 관계는 다음과 같다. 이때, 상기 제2 전류원(Iss2)은 상기 제1 및 제2 결합 트랜지스터(T5, T6)에 바이어스 전류를 공급하는 역할을 수행한다. The first and second coupling transistors T5 and T6 are connected to the second current source Iss2, and serve to connect the first and
상기 제1 및 제2 결합 트랜지스터(T5, T6)의 드레인은 상기 제1 및 제2 발진용 트랜지스터(T1, T2)의 드레인에 접속되고, 소오스는 각각 제1 및 제2 소스 궤환 저항(R1, R2)을 통하여 상기 제2 전류원(Iss2)에 접속된다. 상기 제1 및 제2 소스 궤환 저항(R1, R2)을 이용하여 비선형 특성을 개선하고, 발진기의 LC 공진기에서 본 입력임피던스를 증가시켜 공진기의 품질계수 저하를 방지하고, 바이어스 회로에서 직접 인가되는 1/f 노이즈를 억제하여 직교 신호 발생 전압 제어 발진기의 위상 잡음 특성을 개선할 수 있다. The drains of the first and second coupling transistors T5 and T6 are connected to the drains of the first and second oscillation transistors T1 and T2, and the sources of the first and second source feedback resistors R1, It is connected to said second current source Iss2 via R2). By using the first and second source feedback resistors (R1, R2) to improve the nonlinear characteristics, increase the input impedance seen in the LC resonator of the oscillator to prevent degradation of the quality factor of the resonator, 1 applied directly in the bias circuit The / f noise can be suppressed to improve the phase noise characteristics of the quadrature voltage generator.
이때, 상기 제1 및 제2 소스 궤환 저항 값은 위상 잡음 특성과 I-Q 직교 신호의 오차를 고려하여 적절한 값을 선정한다. 즉, 소스 궤환 저항 값이 너무 커지면 결합 증폭기의 이득이 작아지게 되어 두개의 차동 발진기를 결합 트랜지스터가 서로 주입 동기시키지 못하게 되어 직교 신호를 얻을수 없게 된다. At this time, the first and second source feedback resistance values are appropriately selected in consideration of the phase noise characteristics and the error of the I-Q quadrature signal. In other words, if the value of the source feedback resistor is too large, the gain of the coupling amplifier is small, so that the two differential oscillators do not inject and synchronize the coupling transistors with each other, so that an orthogonal signal cannot be obtained.
또한, 소스 궤환 저항 값이 너무 작아지게 되면, 얻고자 하는 위상 잡음 특성의 개선을 얻을수 없게 된다. 따라서, 적절한 저항값을 선정해야 한다.Also, if the source feedback resistance value becomes too small, the improvement of the phase noise characteristic to be obtained cannot be obtained. Therefore, an appropriate resistance value should be selected.
상기 제1 및 제2 결합 트랜지스터(T5, T6)의 게이트에는 제2 지연셀(150)의 + 및 - 출력 신호 Q+, Q-가 인가된다.The + and-output signals Q + and Q- of the
다음으로 제2 지연셀(150)의 구성과 그 구성간의 접속 관계에 대하여 설명하기로 한다. Next, the configuration of the
제2 지연셀(150)은 제어 전압(Vt)에 의해 출력 신호의 주파수를 가변시키는 제2 차동 전압 제어 발진기(150), 제1 및 제2 지연셀(100, 150)을 연결시키는 제3 및 제4 결합 트랜지스터(T7, T8), 상기 제2 차동 전압 제어 발진기(150)와 상기 제3 및 제4 결합 트랜지스터(T7, T8)에 바이어스 전류를 공급하기 위한 제3 및 제4 전류원(Iss3, Iss4), 상기 제3 및 제4 결합 트랜지스터(T7, T8)에 연결되는 바이어스 회로의 직접적인 노이즈 특성을 줄이기 위하여 상기 제3 및 제4 결합 트랜지스터(T7, T8)의 소오스에 접속된 제3 및 제4 소스 궤환 저항(R3, R4)을 포함한다. The
상기 제2 차동 전압 제어 발진기(150)는 제3 전류원(Iss3)에 접속되고, 인가되는 제어 전압에 따라 일정 주파수의 신호를 출력하는 것으로서, 제3 및 제4 발 진용 트랜지스터(T3, T4), 제3 및 제4 인덕터(L3, L4), 제3 및 제4 바렉터(Cv3, Cv4)를 포함한다. The second differential voltage controlled
상기와 같이 구성된 제2 지연셀(150)은 제1 지연셀(100)의 구성과 실질적으로 동일하므오 그 상세한 설명은 생략하기로 한다. Since the
상기와 같이 구성된 직교신호발생 전압 제어 발진기는 제1 지연셀(100)의 제1 차동 전압 발진기(102)가 특정 동작 주파수에서 발진하게 되면, 그 발진 신호가 제2 지연셀(150)의 제3 및 제4 결합 트랜지스터(T7, T8)를 통하여 제2 지연셀(150)에 인가된다. When the orthogonal signal generation voltage controlled oscillator configured as described above oscillates at a specific operating frequency of the first
마찬가지로 제2 지연셀(150)의 출력 신호는 제3 및 제4 결합 트랜지스터(T7, T8)를 통하여 제1 지연셀(100)에 인가된다. 이로써 제1 및 제2 지연셀(100, 150)에는 90도씩 틀어진 직교신호발생 출력 신호가 발생된다. Similarly, the output signal of the
도 3a 및 도 3b는 모의 실험을 통한 소스 궤환 저항 값에 대한 전력 스펙트럼 및 직교 신호 위상 특성을 도시한 파형도, 도 4는 모의 실험을 통한 소스 궤환 저항값에 대한 위상 잡음 특성을 도시한 파형도이다.3A and 3B are waveform diagrams showing power spectra and quadrature signal phase characteristics of source feedback resistance values through simulation, and FIG. 4 is a waveform diagram showing phase noise characteristics of source feedback resistance values through simulation. to be.
도 3a 및 도 3b를 참조하면, 결합 트랜지스터의 소스 궤환 저항을 이용하여 비선형 특성을 개선하고, 발진기의 LC 공진기의 품질계수의 저하를 방지하고, 바이어스 회로에서 직접 인가되는 1/f노이즈를 억제하여 위상 잡음 특성을 개선할 수 있다. 그런데, 도 3a에서의 저항값은 300 OHm인데 반해, 도 3b에서와 같이 저항값이 1000 OHm이 되어 소스 궤환 저항값이 너무 커지면 결합 증폭기의 이득이 작아지게 되어 도 3b에서의 모의실험 결과에서처럼 두개의 차동 발진기를 결합 트랜지스터가 서로 주입 동기시키기 못하게 되어 직교 신호를 얻을수 없게 된다. 따라서, 모의실험을 통하여 절한 저항값을 선택하여야한다. 3A and 3B, the nonlinear characteristics are improved by using the source feedback resistor of the coupling transistor, the degradation of the quality coefficient of the LC resonator of the oscillator is prevented, and the 1 / f noise applied directly from the bias circuit is suppressed. Phase noise characteristics can be improved. However, the resistance value in FIG. 3A is 300 OHm, whereas if the resistance value is 1000 OHm as in FIG. 3B and the source feedback resistance value is too large, the gain of the coupling amplifier becomes small. As shown in the simulation result in FIG. The differential oscillator of is not able to obtain the quadrature signal because the coupling transistors are not synchronized with each other. Therefore, the appropriate resistance value should be selected through simulation.
소스 궤환 저항값에 대한 위상 잡음 특성의 변화에 대하여 도 4를 참조하여 설명하기로 한다. The change in the phase noise characteristic with respect to the source feedback resistance value will be described with reference to FIG. 4.
도 4를 참조하면, 저항값을 갖는 경우에 소스궤환 저항값이 0 Ohm에서 300 Ohm으로 증가함에 따라 위상 잡음 특성이 좋아지는 것을 알 수 있고, 소스 궤환 저항값이 700 Ohm과 같이 일정한 값을 넘어서면 위상 잡음 특성이 대략 -87 dBm/Hz와 같이 일정해지는 점이 존재함을 볼 수 있다.Referring to FIG. 4, it can be seen that as the source feedback resistance value increases from 0 Ohm to 300 Ohm in the case of having a resistance value, when the source feedback resistance value exceeds a constant value such as 700 Ohm It can be seen that the phase noise characteristic is constant such as approximately -87 dBm / Hz.
따라서, 소스 궤환 저항 값을 위상 잡음 특성과 I-Q 직교 신호의 오차를 고려하여 적절한 값을 선정함으로써 최적의 직교 신호 발생 전압 제어 발진기를 설계할 수 있다.Therefore, an optimal quadrature signal generation voltage controlled oscillator can be designed by selecting an appropriate value for the source feedback resistance in consideration of the phase noise characteristics and the error of the I-Q quadrature signal.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.The present invention is not limited to the above embodiments, and many variations are possible by those skilled in the art within the spirit of the present invention.
상술한 바와 같이 본 발명에 따르면, 낮은 공급 전원을 유지하면서 병렬 결합 트랜지스터의 결합에 의한 비선형 특성으로 인한 위상잡음의 증가와 발진기의 LC 공진기의 품질계수 저하를 방지하고, 바이어스 회로의 직접적인 노이즈 특성을 줄일 수 있는 소스궤환 저항을 이용한 직교신호발생 전압 제어 발진기를 제공할 수 있다. As described above, according to the present invention, it is possible to prevent an increase in phase noise due to nonlinear characteristics due to the coupling of a parallel coupling transistor and a deterioration of the quality coefficient of the LC resonator of the oscillator while maintaining a low power supply, and to reduce the direct noise characteristics of the bias circuit. Reduceable An orthogonal signal generating voltage controlled oscillator using a source feedback resistor can be provided.
또한, 본 발명에 따르면, 결합 트랜지스터에 소스 궤환 저항을 이용하여 비선형 특성을 개선하고, 소스 궤환 저항으로 인한 입력임피던스의 증가로 인해 결합된 발진기의 LC공진기의 품질계수 저하를 방지하고, 바이어스 회로에서 직접 인가 되는 1/f 노이즈를 억제하여 직교 신호 발생 전압 제어 발진기의 위상 잡음 특성을 개선시키는 소스궤환 저항을 이용한 직교신호발생 전압 제어 발진기를 제공할 수 있다. In addition, according to the present invention, the nonlinear characteristic is improved by using the source feedback resistor in the coupling transistor, and the degradation of the quality factor of the LC resonator of the coupled oscillator is prevented due to the increase in the input impedance due to the source feedback resistance, An orthogonal signal generating voltage controlled oscillator using a source feedback resistor which improves the phase noise characteristics of the orthogonal signal generating voltage controlled oscillator by suppressing 1 / f noise applied directly can be provided.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050028475A KR100840299B1 (en) | 2005-04-06 | 2005-04-06 | Quadrature voltage controlled oscillator using source degeneration resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050028475A KR100840299B1 (en) | 2005-04-06 | 2005-04-06 | Quadrature voltage controlled oscillator using source degeneration resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060107031A KR20060107031A (en) | 2006-10-13 |
| KR100840299B1 true KR100840299B1 (en) | 2008-06-20 |
Family
ID=37627415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050028475A KR100840299B1 (en) | 2005-04-06 | 2005-04-06 | Quadrature voltage controlled oscillator using source degeneration resistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100840299B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763733B1 (en) * | 2006-06-16 | 2007-10-04 | 한국정보통신대학교 산학협력단 | Quadrature voltage controlled oscillator |
| US7902930B2 (en) | 2006-12-05 | 2011-03-08 | Electronics And Telecommunications Research Institute | Colpitts quadrature voltage controlled oscillator |
| KR100759070B1 (en) * | 2007-05-04 | 2007-09-19 | 인하대학교 산학협력단 | An lc tank type voltage control oscillator |
| KR100988170B1 (en) * | 2008-02-28 | 2010-10-18 | (주)에프씨아이 | Voltage controlled oscillator having low noise current source and voltage source |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004007A (en) * | 2006-06-26 | 2008-01-10 | Nagaoka Univ Of Technology | Position controller, position control method, robot controller and robot control method |
| JP2008003007A (en) * | 2006-06-23 | 2008-01-10 | Fujitsu Ltd | Method and device of recognizing individual, method of regulating individual recognition range, and program |
-
2005
- 2005-04-06 KR KR1020050028475A patent/KR100840299B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003007A (en) * | 2006-06-23 | 2008-01-10 | Fujitsu Ltd | Method and device of recognizing individual, method of regulating individual recognition range, and program |
| JP2008004007A (en) * | 2006-06-26 | 2008-01-10 | Nagaoka Univ Of Technology | Position controller, position control method, robot controller and robot control method |
Non-Patent Citations (5)
| Title |
|---|
| 공개특허 제2003-0070576호 |
| 공개특허 제2003-0071748호 |
| 공개특허 제2004-0077304호 |
| 미국특허 제6462626호 |
| 미국특허 제6870432호 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060107031A (en) | 2006-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3954059B2 (en) | Oscillator, communication device | |
| US7375596B2 (en) | Quadrature voltage controlled oscillator | |
| Andreani et al. | Analysis and design of a 1.8-GHz CMOS LC quadrature VCO | |
| KR100756031B1 (en) | Quadrature voltage controlled oscillator comprising coupling capacitor | |
| US7633345B2 (en) | Amplifier and the method thereof | |
| US20110156829A1 (en) | Oscillator combined circuit, semiconductor device, and current reuse method | |
| US20020039039A1 (en) | Injection locked frequency multiplier | |
| US20120001699A1 (en) | System and method for extending vco output voltage swing | |
| US20120249250A1 (en) | Quadrature Voltage Controlled Oscillator | |
| US7319366B2 (en) | Offset local oscillator without using frequency divider | |
| KR101811279B1 (en) | Series-resonance oscillator | |
| Tong et al. | An LC quadrature VCO using capacitive source degeneration coupling to eliminate bi-modal oscillation | |
| KR100840299B1 (en) | Quadrature voltage controlled oscillator using source degeneration resistor | |
| Navid et al. | Level-locked loop: A technique for broadband quadrature signal generation | |
| US5936475A (en) | High-speed ring oscillator | |
| EP0940908A2 (en) | Oscillator | |
| US10666239B2 (en) | Balanced frequency doubler | |
| KR20050119426A (en) | Quadrature output voltage-controlled oscillator capable of implementing phase control, rf transceiver comprising the same, and method for controlling quadrature phase | |
| US20040032303A1 (en) | Oscillator transmission circuit and radio apparatus | |
| Wei et al. | An amplitude-balanced current-reused CMOS VCO using spontaneous transconductance match technique | |
| US7183833B2 (en) | Three-phase mixer-systems | |
| KR100721171B1 (en) | Frequency conversion circuit | |
| KR100677146B1 (en) | I/Q quadrature demodulator | |
| KR100770432B1 (en) | Frequency conversion circuit using current mirroring | |
| KR100615552B1 (en) | Voltage controlled oscillator using complementary transistors which are series cross coupled, and transceiver using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130610 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140617 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |