KR102135923B1 - 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법 - Google Patents

입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법 Download PDF

Info

Publication number
KR102135923B1
KR102135923B1 KR1020130166529A KR20130166529A KR102135923B1 KR 102135923 B1 KR102135923 B1 KR 102135923B1 KR 1020130166529 A KR1020130166529 A KR 1020130166529A KR 20130166529 A KR20130166529 A KR 20130166529A KR 102135923 B1 KR102135923 B1 KR 102135923B1
Authority
KR
South Korea
Prior art keywords
charging time
gate
time
signal
rising edge
Prior art date
Application number
KR1020130166529A
Other languages
English (en)
Other versions
KR20150077742A (ko
Inventor
김민기
지하영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130166529A priority Critical patent/KR102135923B1/ko
Publication of KR20150077742A publication Critical patent/KR20150077742A/ko
Application granted granted Critical
Publication of KR102135923B1 publication Critical patent/KR102135923B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따른 충전 시간(Charging time)을 이원화하고, 입력되는 비디오 정보를 이용하여 입력되는 비디오 데이터의 주파수를 인식하여 충전 시간을 제어하는 충전 시간 제어 장치 및 제어 방법에 관한 것으로, 60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들과 40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하는 단계; 그래픽 제어 장치에서 출력되는 픽셀 클럭 주파수 정보 값을 수신하는 단계; 상기 픽셀 클럭 주파수 정보 값에 따라 상기 제 1 또는 제 2 충전 시간 셋팅 값을 선택하여 출력하는 단계; 및 상기 선택 출력된 제 1 또는 제 2 충전 시간 셋팅 값에 따라 액정 충전 시간을 결정하는 제어 신호들(GSP, GSC, GOE, FLK 등)을 생성하여 출력하는 단계를 포함하여 이루어진 것이다.

Description

입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법{Apparature for controlling charging time using input video information and method for controlling the same}
본 발명은 액정 표시장치에 관한 것으로 특히, 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따라 충전 시간(Charging time)을 이원화하여 충전 시간을 제어하는 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이와 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 전계방출 표시장치(Field Emission Display device: FED), 전기발광 표시장치(Electro luminescence Display Device: ELD) 등을 들 수 있다.
여기서, 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한 것으로, 소비전력이 낮고, 박막화 및 대화면 구현이 가능하기 때문에, 노트북 컴퓨터, 컴퓨터 모니터, 텔레비전 및 휴대폰 등에 표시장치로서 부가가치가 높은 차세대 첨단 디스플레이(Display)소자로 각광받고 있다.
상기 액정표시장치를 채용한 노트북 컴퓨터 및 휴대폰 등 휴대 단말기는 그래픽 제어 장치(Graphics Processing Unit, GPU), 신호 제어부 및 액정 표시 패널을 포함한다. 상기 그래픽 제어 장치는 표시 패널에 표시할 화면의 영상 데이터를 신호 제어부로 전송하고, 상기 신호 제어부는 표시 패널을 구동하기 위한 제어 신호를 생성하여 영상 데이터와 함께 표시 패널로 전송하여 표시 패널을 구동한다.
이러한 휴대 단말기는 소비 전력을 감소시키기 위해 다양한 구동 방법이 제시되고 있고, 상기 휴대 단말기의 소비 전력을 감소시키기 위해서는 상기 그래픽 제어 장치와 액정 표시 패널 및 신호 제어부 모두의 소비 전력을 감소시켜야 한다.
상기 그래픽 제어 장치의 소비 전력을 감소시키기 위한 구동 방법으로, 데이터 신호의 종류에 따라 프레임 레이트(Frame Rate)를 변경하는 방법인 sDRRS(Seamless Display Refresh Rate Switching), 수직 동기 신호(Vsync)의 수직 블랭크 구간을 늘이는 방법인 DRR(Dynamic Refresh Rate) 및 수평 동기 신호(Hsync)의 수평 블랭크 구간을 늘이는 방법인 nvDPS(nVidia Display Power Saving) 등이 제시되고 있다.
또한, 표시 패널이 표시하는 화상은 크게 정지 영상과 동영상으로 구분된다. 표시 패널은 1초당 여러 개의 프레임을 나타내고, 이때 각 프레임이 가진 영상 데이터가 동일하면 정지 영상을 표시하게 되고, 각 프레임이 가진 영상 데이터가 상이하면 동영상을 표시하게 된다.
이때, 신호 제어부는 표시 패널이 동영상을 표시할 때뿐만 아니라 정지 영상을 표시할 때에도 그래픽 제어 장치로부터 동일한 영상 데이터를 매 프레임마다 전송 받게 되어 소비 전력이 많이 소비된다는 문제점이 있었다.
최근에는 표시 장치의 소비 전력을 줄이기 위한 다른 방법으로, 신호 제어부에 프레임 메모리를 추가하여 프레임 메모리가 정지 영상에서의 영상 데이터를 저장하고, 정지 영상을 표시하는 동안에는 저장된 영상 데이터를 표시 패널에 제공하는 방법이 제안되고 있다. 이를 PSR(Panel Self Refresh) 방식이라 하고, 정지 영상을 표시하는 동안에는 그래픽 제어 장치로부터 영상 데이터를 전송받지 않아도 되므로 그래픽 제어 장치를 비활성화시킴으로써 소비 전력을 줄일 수 있다.
또한, 표시장치가 대면적화 및 고해상도화됨에 따라, 비디오 소스와 표시장치 간 신호를 전송하기 위한 인터페이스도 고성능이 요구되고 있다. 이러한 요구에 부응하여, TV의 경우 Vx1로 교체가 이뤄지고 있으며, 노트북과 같은 IT제품의 경우 디스플레이 포트(Display Port, 이하, 'DP'라 함)로의 교체가 이루어지고 있다.
DP 인터페이스는 VESA(Video Electronics Standards Association: 비디오 전자공학 표준위원회)에 의해 정해진 인터페이스로서 기존 내부 인터페이스 표준인 LVDS(Low Voltage Differential Signalling)와 외부 연결 표준인 DVI(Digital Visual Interface)를 통합하여 하나로 연결할 수 있는 인터페이스 방식이다. DP 인터페이스는 칩과 칩 사이를 연결하는 내부연결은 물론 제품과 제품 사이를 연결하는 외부연결까지 모두 디지털로 연결할 수 있는 기술이다. 두 개로 나눠져 있던 인터페이스를 하나로 합치면서 데이터 대역 폭을 넓혀 더 높은 색 심도(color depth)와 해상도를 지원할 수 있다. DP 인터페이스는 기존 DVI(최대 4.95Gbps)의 2배 이상인 최대 10.8Gbps의 대역폭을 가지며, 마이크로패킷(Micro-Packet) 아키텍처로 다중 스트림을 지원해 커넥터 하나의 연결로 최대 1080i 스트림 6개(1080p 3개)를 동시에 전달할 수 있다.
최근, VESA는 새로운 버전의 임베디드 디스플레이포트(embedded Display Port, 이하, 'eDP'라 함) 규격을 발표하였다. eDP 규격은, 노트북 PC, 태블릿, 넷북, 올인원 데스크톱 PC, 스마트폰 등 디스플레이 장치를 내장한 기기들을 위해 설계된 DP 인터페이스에 상응하는 인터페이스 규격이다.
이와 같은 디스플레이포트 인터페이스(Display Port interface) 상에서 PSR 및 sDRRS 등의 기술이 적용되고 있는 상황이다.
일반적인 액정 표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 블록도이다.
일반적으로 액정 표시 장치는, 도 1에 도시한 바와 같이, 복수의 데이터 라인(DL1 내지 DLm)과 복수의 게이트 라인(GL1 내지 GLn)에 의해 정의되는 영역에 형성된 복수개의 액정셀을 포함하는 액정패널(2)과, 상기 데이터 라인(DL1 내지 DLm)에 화상신호를 공급하는 데이터 드라이버(4)와, 상기 게이트 라인(GL1 내지 GLn)에 스캔펄스를 공급하는 게이트 드라이버(6)와, 상기 데이터 드라이버(4) 및 게이트 드라이버(6)를 제어하는 타이밍 제어부(8)를 구비한다.
상기 액정패널(2)은 두 장의 유리기판 사이에 액정이 형성되며, 그 하부 유리기판상에 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)이 교차되도록 형성된다. 그리고, 상기 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)의 교차부에 형성된 각 박막트랜지스터(TFT)는 상기 스캔 펄스에 응답하여 상기 데이터 라인들(DL1 내지 DLm)의 데이터 신호를 각 액정셀(Clc)에 공급하게 된다.
이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 상기 각 게이트 라인(GL1 내지 GLn)에 접속되며, 상기 박막트랜지스터(TFT)의 소오스 전극은 상기 각 데이터 라인(DL1 내지 DLm)에 접속된다. 그리고 상기 박막트랜지스터(TFT)의 드레인 전극은 각 액정셀(Clc)의 화소 전극에 접속된다.
상기 타이밍 제어부(8)는 외부로부터 공급되는 입력 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 또한, 상기 타이밍 제어부(8)는 외부로부터 입력되는 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync) 및 프레임 주파수(Vsync)에 따라 게이트 제어신호들, 예를 들면, 게이트 스타트 펄스(Gate Start Pulse; 이하 'GSP” 이라함), 게이트 쉬프트 클럭(Gate Shift Clock; 이하 'GSC' 이라함), 게이트 출력 인에이블(Gate Output Emable; 이하 'GOE' 이라함) 등을 발생하여 상기 게이트 드라이버(6)를 제어하고, 데이터 제어신호들, 예를 들면, 소오스 스타트 펄스(Source Start Pulse; 이하 'SSP' 이라함), 소오스 쉬프트 클럭(Source Shift Clock; 이하 'SSC' 이라 함), 소오스 출력 인에이블(Source Output Enable; 이하 'SOE' 이라 함), 극성 제어 신호(POL) 등을 발생하여 상기 데이터 드라이버(4)를 제어하게 된다.
상기 게이트 드라이버(6)는 상기 타이밍 제어부(8)로부터 공급되는 게이트 제어신호들(GSP, GSC, GOE)에 따라 스캔 펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터와, 상기 스캔 펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터를 포함한다. 상기 스캔 펄스에 응답하여 상기 박막트랜지스터(TFT)는 턴 온/오프된다. 상기 박막트랜지스터(TFT)가 턴-온될 때, 각 데이터 라인의 데이타 신호는 상기 액정셀(Clc)의 화소전극에 공급된다.
상기 데이터 드라이버(4)는 타이밍 제어부(8)로부터 공급되는 데이터 제어신호(SSP, SSC, SOE, POL)에 따라 타이밍 제어부(8)로부터 정렬된 데이터 신호(Data)를 아날로그 신호인 화상 신호로 변환하여 게이트 라인들(GL1 내지 GLn)에 스캔 펄스가 공급되는 1수평 주기마다 1수평 라인분의 화상 신호를 데이터 라인들(DL1 내지 DLm)로 공급한다. 즉, 상기 데이터 드라이버(4)는 데이터 신호(Data)의 계조 값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 라인들(DL1 내지 DLm)로 공급한다. 이때, 상기 데이터 드라이버(4)는 극성 제어신호(POL)에 따라 화상신호의 극성을 반전시키게 된다.
이와 같이, 액정 표시장치는 액정셀들의 열화를 방지함과 아울러 화질을 개선하기 위하여 인버젼 방식을 이용함에 따라 화상 신호의 극성이 정극성 또는 부극성으로 반전되고, 상기 타이밍 제어부(8)에서 출력된 구동 및 제어 신호는 외부에서 입력된 비디오 데이터에 의해 결정되므로 소비전력이 증가하는 문제점이 있었다.
따라서, 소비전력을 감소시키기 위하여, 상술한 바와 같이, 최근에는 비디오 데이타의 콘텐츠(동영상 또는 정지 영상)에 따라 프레임 레이트(Frame Rate)를 변경하는 sDRRS 및 PSR 등의 기술이 적용되고 있다.
도 2a는 종래의 sDRRS 기술에 의해 프레임 레이트(Frame Rate)를 변경된 경우의 설명도이고, 도 2b는 종래의 PSR 기술에 의해 프레임 레이트(Frame Rate)를 변경된 경우의 설명도이다.
즉, sDRRS 기술은, 도 2a에 도시한 바와 같이, 그래픽 제어 장치(GPU)가, 영상 신호가 동영상(Dynamic video)인 경우, 60Hz 비디오 데이터를 전송하고, 영상 신호가 정지영상(Static video) 인 경우, 40Hz 비디오 데이터를 전송한 것이다.
또한, PSR 기술은, 도 2b에 도시한 바와 같이, 그래픽 제어 장치(GPU)가, 영상 신호가 동영상(Dynamic video)인 경우, 60Hz 비디오 데이터를 전송하고, 영상 신호가 정지영상(Static video)인 경우, 비디오 데이터를 전송하지 않고, 상기 비디오 데이터가 전송되지 않는 시간 동안 상기 타이밍 제어부는 이전 비디오 데이터를 저장하여 액정표시장치가 정상적으로 정지 영상을 표시하도록 구동한 것이다.
도 3은 종래의 액정표시장치의 타이밍 제어부의 입출력 신호 파형도이다.
따라서, 도 3에 도시한 바와 같이, 액정표시장치의 타이밍 제어부(도 1의 8 참조)는 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync) 신호를 수신하고, 상기 데이터 인에이블 신호(DE)를 기준으로 메모리(EEPROM)를 통해 출력신호의 타이밍을 설정한다. 즉, 상기 메모리(EEPROM)를 통해 설정된 값은 입력 데이터 인에이블 신호(DE)를 기준으로 카운팅을 수행하는 카운터에 의해 액정 충전 시간(LCD charging time)을 결정하는 제어 신호들, 예를 들면, GSP, GSC, GOE 및 플리커 저감 신호(FLK) 등을 생성한다.
그러므로, 종래의 sDRRS 기능 구현 시나 PSR 기능 구현 시에 외부에서 입력되는 비디오 신호의 주파수에 따라 액정표시장치의 충전 시간이 결정되어 진다.
즉, 상술한 바와 같이, 동일 해상도의 비디오 데이터가 60Hz로 입력될 경우는 충전 시간이 약 12.14㎲이지만, 40Hz로 입력될 경우는 충전 시간이 약 25.74㎲가 된다.
그리고, 종래의 sDRRS 기능 구현 시에는 스위칭 순간에 주파수 변경에 따른 충전 시간 변화로 인하여 플리커(Flicker)가 발생하고, 종래의 PSR 기능 구현 시, PSR on/off 시의 충전 시간 차이로 인하여 PSR off 구간에서의 구동 주파수 설정에 있어 제약을 받게 되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따른 충전 시간(Charging time)을 이원화하고, 입력되는 비디오 정보를 이용하여 입력되는 비디오 데이터의 주파수를 인식하여 충전 시간을 제어하는 충전 시간 제어 장치 및 제어 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치는, 그래픽 제어 장치에서 출력되는 데이터 인에이블 신호, 수평 및 수직 동기신호 및 비디오 데이타 등을 수신하는 임베디드 디스플레이포트 수신부; 60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들 및 40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하고 상기 임베디드 디스플레이포트 수신부로부터 픽셀 클럭 주파수 정보 값에 따라 제 1 또는 제 2 충전 시간 셋팅 값을 출력하는 제어 레지스터; 상기 임베디드 디스플레이포트 수신부로부터 출력된 비디오 데이터를 액정 패널의 구동에 알맞도록 정렬하여 출력하는 데이터 처리부; 상기 제어 레지스터에서 출력된 충전 시간 셋팅 값에 따라 액정 충전 시간을 결정하는 제어 신호들(게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블, 플리커 저감 신호)을 생성하여 출력하는 데이타 및 게이트 드라이버 제어부; 및 상기 데이터 처리부에서 처리된 데이터 신호 및 상기 데이타 및 게이트 드라이버 제어부에서 생성된 제어신호들을 게이트 드라이버 또는 게이트 드라이버로 출력하는 패널 인터페이스 전송부를 구비하여 구성됨에 그 특징이 있다.
여기서, 상기 제어 레지스터는, 60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들을 저장하여 출력하는 제 1 제어 레지스터와, 40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하여 출력하는 제 2 제어 레지스터와, 상기 픽셀 클럭 주파수 정보 값에 따라 제 1 또는 제 2 충전 시간 셋팅 값을 선택하여 출력하는 멀티플렉서를 구비하여 구성됨을 특징으로 한다.
상기 임베디드 디스플레이포트 수신부로부터 픽셀 클럭 주파수 정보 값을 수신하여 클럭 신호를 생성하여 출력하는 클럭 발생기를 더 포함함을 특징으로 한다.
상기 제 1 충전 시간 셋팅 값은, 60Hz 비디오 신호를 위한 데이터 인에이블 신호(DE)의 상승 에지를 기준으로, 상기 게이트 스타트 펄스의 상승 에지까지의 시간, 상기 게이트 스타트 펄스의 하강 에지까지의 시간, 사익 게이트 쉬프트 클럭의 상승 에지까지의 시간, 상기 게이트 쉬프트 클럭의 하강 에지까지의 시간, 상기 게이트 출력 인에이블의 상승 에지까지의 시간, 상기 게이트 출력 인에이블의 하강 에지까지의 시간, 및 상기 플리커 저감 신호의 하강 에지까지의 시간을 포함함을 특징으로 한다.
상기 제 2 충전 시간 셋팅 값은, 40Hz 비디오 신호를 위한 데이터 인에이블 신호(DE)의 상승 에지를 기준으로, 상기 게이트 스타트 펄스의 상승 에지까지의 시간, 상기 게이트 스타트 펄스의 하강 에지까지의 시간, 상기 게이트 쉬프트 클럭의 상승 에지까지의 시간, 상기 게이트 쉬프트 클럭의 하강 에지까지의 시간, 상기 게이트 출력 인에이블의 상승 에지까지의 시간, 상기 게이트 출력 인에이블의 하강 에지까지의 시간, 및 상기 플리커 저감 신호의 하강 에지까지의 시간을 포함함을 특징으로 한다.
상기 제 1 및 제 2 충전 시간 셋팅 값은 60Hz 비디오 신호와 40Hz 비디오 신호를 위한 상기 게이트 쉬프트 클럭, 상기 게이트 출력 인에이블 및 상기 플리커 저감 신호들의 출력 타이밍이 유시하도록 셋팅함을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 방법은, 60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들과 40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하는 단계; 그래픽 제어 장치에서 출력되는 픽셀 클럭 주파수 정보 값을 수신하는 단계; 상기 픽셀 클럭 주파수 정보 값에 따라 상기 제 1 또는 제 2 충전 시간 셋팅 값을 선택하여 출력하는 단계; 및 상기 선택 출력된 제 1 또는 제 2 충전 시간 셋팅 값에 따라 액정 충전 시간을 결정하는 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 및 플리커 저감 신호를 포함하는 제어 신호들을 생성하여 출력하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법에 있어서는 다음과 같은 효과가 있다.
즉, 본 발명은 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따른 충전 시간 셋팅 값을 이원화하여 액정 충전 시간을 결정하는 각 제어 신호들( GSC, GOE, FLK 등)을 생성하므로, 동일한 유효 충전 시간을 구현할 수 있고, 더불어, sDRRS 및 PSR 기능 구현에 따른 휘도 변화에 의한 플리커(Flicker) 발생을 최소화하고, PSR 온(on) 시의 프레임 레이트(frame rate) 제약 해소를 통한 추가 저 소비 전력을 구현할 수 있다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 블록도
도 2a는 종래의 sDRRS 기술에 의해 프레임 레이트(Frame Rate)를 변경된 경우의 설명도
도 2b는 종래의 PSR 기술에 의해 프레임 레이트(Frame Rate)를 변경된 경우의 설명도
도 3은 종래의 액정표시장치의 타이밍 제어부의 입출력 신호 파형도
도 4는 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법을 설명하기 위한 타이밍 제어부의 구성도
도 5는 도 4의 제어 레지스터(12)의 상세 구성도
도 6은 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법을 설명하기 위한 파형도
도 7은 소비 전력 저감을 위한 리프레쉬 비율 변동에 따른 충전 시간 제어 전과 후를 비교한 타이밍도
상기와 같은 특징을 갖는 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법을 첨부된 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
도 4는 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법을 설명하기 위한 타이밍 제어부의 구성도이고, 도 5는 도 4의 제어 레지스터(12) 상세 구성도이다.
본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치는 액정표시장치의 타이밍 제어부(도 1의 8 참조)이다. 즉, 도 4는 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어를 위한 액정표시장치의 타이밍 제어부(도 1의 8 참조)이다.
본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치는, 도 4에 도시한 바와 같이, 그래픽 제어 장치(GPU)에서 출력되는 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync) 및 비디오 데이타 등을 수신하는 임베디드 디스플레이포트(embedded Display Port, 이하, 'eDP'라 함) 수신부(11)와, 상기 eDP 수신부(11)로부터 픽셀 클럭 주파수 정보(M&N) 값을 수신하여 클럭 신호를 생성하여 출력하는 클럭 발생기(13)와, 60Hz 비디오 신호를 위한 충전 시간 셋팅 값들 및 40Hz 비디오 신호를 위한 충전 시간 셋팅 값들을 저장하고 상기 eDP 수신부(11)로부터 픽셀 클럭 주파수 정보(M&N) 값에 따라 60Hz 비디오 신호를 위한 충전 시간 셋팅 값 또는 40Hz 비디오 신호를 위한 충전 시간 셋팅 값을 출력하는 제어 레지스터(12)와, 상기 eDP 수신부(11)로부터 출력된 비디어 데이터(RGB)를 액정 패널의 구동에 알맞도록 정렬하여 출력하는 데이터 처리부(14)와, 상기 제어 레지스터(12)에서 출력된 충전 시간 셋팅 값에 따라 액정 충전 시간(LCD charging time)을 결정하는 제어 신호들, 예를 들면, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블(GOE) 및 플리커 저감 신호(FLK)등을 생성하여 출력하는 데이타 및 게이트 드라이버 제어부(15)와, 상기 데이터 처리부(14)에서 처리된 데이터 신호 및 상기 데이타 및 게이트 드라이버 제어부(15)에서 생성된 제어신호 들을 게이트 드라이버 또는 게이트 드라이버로 출력하는 패널 인터페이스 전송부(16)를 구비하여 구성된다. 상기 픽셀 클럭 주파수 정보(M&N) 값은 그래픽 제어 장치(GPU)에서 출력된 비디오 신호의 클럭 주파수(60Hz 또는 40Hz)를 디지탈 값으로 나타낸 것이다.
여기서, 상기 제어 레지스터(12)는, 도 5에 도시한 바와 같이, 60Hz 비디오 신호를 위한 충전 시간 셋팅 값들을 저장하는 제 1 제어 레지스터(12a)와, 40Hz 비디오 신호를 위한 충전 시간 셋팅 값들을 저장하는 제 2 제어 레지스터(12b)와, 상기 픽셀 클럭 주파수 정보(M&N) 값에 따라 상기 제 1 제어 레지스터(12a)의 출력 신호 및 제 2 제어 레지스터(12b)의 출력 신호 중 하나를 선택하여 출력하는 멀티플렉서(12c)를 구비하여 구성된다.
상기 제어 레지스터에 저장되는 충전 시간 셋팅 값에 대하여 설명하면 다음과 같다.
도 6은 본 발명에 따른 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법을 설명하기 위한 파형도이다.
도 6에 도시한 바와 같이, 액정표시장치의 타이밍 제어부(도 1의 8 참조)는 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync) 신호를 수신하고, 상기 데이터 인에이블 신호(DE)를 기준으로 메모리(EEPROM)를 통해 액정 충전 시간 셋팅 값을 설정한다.
즉, 60Hz 비디오 신호를 위한 충전 시간 셋팅 값(t0-t6)들을 제 1 제어 레지스터(12a)에 저장한다.
여기서, 셋팅 값(t0)은 60Hz 비디오 신호를 위한 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 게이트 스타트 펄스(GSP)의 상승 에지(rising edge)까지의 시간이고, 셋팅 값(t1)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 스타트 펄스(GSP)의 하강 에지(falling edge)까지의 시간이고, 셋팅 값(t2)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 쉬프트 클럭(GSC)의 상승 에지(rising edge)까지의 시간이고, 셋팅 값(t3)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 쉬프트 클럭(GSC)의 하강 에지(falling edge)까지의 시간이고, 셋팅 값(t4)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 출력 인에이블(GOE)의 상승 에지(rising edge)까지의 시간이고, 셋팅 값(t5)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 출력 인에이블(GOE)의 하강 에지(falling edge)까지의 시간이며, 셋팅 값(t6)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 플리커 저감 신호(FLK)의 하강 에지(falling edge)까지의 시간을 나타낸 것이다.
또한, 40Hz 비디오 신호를 위한 충전 시간 셋팅 값(t7-t13)들을 제 2 제어 레지스터(12b)에 저장한다.
여기서, 셋팅 값(t7)은 40Hz 비디오 신호를 위한 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 게이트 스타트 펄스(GSP)의 상승 에지(rising edge)까지의 시간이고, 셋팅 값(t8)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 스타트 펄스(GSP)의 하강 에지(falling edge)까지의 시간이고, 셋팅 값(t9)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 게이트 쉬프트 클럭(GSC)의 상승 에지(rising edge)까지의 시간이고, 셋팅 값(t10)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 쉬프트 클럭(GSC)의 하강 에지(falling edge)까지의 시간이고, 셋팅 값(t11)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 게이트 출력 인에이블(GOE)의 상승 에지(rising edge)까지의 시간이고, 셋팅 값(t12)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 상기 게이트 출력 인에이블(GOE)의 하강 에지(falling edge)까지의 시간이며, 셋팅 값(t13)은 데이터 인에이블 신호(DE)의 상승 에지를 기준으로 플리커 저감 신호(FLK)의 하강 에지(falling edge)까지의 시간을 나타낸 것이다.
이와 같이, 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따른 충전 시간(Charging time) 셋팅 값을 이원화하여 각각 제 1 및 제 2 레지스터(12a, 12b)에 저장하고, 상기 M&N 값에 따라 상기 제 1 제어 레지스터(12a)에 저장된 충전 시간 셋팅 값(t0-t6)을 출력하거나, 상기 제 2 제어 레지스터(12b)에 저장된 충전 시간 셋팅 값(t7-t13)을 출력한다.
상기 60Hz 비디오 신호를 위한 충전 시간 셋팅 값(t0-t6)과 40Hz 비디오 신호를 위한 충전 시간 셋팅 값(t7-t13)들은 60Hz 비디오 신호와 40Hz 비디오 신호를 위한 제어 신호(GSC, GOE, FLK 등) 등이 동일한 출력 타이밍을 갖도록 한 셋팅 값들이다.
상기와 같이, 본 발명은 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따른 충전 시간(Charging time) 셋팅 값을 이원화하여 액정 충전 시간(LCD charging time)을 결정하는 각 제어 신호들( GSC, GOE, FLK 등)을 생성하므로, 동일한 유효 충전 시간을 구현할 수 있다.
도 7은 소비 전력 저감을 위한 리프레쉬 비율 변동에 따른 충전 시간 제어 전과 후를 비교한 타이밍도이다.
도 7에 도시한 바와 같이, 본 발명과 같이 충전 시간 제어하기 전에는 동일 해상도의 비디오 데이터가 60Hz로 입력될 경우는 충전 시간이 약 12.14㎲이지만, 40Hz로 입력될 경우는 충전 시간이 약 25.74㎲가 되었다. 하지만, 본 발명과 같이 충전 시간을 제어하면, 동일 해상도의 비디오 데이터가 60Hz로 입력될 경우는 충전 시간이 약 12.14㎲이고, 40Hz로 입력될 경우도 충전 시간이 약 12.26㎲로 거의 동일한 유효 충전 시간을 구현할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 소비 전력 저감을 위한 리프레쉬 비율(Refresh rate) 변동에 따른 충전 시간(Charging time) 셋팅 값을 이원화하여 액정 충전 시간(LCD charging time)을 결정하는 각 제어 신호들( GSC, GOE, FLK 등)을 생성하므로, 동일한 유효 충전 시간을 구현할 수 있으므로, sDRRS 및 PSR 기능 구현에 따른 휘도 변화에 의한 플리커(Flicker) 발생을 최소화하고, PSR 온(on) 시의 프레임 레이트(frame rate) 제약 해소를 통한 추가 저 소비 전력을 구현할 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
11: eDP 수신부 12: 제어 레지스터
12a: 제 1 제어 레지스터 12b: 제 2 제어 레지스터
12c: 멀티플렉서 13: 클럭 발생기
14: 데이터 처리부 15: 데이타 및 게이트 드라이버 제어부
16: 패널 인터페이스 전송부

Claims (10)

  1. 그래픽 제어 장치에서 출력되는 데이터 인에이블 신호, 수평 및 수직 동기신호 및 비디오 데이타 등을 수신하는 임베디드 디스플레이포트 수신부;
    60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들 및 40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하고 상기 임베디드 디스플레이포트 수신부로부터 픽셀 클럭 주파수 정보 값에 따라 제 1 또는 제 2 충전 시간 셋팅 값을 출력하는 제어 레지스터;
    상기 임베디드 디스플레이포트 수신부로부터 출력된 비디오 데이터를 액정 패널의 구동에 알맞도록 정렬하여 출력하는 데이터 처리부;
    상기 제어 레지스터에서 출력된 충전 시간 셋팅 값에 따라 액정 충전 시간을 결정하는 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블, 및 플리커 저감 신호를 구비한 제어 신호들을 생성하여 출력하는 데이타 및 게이트 드라이버 제어부; 및
    상기 데이터 처리부에서 처리된 데이터 신호 및 상기 데이타 및 게이트 드라이버 제어부에서 생성된 제어신호들을 게이트 드라이버 또는 게이트 드라이버로 출력하는 패널 인터페이스 전송부를 구비하여 구성됨을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 장치.
  2. 제 1 항에 있어서,
    상기 제어 레지스터는, 60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들을 저장하여 출력하는 제 1 제어 레지스터와,
    40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하여 출력하는 제 2 제어 레지스터와,
    픽셀 클럭 주파수 정보 값에 따라 제 1 또는 제 2 충전 시간 셋팅 값을 선택하여 출력하는 멀티플렉서를 구비하여 구성됨을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 장치.
  3. 제 1 항에 있어서,
    상기 임베디드 디스플레이포트 수신부로부터 픽셀 클럭 주파수 정보 값을 수신하여 클럭 신호를 생성하여 출력하는 클럭 발생기를 더 포함함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 장치.
  4. 제 1 항에 있어서,
    상기 제 1 충전 시간 셋팅 값은, 60Hz 비디오 신호를 위한 데이터 인에이블 신호의 상승 에지를 기준으로, 상기 게이트 스타트 펄스의 상승 에지까지의 시간, 상기 게이트 스타트 펄스의 하강 에지까지의 시간, 상기 게이트 쉬프트 클럭의 상승 에지까지의 시간, 상기 게이트 쉬프트 클럭의 하강 에지까지의 시간, 상기 게이트 출력 인에이블의 상승 에지까지의 시간, 상기 게이트 출력 인에이블의 하강 에지까지의 시간, 및 상기 플리커 저감 신호의 하강 에지까지의 시간을 포함함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 장치.
  5. 제 1 항에 있어서,
    상기 제 2 충전 시간 셋팅 값은, 40Hz 비디오 신호를 위한 데이터 인에이블 신호의 상승 에지를 기준으로, 상기 게이트 스타트 펄스의 상승 에지까지의 시간, 상기 게이트 스타트 펄스의 하강 에지까지의 시간, 상기 게이트 쉬프트 클럭의 상승 에지까지의 시간, 상기 게이트 쉬프트 클럭의 하강 에지까지의 시간, 상기 게이트 출력 인에이블의 상승 에지까지의 시간, 상기 게이트 출력 인에이블의 하강 에지까지의 시간, 및 상기 플리커 저감 신호의 하강 에지까지의 시간을 포함함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 장치.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 충전 시간 셋팅 값은 60Hz 비디오 신호와 40Hz 비디오 신호를 위한 상기 게이트 쉬프트 클럭, 상기 게이트 출력 인에이블, 및 상기 플리커 저감 신호들의 출력 타이밍이 유시하도록 셋팅함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 장치.
  7. 60Hz 비디오 신호를 위한 제 1 충전 시간 셋팅 값들과 40Hz 비디오 신호를 위한 제 2 충전 시간 셋팅 값들을 저장하는 단계;
    그래픽 제어 장치에서 출력되는 픽셀 클럭 주파수 정보 값을 수신하는 단계;
    상기 픽셀 클럭 주파수 정보 값에 따라 상기 제 1 또는 제 2 충전 시간 셋팅 값을 선택하여 출력하는 단계; 및
    상기 선택 출력된 제 1 또는 제 2 충전 시간 셋팅 값에 따라 액정 충전 시간을 결정하는 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블, 및 플리커 저감 신호를 구비한 제어 신호들을 생성하여 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 방법.
  8. 제 7 항에 있어서,
    상기 제 1 충전 시간 셋팅 값은, 60Hz 비디오 신호를 위한 데이터 인에이블 신호(DE)의 상승 에지를 기준으로, 상기 게이트 스타트 펄스의 상승 에지까지의 시간, 상기 게이트 스타트 펄스의 하강 에지까지의 시간, 상기 게이트 쉬프트 클럭의 상승 에지까지의 시간, 상기 게이트 쉬프트 클럭의 하강 에지까지의 시간, 상기 게이트 출력 인에이블의 상승 에지까지의 시간, 상기 게이트 출력 인에이블의 하강 에지까지의 시간, 및 상기 플리커 저감 신호의 하강 에지까지의 시간을 포함함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 방법.
  9. 제 7 항에 있어서,
    상기 제 2 충전 시간 셋팅 값은, 40Hz 비디오 신호를 위한 데이터 인에이블 신호(DE)의 상승 에지를 기준으로, 상기 게이트 스타트 펄스의 상승 에지까지의 시간, 상기 게이트 스타트 펄스의 하강 에지까지의 시간, 상기 게이트 쉬프트 클럭의 상승 에지까지의 시간, 상기 게이트 쉬프트 클럭의 하강 에지까지의 시간, 상기 게이트 출력 인에이블의 상승 에지까지의 시간, 상기 게이트 출력 인에이블의 하강 에지까지의 시간, 및 상기 플리커 저감 신호의 하강 에지까지의 시간을 포함함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 방법.
  10. 제 7 항에 있어서,
    상기 제 1 및 제 2 충전 시간 셋팅 값은 60Hz 비디오 신호와 40Hz 비디오 신호를 위한 상기 게이트 쉬프트 클럭, 상기 게이트 출력 인에이블, 및 상기 플리커 저감 신호들의 출력 타이밍이 유시하도록 셋팅함을 특징으로 하는 입력 비디오 정보를 이용한 충전 시간 제어 방법.
KR1020130166529A 2013-12-30 2013-12-30 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법 KR102135923B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130166529A KR102135923B1 (ko) 2013-12-30 2013-12-30 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166529A KR102135923B1 (ko) 2013-12-30 2013-12-30 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법

Publications (2)

Publication Number Publication Date
KR20150077742A KR20150077742A (ko) 2015-07-08
KR102135923B1 true KR102135923B1 (ko) 2020-07-20

Family

ID=53790436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166529A KR102135923B1 (ko) 2013-12-30 2013-12-30 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법

Country Status (1)

Country Link
KR (1) KR102135923B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089322B1 (ko) * 2013-09-27 2020-03-16 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102380897B1 (ko) * 2015-11-03 2022-03-30 엘지디스플레이 주식회사 터치 표시장치 및 그 구동방법
TWI734483B (zh) * 2020-05-19 2021-07-21 瑞鼎科技股份有限公司 面板自刷新後之時序重新同步方法
CN111816133A (zh) * 2020-07-07 2020-10-23 深圳市华星光电半导体显示技术有限公司 液晶显示器及其漏电补偿方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255702B1 (ko) * 2006-06-28 2013-04-17 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101475459B1 (ko) * 2008-01-09 2014-12-23 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치
KR101857811B1 (ko) * 2011-11-16 2018-05-15 엘지디스플레이 주식회사 ｅＤＰ 인테페이스 장치와 그를 포함한 표시장치

Also Published As

Publication number Publication date
KR20150077742A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
KR101793284B1 (ko) 표시장치 및 그 구동방법
KR102325816B1 (ko) 저속 구동이 가능한 표시장치와 그 구동방법
KR101611921B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR101279123B1 (ko) 액정표시장치
KR20180049332A (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
KR20080064280A (ko) 액정 표시 장치 및 이의 구동 방법
KR101341028B1 (ko) 표시 장치
WO2016155044A1 (zh) 驱动电路及驱动方法
US20170213501A1 (en) Display apparatus and driving method thereof
KR20160081424A (ko) 표시 장치 및 이의 구동 방법
KR102135923B1 (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
KR20100076626A (ko) 표시 장치 및 이의 구동 방법
KR20180042511A (ko) 액정표시장치와 그 구동 방법
KR101296622B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US20150022747A1 (en) Display device and driving method thereof
KR20100076590A (ko) 액정표시장치와 그 구동방법
KR101963387B1 (ko) 액정표시장치
KR102279494B1 (ko) 액정표시장치
KR101726628B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
JP2010156951A (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR101973405B1 (ko) 액정표시장치
KR102270604B1 (ko) 영상 표시 시스템
KR102276244B1 (ko) 표시장치와 그의 로드 제어방법
KR102270603B1 (ko) 액정표시장치
KR102066084B1 (ko) 평판표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant