KR100830589B1 - 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치 - Google Patents

워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치 Download PDF

Info

Publication number
KR100830589B1
KR100830589B1 KR1020070037517A KR20070037517A KR100830589B1 KR 100830589 B1 KR100830589 B1 KR 100830589B1 KR 1020070037517 A KR1020070037517 A KR 1020070037517A KR 20070037517 A KR20070037517 A KR 20070037517A KR 100830589 B1 KR100830589 B1 KR 100830589B1
Authority
KR
South Korea
Prior art keywords
voltage
bulk
high voltage
word line
voltage switch
Prior art date
Application number
KR1020070037517A
Other languages
English (en)
Inventor
채동혁
임영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070037517A priority Critical patent/KR100830589B1/ko
Priority to US12/102,262 priority patent/US7738298B2/en
Application granted granted Critical
Publication of KR100830589B1 publication Critical patent/KR100830589B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 낸드 플래시 메모리 장치는, 워드 라인 전압을 선택된 메모리 셀들의 워드 라인으로 전달하는 고전압 스위치; 및 동작 모드에 응답하여, 상기 고전압 스위치의 벌크 영역으로 음의 고전압을 제공하는 벌크 전압 공급회로를 포함한다.
상술한 구성을 포함하는 본 발명에 따른 낸드 플래시 메모리 장치는 음의 고전압을 워드 라인으로 소실 없이 전달할 수 있어, 소거 성능을 향상할 수 있으며, 셀들의 문턱전압 범위의 활용도를 높일 수 있다.

Description

워드 라인으로 음의 고전압을 전달할 수 있는 고전압 스위치를 갖는 플래시 메모리 장치{Flash memory device having a high voltage switch being capable of transmitting negative high voltage to a word line}
도 1은 종래 기술에 따른 낸드 플래시 메모리의 고전압 스위치와 셀 스트링을 도시한 회로도;
도 2는 종래 기술에 따른 고전압 스위치(HVNMOS) 단면도;
도 3은 본 발명에 따른 플래시 메모리 장치를 간략히 보여주는 블록도;
도 4는 본 발명에 따른 고전압 스위치(HVNMOS)를 간략히 보여주는 회로도;
도 5는 본 발명에 따른 고전압 스위치(HVNMOS)의 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : p웰
110 : 드라이버
120 : X-디코더
130 : 부전압 발생기
140 : 벌크 전압 스위치
150 : 벌크 전압 제어 로직
160 : 셀 어레이
170 : 페이지 버퍼
180 : P-Sub
190 : N-Well
200 : P-Sub
210 : P-Sub에 위치한 그라운드 전극(Vss1)
220 : P-Sub에 위치한 그라운드 전극(Vss2)
230 : 드레인 전압(Vd)
240 : 소오스 전압(Vs)
250 : N-Well에 위치한 그라운드 전극(Vss3)
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 워드 라인으로 음의 고전압을 인가할 수 있는 낸드 플래시 메모리 장치에 관한 것이다.
최근 반도체 공학의 빠른 발전은 많은 전자 제품의 경박, 단소화를 가능하게 하였다. 이에 따라 전자 제품 내에 사용되는 반도체 메모리 장치에 대한 단일 전원 및 낮은 동작 전압 등의 요구가 크게 대두 되고 있다. 그러나 반도체 메모리 장치의 종류에 따라, 예를 들면, 플래시 메모리 장치에 있어서, 메모리 셀의 프로그램 및 프로그램 검증 동작시 전원 전압에 비해서 높은 고전압을 사용하게 된다. 고전압 발생 회로(high voltage generating circuit)를 통해 생성된 전원 전압보다 높 은 고전압은 프로그램 및 소거 동작시 워드 라인에 공급된다.
도 1은 종래 기술에 따른 낸드 플래시 메모리 장치의 고전압 스위치 및 셀 스트링 구조를 보여주는 회로도이다. 도 1을 참조하면, 하나의 셀 스트링(cell string)에는 접지 선택 트랜지스터(Ground Selection Transistor; GST), 직렬로 연결된 다수의 메모리 셀들(MC0~MC31), 그리고 스트링 선택 트랜지스터(String Selection Transistor; SST)가 직렬로 연결되어 있다. 접지 선택 트랜지스터(GST)는 공통 소스라인(Common Source Line; CSL)에 연결되어 있고, 스트링 선택 트랜지스터는 비트라인(BL)에 연결되어 있다. 다수의 메모리 셀들(MC0~MC31)의 게이트는 고전압 스위치(HVNMOS)와 연결되어 있다. 스트링 선택 트랜지스터(SST)의 게이트에는 스트링 선택 라인(string selection line; SSL)이 연결되어 있고, 그라운드 선택 트랜지스터(GST)의 게이트는 그라운드 선택 라인(ground selection line; GSL)에 연결되어 있다. 해당 블록이 선택되었을 경우, 워드 라인(WL<0>~WL<31>)과 스트링 선택 라인(SSL), 그리고 그라운드 선택 라인(GSL)으로는 동작 모드에 따라 적절한 전압(SS, S<0>~S<31>, GS)을 제공하는 것이 워드 라인 드라이버이다. 적절한 전압(SS, S<0>~S<31>, GS)은 도 1과 같이 고전압에 견딜 수 있는 고전압 스위치 HVNMOS(high voltage NMOS)에 의해서 셀 스트링에 제공된다. 고전압 스위치(HVNMOS)들 각각의 소오스는 워드 라인(WL<0>~WL<31>)과 스트링 선택 라인(SSL), 그라운드 선택 라인(GSL)에 연결된다. 고전압 스위치(HVNMOS)들 각각의 드레인은 모드에 따라서 전압이 선택적으로 인가되는 S<0>~S<31>, SS(string selection signal), GS(ground selection signal) 신호 라인에 연결된다. 고전압 스위 치(HVNMOS)의 게이트는 블록 선택 라인(BLKSEL)과 연결된다. 블록이 선택되는 경우, 고전압 스위치(HVNMOS)는 턴-온(turn-on)되며, 워드 라인에 필요한 전압을 전달하는 역할을 수행한다. 블록이 선택되지 않은 경우에는, 블록 선택 라인은 0V를 유지하며, 고전압 스위치(HVNMOS)는 턴-오프(turn-off)된다.
도 2는 종래 기술에 따른 낸드 플래시 메모리 장치의 고전압 스위치(HVNMOS) 구조를 보여 주는 단면도이다. 고전압용 N+ 게이트 전극을 가지는 트랜지스터에서 드레인에 전압이 인가되는 고전압 스위치(HVNMOS)의 경우, 트랜지스터의 구조는 포켓 p웰이 아닌 기판에 직접 형성된 p웰(10) 상에서 형성된다. 게이트 전압(Vg), 소오스 전압(Vs), 드레인 전압(Vd), 그리고 접지 전압 (Vss)이 각각의 전극들에 인가된다. 고전압 스위치(HVNMOS)는 고전압에 의해 절연 파괴 및 접합 파괴가 일어나지 않도록 하기 위해 게이트 산화막을 두껍게 하고, 도핑 농도가 낮은 기판 영역인 P-Sub 영역을 벌크로 사용한다. 따라서 기판(P-Sub)과 다른 전압를 벌크에 인가할 수 없으므로, 종래 기술의 낸드 플래시 메모리에서 고전압 스위치(HVNMOS)의 벌크 전위로는 통상의 기판 전압인 0V를 사용할 수밖에 없다. 종래의 기술에서 낸드 플래시 메모리의 소거 검증(erase verification) 동작시, 각각의 워드 라인으로는 0V가 인가되어 셀들의 문턱 전압이 소거 상태로 이동되었는지의 여부가 감지된다. 그러나, 소거 상태에 대응하는 문턱 전압 산포의 조밀도를 높이기 위해, 또는 0V보다 낮은 문턱 전압 산포로 프로그램하기 위해서는 워드 라인에 마이너스 전압이 인가되어야 한다. 그러나 도 2에 도시된 종래 기술의 고전압 스위치(HVNMOS)의 단면도에 따르면, 워드 라인에는 충분한 마이너스 전압의 공급이 용이하지 않다. 전 극(Vss)가 접지 레벨로 바이어스된 경우, 전극(Vd)로 음의 고전압이 인가되면, 전극(Vss)와 전극(Vd)는 순방향 바이어스가 형성된다. 따라서, 워드 라인 측의 전극(Vs)에는 빌트 인 전압(built-in voltage) 이상의 음의 전압이 전달될 수 없다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 워드 라인으로 음의 전압을 제공할 수 있는 고전압 스위치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치에 있어서, 워드 라인 전압을 선택된 메모리 셀들의 워드 라인으로 전달하는 고전압 스위치; 및 동작 모드에 응답하여, 상기 고전압 스위치의 벌크 영역으로 음의 전압을 제공하는 벌크 전압 공급회로를 포함한다.
바람직한 실시예에 있어서, 상기 동작 모드는 상기 선택된 메모리 셀들의 소거 여부를 검증하는 동작을 포함한다.
바람직한 실시예에 있어서, 상기 동작 모드는 상기 선택된 메모리 셀들을 음의 문턱 전압 상태로 프로그램하는 동작을 포함한다.
바람직한 실시예에 있어서, 상기 워드 라인 전압은 0V보다 낮은 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 음의 전압은 상기 워드 라인 전압과 동일하거나 더 낮은 것을 특징으로 한다.
바람직한 실시예에 있어서, 벌크 전압 공급 회로는 상기 음의 전압을 생성하 는 부전압 발생기; 상기 음의 전압 또는 접지 전압 중 어느 하나를 상기 고전압 스위치의 벌크 영역으로 제공하는 벌크 전압 스위치; 및 상기 동작 모드에 응답하여 상기 벌크 전압 스위치를 제어하는 벌크 전압 제어 로직을 포함한다.
바람직한 실시예에 있어서, 부전압 발생기는 소거 검증 전압을 발생하는 것을 포함한다.
바람직한 실시예에 있어서, 상기 고전압 스위치의 벌크 영역은 고에너지 이온 주입을 통해 형성되는 N웰에 의해 기판으로부터 분리되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 고전압 스위치의 벌크 영역은 상기 기판과 동일한 농도인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 낸드 플래시 메모리 장치의 블록도이다. 도 3을 참조하면, 프로그램 전압(Vpgm), 패스 전압(Vpass), 소거 전압(Vera), 그리고 검증 전압(Vver)이 드라이버(110)로 제공된다.
드라이버(110)는 스트링 선택 라인(SSL), 그라운드 선택 라인(GSL), 및 워드 라인 전압들을 제공한다. 특히, 워드 라인 각각으로 동작 모드에 따라 프로그램 전압(Vpgm), 패스 전압(Vpass), 소거 전압(Vera), 그리고 검증 전압(Vver)들 중 어느 하나를 선택적으로 공급한다. 이하에서는 본 발명의 사상을 설명하기 위하여, 소거 동작이 워드 라인에 음의 고전압이 인가되는 실시예로 개시될 것이다. 벌크 영역에 소거 전압(예를 들면 20V의 벌크 전압)이 인가되고, 소거 여부를 확인하는 소거 검증 동작이 수행된다. 본 발명에서는 보다 조밀한 분포도를 얻기 위하여 0V보다 낮은 마이너스 전압이 소거 검증 전압(Vver)로 사용된다.
X-디코더(120)는 행 어드레스(X-Add)에 응답하여 블록 또는 행들을 선택한다. 선택된 행들의 워드 라인으로는 드라이버(110)로부터 출력되는 워드 라인 전압(S<i>) 및 선택 신호 신호들(SS, GS)을 전달한다. 이러한 동작은 입력되는 행 어드레스(X-Add)에 대응하는 고전압 스위치(HVNMOS)를 턴-온함으로써 수행된다. 본 발명에 따른 X-디코더(120)는 소거 검증 동작 동안, 벌크 전압 스위치(140)로부터 전달되는 음의 고전압(Vneg)을 고전압 스위치(HVNMOS)의 벌크 전압으로 제공받는다. 따라서, 드라이버(110)로부터 제공되는 소거 검증 전압(Vver)이 워드 라인으로 소실 없이 전달될 수 있다.
부전압 발생기(130)는 음의 고전압을 생성하여 소거 검증 전압(Vver)으로 또는 고전압 스위치(HVNMOS)의 벌크 전압(Vneg)으로 제공한다.
벌크 전압 스위치(140)는 벌크 전압 제어 로직(150)의 제어에 따라 X-디코더(120)의 고전압 스위치(HVNMOS)의 벌크 전압을 선택적으로 공급한다. 즉, 소거 검증 동작시, 벌크 전압 스위치(140)는 음의 고전압에 해당하는 벌크 전압(Vneg)을 X-디코더(120)로 전달한다. 기타 동작 모드에서는, 벌크 전압 스위치(140)는 접지 전압(Vgnd)을 고전압 스위치(HVNMOS)의 벌크 전압으로 제공한다. 부전압 발생기(130)에서 발생된 전압들은 벌크 전압 스위치(140)에 의해서 선택적으로 고전압 스위치(HVNMOS)의 벌크 영역에 제공된다. 셀 어레이(160)의 벌크 영역으로 소거 전 압이 인가된 이후, 소거 검증을 위한 소거 검증 전압(Vver)이 워드 라인으로 전달되도록 드라이버(110)가 구동된다. 소거 검증 전압(Vver)은 음의 고전압(Negative high voltage)으로 제공된다. 소거 검증 전압(Vver)이 고전압 스위치(HVNMOS)를 통해서 워드 라인으로 전달되기 위해서, 고전압 스위치(HVNMOS)의 벌크 전압은 상술한 소거 검증 전압 이하의 전압으로 바이어스되어야 한다. 따라서, 소거 검증 동작시, X-디코더(120)에 포함되는 고전압 스위치(HVNMOS)의 벌크 영역으로는 소거 검증 전압(Vver)과 동일한 레벨 또는 그 이하 레벨의 전압이 인가된다.
벌크 전압 제어 로직(150)은 동작 모드에 응답하여 벌크 전압 스위치(140)의 선택 동작을 제어한다. 소거 검증 동작시, 벌크 전압 제어 로직(150)은 음의 고전압을 고전압 스위치(HVNMOS)의 벌크 전압으로 공급하도록 벌크 전압 스위치(140)를 제어한다. 기타 동작 모드에서, 벌크 전압 제어 로직(150)은 접지 전압(Vgnd)이 고전압 스위치(HVNMOS)의 벌크 전압으로 제공되도록 벌크 전압 스위치(140)를 제어한다.
셀 어레이(160)는 비트 라인 및 워드 라인에 연결되는 플래시 메모리 셀들을 포함한다. 일반적으로 낸드형 플래시 메모리 셀들은 하나의 비트 라인에 직렬로 연결되는 스트링(string) 단위를 구성한다. 복수의 스트링 단위의 메모리 셀들은 다시 소거의 기본 단위가 되는 메모리 블록(memory block)을 구성한다.
페이지 버퍼(170)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작한다. 예를 들며, 페이지 버퍼(170)는 읽기 동작 모드에서 감지 증폭기로서 그리고 프로그램 동작 모드에서 기입 드라이버로서 동작한다. 그리고 소거 검증 동작시, 소거 검증 전압(Vver)에 의해 각각의 셀 스트링들의 턴-온 상태를 감지한다. 감지된 데이터에 의해서 소거 검증이 이루어진다.
도 4는 본 발명에 따른 낸드 플래시 메모리의 고전압 스위치(HVNMOS) 및 셀 스트링을 나타내는 회로도이다. 도 4의 회로도는 고전압 스위치(HVNMOS)의 벌크 전위를 제어하는 벌크 전압 스위치(bulk voltage switch)(140)와 낸드 플래시 메모리 셀들을 도시하고 있다. 벌크 전압 스위치(140)는 벌크 영역에 연결되어 있다. 그리고 벌크 전압 스위치(140)는 소거 검증 동작시 벌크 전압 제어기 로직(150)의 제어에 따라 음의 고전압인 벌크 전압(Vneg)을 선택한다. 벌크 전압 스위치(140)는 기타 동작 모드에서는 그라운드 전압(Vgnd)을 선택하여 고전압 스위치(HVNMOS)의 벌크 영역으로 제공한다. 요약하면, 고전압 스위치(HVNMOS)의 벌크 영역에 마이너스 전압을 인가함으로 소거 검증을 위한 음의 고전압이 워드 라인으로 소실 없이 전달될 수 있다.
도 5는 본 발명에 따른 낸드 플래시 메모리의 고전압 스위치(HVNMOS) 단면도이다. 고전압 스위치(HVNMOS)의 구조는 P-Sub(180)와 N-Well(190)와 P-Sub(200)과 NMOS 트랜지스터로 구성되어 있다. 고전압 스위치(HVNMOS)의 벌크 전위(220)와 벌크 전위(210)를 다르게 인가할 수 있도록 벌크 영역을 N-Well을 이용하여 고립화하였다. 구체적인 실시예를 설명하면, P+(210)에는 그라운드 전압인 0V가 인가되고, N+(250)에는 그라운드 전압인 0V가 인가된다. P+(220)에는 드래인 전압(Vd)(23)보다 낮은 마이너스 전압을 유지시킨다(예를 들어, Vss2(220)=-2V, Vd(230)=-1V). 본 발명의 마이너스 전압을 전달하는 고전압 스위치(HVNMOS)의 벌크 전위는 전달하고 자 하는 마이너스 전압과 같거나 낮은 전위로 유지함으로 벌크(200)와 소오스(240) 및 드레인(230) 사이의 PN 접합 순방향 접합 전류를 차단한다. 순방향 접합 전류를 차단함으로 드레인(230)에서 소오스(240)로 음의 전하를 충분히 제공할 수 있다. 따라서, 소오스(240)에 연결되는 워드 라인으로 검증 전압이 소실 없이 전달될 수 있다.
다시 도 5를 참조하면, 본 발명에 따른 고전압 스위치용 트랜지스터는 통상의 공정과 같이 P-Sub 기판에서 N-Well 영역으로 반전시킨 후, P-Well로 변경하기 위해 고농도의 P-Well 도핑을 하지 않고 고에너지 이온 주입 방법을 사용하여 P-Sub 영역 아래의 깊은 N 도핑 영역을 형성한다. 그리고 NMOS 트랜지스터를 형성한다. 상술한 형성방법에 따라 벌크 전압을 P-Sub와 별도로 인가할 수 있으면서 고전압에 견딜 수 있는 NMOS 트랜지스터를 형성할 수 있다. 또한 고전압 스위치(HVNMOS)의 문턱 전압을 원하는 수준으로 조정하기 위해 P형 불순물의 이온 주입 도핑은 이루어질 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 낸드 플래시 메모리 장치는 음의 고전압을 워드 라인으로 소실 없이 전달할 수 있어, 소거 성능을 향상할 수 있으며, 셀들의 문턱전압 범위의 활용도를 높일 수 있다.

Claims (9)

  1. 워드 라인 전압을 선택된 메모리 셀들의 워드 라인으로 전달하는 고전압 스위치; 및
    동작 모드에 응답하여, 상기 고전압 스위치의 벌크 영역으로 음의 전압을 제공하는 벌크 전압 공급회로를 포함하는 낸드 플래시 메모리 장치.
  2. 제 1항에 있어서,
    상기 동작 모드는 상기 선택된 메모리 셀들의 소거 여부를 검증하는 동작을 포함하는 낸드 플래시 메모리 장치.
  3. 제 1항에 있어서,
    상기 동작 모드는 상기 선택된 메모리 셀들을 음의 문턱 전압 상태로 프로그램하는 동작을 포함하는 낸드 플래시 메모리 장치.
  4. 제 1항에 있어서,
    상기 워드 라인 전압은 0V보다 낮은 것을 특징으로 하는 낸드 플래시 메모리 장치.
  5. 제 4항에 있어서,
    상기 음의 전압은 상기 워드 라인 전압과 동일하거나 더 낮은 것을 특징으로 하는 낸드 플래시 메모리 장치.
  6. 제 1항에 있어서,
    상기 벌크 전압 공급회로는,
    상기 음의 전압을 생성하는 부전압 발생기;
    상기 음의 전압 또는 접지 전압 중 어느 하나를 상기 고전압 스위치의 벌크 영역으로 제공하는 벌크 전압 스위치; 및
    상기 동작 모드에 응답하여 상기 벌크 전압 스위치를 제어하는 벌크 전압 제어 로직을 포함하는 낸드 플래시 메모리 장치.
  7. 제 6항에 있어서,
    상기 부전압 발생기는 소거 검증 전압을 발생하는 것을 포함하는 낸드 플래시 메모리 장치.
  8. 제 1항에 있어서,
    상기 고전압 스위치의 벌크 영역은 고에너지 이온 주입을 통해 형성되는 N웰에 의해 기판으로부터 분리되는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  9. 제 8항에 있어서,
    상기 고전압 스위치의 벌크 영역은 상기 기판과 동일한 농도인 것을 특징으로하는 낸드 플래시 메모리 장치.
KR1020070037517A 2007-04-17 2007-04-17 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치 KR100830589B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070037517A KR100830589B1 (ko) 2007-04-17 2007-04-17 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치
US12/102,262 US7738298B2 (en) 2007-04-17 2008-04-14 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070037517A KR100830589B1 (ko) 2007-04-17 2007-04-17 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치

Publications (1)

Publication Number Publication Date
KR100830589B1 true KR100830589B1 (ko) 2008-05-22

Family

ID=39664607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070037517A KR100830589B1 (ko) 2007-04-17 2007-04-17 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치

Country Status (2)

Country Link
US (1) US7738298B2 (ko)
KR (1) KR100830589B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610829B1 (ko) * 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자
KR101772582B1 (ko) 2011-07-06 2017-08-30 삼성전자주식회사 음전압을 제공하는 비휘발성 메모리 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198685A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体メモリ
KR101131945B1 (ko) * 2010-07-07 2012-03-29 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR102011466B1 (ko) 2012-08-29 2019-08-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9064552B2 (en) * 2013-02-27 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Word line driver and related method
US9672930B2 (en) * 2015-05-29 2017-06-06 Silicon Storage Technology, Inc. Low power operation for flash memory system
KR20210066989A (ko) 2019-11-28 2021-06-08 삼성전자주식회사 3차원 반도체 메모리 장치
JP2023045252A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076847A (ko) * 1996-05-10 1997-12-12 가네꼬 히사시 소거 동작시 간단한 구조의 플래시 메모리 셀에 소거 가능 전압을 공급할 수 있는 비휘발성 반도체 기억 장치
KR20050032103A (ko) * 2002-07-31 2005-04-06 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플래쉬 메모리 디바이스의 다중 섹터 소거 동안에 소거전압을 제어하기 위한 시스템 및 방법
KR20060037138A (ko) * 2004-10-27 2006-05-03 삼성전자주식회사 기생 커패시턴스의 영향을 줄인 전압 분배 회로 및 그것을포함한 워드라인 전압 발생회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247034B2 (ja) * 1995-08-11 2002-01-15 シャープ株式会社 不揮発性半導体記憶装置
KR19980064091A (ko) 1996-12-13 1998-10-07 윌리엄비.켐플러 신뢰성과 동작성이 개선된 채널 핫 전자 프로그램 방식 메모리디바이스
KR20000013310A (ko) 1998-08-06 2000-03-06 윤종용 반도체 메모리 장치의 고전압 발생 회로
US6477091B2 (en) * 2001-03-30 2002-11-05 Intel Corporation Method, apparatus, and system to enhance negative voltage switching
JP2003007099A (ja) 2001-06-22 2003-01-10 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置とその検査方法
KR20040056632A (ko) 2002-12-24 2004-07-01 삼성전자주식회사 플래시 메모리 장치의 트랜지스터 웰 구조 형성 방법
JP4010513B2 (ja) * 2003-04-17 2007-11-21 スパンション エルエルシー 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076847A (ko) * 1996-05-10 1997-12-12 가네꼬 히사시 소거 동작시 간단한 구조의 플래시 메모리 셀에 소거 가능 전압을 공급할 수 있는 비휘발성 반도체 기억 장치
KR20050032103A (ko) * 2002-07-31 2005-04-06 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플래쉬 메모리 디바이스의 다중 섹터 소거 동안에 소거전압을 제어하기 위한 시스템 및 방법
KR20060037138A (ko) * 2004-10-27 2006-05-03 삼성전자주식회사 기생 커패시턴스의 영향을 줄인 전압 분배 회로 및 그것을포함한 워드라인 전압 발생회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610829B1 (ko) * 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자
KR101772582B1 (ko) 2011-07-06 2017-08-30 삼성전자주식회사 음전압을 제공하는 비휘발성 메모리 장치

Also Published As

Publication number Publication date
US7738298B2 (en) 2010-06-15
US20080259690A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
KR100830589B1 (ko) 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치
US8331160B2 (en) Memory device having improved programming operation
CN107871745B (zh) 非易失记忆单元和相关操作方法
US8437199B2 (en) Semiconductor memory device and method of erasing the same
US8427869B2 (en) Voltage switch circuit and nonvolatile memory device using the same
CN109817624B (zh) 存储器及其操作方法
US20090168537A1 (en) Method of programming a non-volatile memory device
CN102136293A (zh) 非易失性半导体存储装置的编程方法
JP2006173565A (ja) メモリーセル及び関連操作方法
US20110235419A1 (en) Non-volatile semiconductor storage device
JP2010514196A (ja) ２ｔｎｏｒ型不揮発性メモリセルアレイ及び２ｔｎｏｒ型不揮発性メモリのデータ処理方法
EP2438596A2 (en) Memory erase methods and devices
JP4435202B2 (ja) 不揮発性半導体記憶装置
JP5305856B2 (ja) 不揮発性半導体メモリ
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
US20100214845A1 (en) Nand memory cell array, nand flash memory having nand memory cell array, data processing method for nand flash memory
KR101283537B1 (ko) 고전압 측정 회로 및 이를 구비하는 비휘발성 메모리 장치
US6970385B2 (en) Non-volatile semiconductor memory device suppressing write-back fault
US9564231B2 (en) Non-volatile memory device and corresponding operating method with stress reduction
US7773423B1 (en) Low power, CMOS compatible non-volatile memory cell and related method and memory array
CN107393926B (zh) 闪存单元、闪存阵列及其操作方法
JP2013084318A (ja) 不揮発性半導体記憶装置
CN108198818B (zh) Sonos闪存单元及其操作方法
WO2000075994A1 (en) Semiconductor device with a non-volatile memory
CN107994019B (zh) P型沟道sonos闪存单元的操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12