KR100819061B1 - 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 - Google Patents

쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 Download PDF

Info

Publication number
KR100819061B1
KR100819061B1 KR1020070021967A KR20070021967A KR100819061B1 KR 100819061 B1 KR100819061 B1 KR 100819061B1 KR 1020070021967 A KR1020070021967 A KR 1020070021967A KR 20070021967 A KR20070021967 A KR 20070021967A KR 100819061 B1 KR100819061 B1 KR 100819061B1
Authority
KR
South Korea
Prior art keywords
data
power consumption
bit
phase change
change memory
Prior art date
Application number
KR1020070021967A
Other languages
English (en)
Inventor
유병곤
양병도
이승윤
윤성민
박영삼
이남열
Original Assignee
한국전자통신연구원
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 충북대학교 산학협력단 filed Critical 한국전자통신연구원
Priority to KR1020070021967A priority Critical patent/KR100819061B1/ko
Priority to US12/040,137 priority patent/US7920413B2/en
Application granted granted Critical
Publication of KR100819061B1 publication Critical patent/KR100819061B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리(PRAM: Phase-Change Random Access Memory)에서의 데이터 쓰기(Write) 장치 및 그 방법에 관한 것으로, 자세하게는 입력된 데이터 또는 이를 반전한 데이터를 상 변화 메모리에 쓰기시에 소모되는 쓰기 전력을 계산하여 전력 소모가 작은 데이터를 저장하므로 쓰기 전력을 줄이는 장치 및 그 방법에 관한 것이다. 상 변화 메모리는 메모리 셀에 데이터를 저장하기 위해서 오랜 시간 동안 큰 전류를 흘려야 하기 때문에 전력 소모가 크다. 또한, 상 변화 메모리의 셀의 특성상 "0"의 값을 쓸 경우와 "1"의 값을 쓸 경우 각각의 소모 전력이 다르므로, 본 발명은 상 변화 메모리에서 워드 단위의 데이터를 쓸 때, 입력 데이터를 저장할 경우의 쓰기 전력과 입력 데이터를 반전시켜 저장할 경우의 쓰기 전력을 비교하여, 두 경우 중 전력 소모가 작은 데이터를 저장함으로써 상 변화 메모리의 전력 소모를 줄일 수 있게 한다.
상 변화 메모리, 쓰기 전력 비교, 데이터 반전

Description

쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치 및 방법{Apparatus and Method for writing in phase change memory by using power calculation and data inversion}
도 1은 본 발명의 바람직한 일실시예에 따른 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치의 구성도이며,
도 2는 본 발명의 바람직한 일실시예에 따른 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법에 대한 플로우 차트이며,
도 3은 본 발명의 바람직한 일실시예에 따른 상 변화 메모리에서 데이터 흐름을 기준으로 나타낸 데이터 쓰기 장치의 구성도이며,
도 4는 본 발명의 바람직한 일실시예에 따른 상 변화 메모리에서 데이터 흐름을 기준으로 나타낸 데이터 쓰기 방법에 대한 플로우 차트이며,
도 5는 본 발명의 바람직한 일실시예에 따른 상 변화 메모리에서 전력 계산 데이터 반전 회로를 이용한 데이터 쓰기 방법에 대한 플로우 차트이며,
도 6은 본 발명의 바람직한 일실시예에 따른 전력 계산 데이터 반전 회로에서 데이터의 쓰기 전력을 계산하는 방법을 나타내는 플로우 차트이다.
본 발명은 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리(PRAM: Phase-Change Random Access Memory)에서의 데이터 쓰기(Write) 장치 및 방법에 관한 것으로, 자세하게는 입력된 데이터 또는 이를 반전한 데이터를 상 변화 메모리에 쓰기시에 소모되는 쓰기 전력을 계산하여 전력 소모가 작은 데이터를 저장하므로 쓰기 전력을 줄이는 장치 및 그 방법에 관한 것이다.
상 변화 메모리(PRAM)는 메모리 셀의 상태에 따라 두 가지의 저항을 가지는 GST 물질을 이용한 메모리이다. 상 변화 메모리에 데이터 "0"을 저장하기 위해서는 낮은 저항값을 가지는 SET 상태로 만들어 주어야 하는데, 이러한 SET 상태를 만들기 위해서는 SET 전류를 SET 시간 동안 흘려주는 SET 전류 펄스를 상 변화 메모리 셀에 흘려주어야 한다.
반대로, 상 변화 메모리에 데이터 "1"을 저장하기 위해서는 큰 저항값을 가지는 RESET 상태로 만들어 주어야 하며, RESET 상태를 만들기 위해서는 RESET 상태가 되기 위한 RESET 전류를 RESET 시간 동안 흘려주는 RESET 전류 펄스를 상 변화 메모리 셀에 흘려주어야 한다.
상기와 같이 메모리 셀에 데이터를 저장하기 위한 쓰기 동작을 위해서는 큰 전류가 오랜 시간 동안 흘러주기 때문에 상 변화 메모리의 쓰기 전력 소모는 매우 크다. 반면에 읽기 동작에 필요한 전류는 매우 작고 시간도 짧기 때문에, 읽기 전력 소모는 쓰기 전력에 비하여 상대적으로 매우 작다.
그러한 이러한 상 변화 메모리의 쓰기시 기존의 기술에서는 메모리 셀에 저 장되어 있는 데이터의 값과 상관없이 항상 쓰기 동작을 한다. 또한, 저장시 상 변화 메모리에서는 여러 비트로 구성된 한 워드 단위로 데이터가 동시에 저장이 된다. 이는 비트 단위로 볼 때 같은 내용을 다시 쓰기 할 수 있어 효율적인 쓰기 과정이 이루어지지 않으며, 따라서 이러한 쓰기 과정에 의할 경우 불필요한 쓰기를 위한 쓰기 전력이 소모하는 문제점을 가지게 된다.
본 발명은 상기 문제점을 해결하기 위한 기술적 과제로서 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리(PRAM: Phase-Change Random Access Memory)에서의 데이터 쓰기 장치 및 방법을 제안하여, 상 변화 메모리에 데이터를 쓰기시 입력 데이터를 저장할 경우의 쓰기 전력과 입력 데이터를 반전시켜 저장할 경우의 쓰기 전력 중 전력 소모가 작은 데이터를 저장하도록 함으로써, 상 변화 메모리 상의 데이터 쓰기를 위한 전력 소모 값을 줄이고자 한다. 기존 저장되어 있던 데이터 값에 상관없이 입력되는 데이터를 그래도 저장할 때 소모되는 전력을, 워드 단위로 들어온 입력 데이터를 그대로 저장할 경우와 입력 데이터를 반전시켜 저장할 경우 두 가지의 전력을 비교하고 쓰기 전력 소모가 작은 경우의 값을 저장함으로써 줄일 수 있게 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예로 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치는 상 변화 메모리로 쓰기(Write)될 데이터를 입력받는 입력부, 상기 입력받은 데이터의 쓰기 예정 된 상기 상 변화 메모리의 셀 위치상에서 기저장된 데이터를 읽어 들이는 읽기부, 상기 입력받은 데이터와 상기 읽어들인 기저장된 데이터를 비트별로 비교하여 상기 입력받은 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 원본 데이터 전력 계산부, 상기 입력받은 데이터를 각 비트별로 반전시킨 후 상기 반전된 데이터를 상기 기저장된 데이터와 비트별로 비교하여 상기 반전된 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 반전 데이터 전력 계산부 및 상기 입력받은 데이터에 대한 총 전력 소모 값과 상기 반전된 데이터에 대한 총 전력 소모 값을 비교하여 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장하는 쓰기부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예로 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법은 상 변화 메모리에서 쓰기(Write)될 데이터를 입력받는 단계, 상기 입력받은 데이터의 쓰기 예정된 상기 상 변화 메모리의 셀 위치상에서 기저장된 데이터를 읽어 들이는 단계, 상기 입력받은 데이터와 상기 읽어들인 기저장된 데이터를 비트별로 비교하여 상기 입력받은 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 단계, 상기 입력받은 데이터를 각 비트별로 반전시키는 단계, 상기 반전된 데이터를 상기 기저장된 데이터와 비트별로 비교하여 상기 반전된 데이터 중 상기 기 저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 단계 및 상기 입력받은 데이터에 대한 총 전력 소모 값과 상기 반전된 데이터에 대한 총 전력 소모 값을 비교하여 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 일실시예로 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치는 상 변화 메모리로 쓰기(Write)될 입력받은 n 비트 데이터에 추가 비트를 더한 원본 데이터를 생성하는 원본 데이터 부, 상기 원본 데이터를 각 비트별로 반전하여 반전 데이터를 생성하는 반전 데이터 부, 상기 입력받은 n 비트 데이터의 쓰기 예정된 상 변화 메모리 셀의 위치상에서 기저장된 n+1 비트의 데이터를 읽어들이는 기저장 데이터 부, 상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하여 상이한 비트의 존부, 종류 및 개수를 확인하는 비트 비교부, 상기 비교로 상이한 비트가 존재하는 경우 상기 원본 데이터 및 상기 반전 데이터 각각에 대하여 상이한 비트의 종류에 따른 쓰기 전력 소모 값을 기초로 상기 상이한 비트의 개수를 곱하여 각각의 쓰기 총 전력 소모 값을 계산하는 전력 소모 계산부, 및 상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중에 쓰기 총 전력 소모 값이 작은 데이터에 대하여 상기 기저장된 데이터와 상이한 비트들을 상기 쓰기 예정된 상 변화 메모리 셀에 저장하는 데이터 쓰기부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 일실시예로 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법은 상 변화 메모리로 쓰기(Write)될 입력받은 n 비트 데이터에 추가 비트를 더한 원본 데이터를 생성하는 단계, 상기 원본 데이터를 각 비트별로 반전하여 반전 데이터를 생성하는 단계, 상기 입력받은 n 비트 데이터의 쓰기 예정된 상 변화 메모리 셀의 위치상에서 기저장된 n+1 비트의 데이터를 읽어들이는 단계, 상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하여 상이한 비트의 존부, 종류 및 개수를 확인하는 단계, 상기 비교로 상이한 비트가 존재하는 경우 상기 원본 데이터 및 상기 반전 데이터 각각에 대하여 상이한 비트의 종류에 따른 쓰기 전력 소모 값을 기초로 상기 상이한 비트의 개수를 곱하여 각각의 쓰기 총 전력 소모값을 계산하는 단계, 및 상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중에 쓰기 총 전력 소모 값이 작은 데이터에 대하여 상기 기저장된 데이터와 상이한 비트들을 상기 쓰기 예정된 상 변화 메모리 셀에 저장하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 대하여 자세히 살펴보고자 한다.
도 1은 본 발명의 바람직한 일실시예에 따른 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치의 구성도이다.
도 1을 참조하면, 상 변화 메모리에서의 데이터 쓰기 장치는 상 변화 메모리로 쓰기될 데이터를 입력받는 입력부(101), 상기 입력받은 데이터의 쓰기 예정된 상기 상 변화 메모리의 셀 위치(110)상에서 기저장된 데이터를 읽어 들이는 읽기부(104)를 포함한다.
또한 상기 입력받은 데이터와 상기 읽어들인 기저장된 데이터를 비트별로 비교하여 상기 입력받은 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 원본 데이터 전력 계산부(102), 상기 입력받은 데이터를 각 비트별로 반전시킨 후 상기 반전된 데이터를 상기 기저장된 데이터와 비트별로 비교하여 상기 반전된 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 반전 데이터 전력 계산부(103) 및 상기 입력받은 데이터에 대한 총 전력 소모 값과 상기 반전된 데이터에 대한 총 전력 소모 값을 비교하여 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치(110)상에 저장하는 쓰기부(105)를 포함하여 구성된다.
여기서 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값은 상기 상 변화 메모리의 셀(110)에서 각 비트의 SET 또는 RESET을 위해 소모되는 전력 값을 말한다.
상기 쓰기부(105)는 상기 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장시 상기 기저장된 데이터와 상이한 비트들만 저장하면 된다.
도 2는 본 발명의 바람직한 일실시예에 따른 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법에 대한 플로우 차트이다.
도 2를 참조하면, 먼저 상 변화 메모리에서 쓰기될 데이터를 입력받게 된다(201). 다음으로 상기 입력받은 데이터의 쓰기 예정된 상기 상 변화 메모리의 셀 위치상에서 기저장된 데이터를 독출한다(202).
상기 입력받은 데이터와 상기 독출된 기저장된 데이터를 비트별로 비교하여, 상이한 비트들을 쓰기 위한 총 전력 소모 값을 계산하게 된다(203).
다음으로 상기 입력받은 데이터를 반전시킨 후(204), 상기 반전된 데이터를 상기 기저장된 데이터와 비트별로 비교하여 상이한 비트들을 쓰기 위한 총 전력 소모 값을 계산한다(205). 총 전력 소모 값들을 계산하는데는 순서가 없는 바, 반전된 데이터의 쓰기를 위한 총 전력 소모 값을 입력받은 데이터를 그대로 쓰기 위한 총 전력 소모 값보다 먼저 계산할 수 있다.
상기 계산된 입력받은 데이터와 상기 반전된 데이터의 비교에 따른 총 전력 소모값을 비교하여 작은 총 전력 소모 값의 데이터를 쓰기 예정된 상기 상 변화 메모리의 셀 위치 상에 저장하게 된다(206). 여기서 상이한 비트라 함은 입력받은 데이터 또는 반전 데이터 중에서 상기 독출된 기저장된 데이터의 동일 위치 비트랑 그 값이 다른 비트를 말한다.
상기 총 전력 소모 값은 상기 각 비트 값에 따른 전력 소모값은 기초로 계산되며, 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값은 상기 상 변화 메모리의 셀에서 각 비트의 SET 또는 RESET을 위해 소모되는 전력 값을 말한다.
도 3은 본 발명의 바람직한 일실시예에 따른 상 변화 메모리에서 데이터 흐 름을 기준으로 나타낸 데이터 쓰기 장치의 구성도이다.
이는 도 1에서의 데이터 쓰기 장치에 대한 다른 구성으로 상 변화 메모리에서의 상기 데이터 쓰기 장치를 데이터 처리 과정을 중심으로 나타낸 도면이다.
도 3을 참조하면, 상기 데이터 쓰기 장치(300)는 상 변화 메모리로 쓰기될 입력받은 데이터에 추가 비트를 더한 원본 데이터를 생성하는 원본 데이터 부(301)와 상기 원본 데이터를 각 비트별로 반전하여 반전 데이터를 생성하는 반전 데이터 부(302) 및 상기 입력받은 데이터의 쓰기 예정된 상 변화 메모리 셀(310)의 위치상에서 기저장된 비트의 데이터를 읽어들이는 기저장 데이터 부(303)를 관련된 데이터의 생성 및 입력을 위한 구성으로 두고 있다.
그리고 데이터의 비교 및 계산을 위한 구성으로 상기 읽어들인 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하여 상이한 비트의 존재여부, 종류 및 그 개수를 확인하는 비트 비교부(303)와 상기 비교로 상이한 비트가 존재하는 경우 상기 원본 데이터 및 상기 반전 데이터 각각에 대하여 상이한 비트의 종류에 따른 쓰기 전력 소모 값을 기초로 상기 상이한 비트의 개수를 곱하여 각각의 쓰기 총 전력 소모 값을 계산하는 전력 소모 계산부(304)를 두고 있다.
또한 상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중에 쓰기 총 전력 소모 값이 작은 데이터에 대하여 상기 기저장된 데이터와 상이한 비트들을 상기 쓰기 예정된 상 변화 메모리 셀(310)에 저장하는 데이터 쓰기부(306)를 마지막 구성요소로 두고 있다.
여기서 입력받은 데이터는 n비트이며, 상기 읽어 들인 기저장된 데이터는 n+1비트의 구성으로 되는데, 상기 추가 비트는 상기 원본 데이터가 반전되지 않은 데이터임을 나타내는 값으로, 상기 반전 데이터 부에서의 반전 데이터와 구분하기 위한 값을 말한다.
상기 비트 비교부(303)는 상기 각각의 비교 과정에서 상기 원본 데이터에서의 추가 비트 또는 상기 반전 데이터에서의 상기 추가 비트가 반전된 비트를 상기 기저장된 데이터의 n+1번째 비트와 비교할 필요가 없다. 이는 추가 비트 또는 반전된 비트는 원본 데이터와 반전 데이터 여부를 나타내는 비트이기 때문이다.
앞에서 언급된 상이한 비트의 종류라 함은 상기 원본 데이터나 상기 반전 데이터 상의 상기 비교된 비트 값이 RESET인 경우 또는 SET인 경우로 구분되는데, 각각의 경우 쓰기시 소모되는 전력 값이 상이하다.
계산의 편이를 위해 상기 상이한 비트의 종류에 따른 쓰기 전력 값을 SET과 RESET인 경우에 따른 각각의 상대적인 값으로 두므로, 상기 쓰기 총 전력 소모 값을 간단하게 계산할 수 있다.
쓰기 총 전력 소모 값의 계산은 복수의 상이한 비트가 존재하는 경우 각각의 상이한 비트의 종류(SET,RESET)에 따른 쓰기 전력 소모 값에 각 상이한 비트의 개수를 곱한 값들을 합하는 방법으로 구할 수 있다.
회로 구성으로 상기 비트 비교부(303)는 카운터(counter)를 이용하여 상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하도록 하며, 상기 전력 소모 계산부(304)는 곱셈기 및 덧셈기를 이용하여 상기 쓰기 총 전력 소모 값을 계산하도록 한다.
상기 데이터 쓰기부(306)는 뺄셈기 또는 비교기를 이용하여 상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중 상기 쓰기 총 전력 소모 값이 작은 데이터를 결정할 수 있다.
일실시예로 상기 전력 비교를 위한 기능은 4개의 카운터(counter), 2개의 곱셈기, 2개의 덧셈기, 1개의 뺄셈기(또는 비교기)를 사용하여 구현된다.
도 4는 본 발명의 바람직한 일실시예에 따른 상 변화 메모리에서 데이터 흐름을 기준으로 나타낸 데이터 쓰기 방법에 대한 플로우 차트이다.
도 4를 참조하면, 먼저 상 변화 메모리로 쓰기될 입력받은 n 비트 데이터에 추가 비트를 더한 원본 데이터를 생성하고(401) 상기 원본 데이터를 각 비트별로 반전하여 반전 데이터를 생성하며(402), 상기 입력받은 n 비트 데이터의 쓰기 예정된 상 변화 메모리 셀의 위치상에서 기저장된 n+1 비트의 데이터를 독출한다(403). 여기서 상기 데이터의 생성 또는 입력 간에는 우선 순위가 존재하지 않는다.
다음으로 상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하여 상이한 비트의 존부, 종류 및 개수를 확인하고(404),상기 비교로 상이한 비트가 존재하는 경우 상기 원본 데이터 및 상기 반전 데이터 각각에 대하여 각각의 쓰기 총 전력 소모값을 계산하게 된다(405).
상기 계산된 각각의 쓰기 총 전력 소모값 중에서 쓰기 총 전력 소모 값이 작은 데이터에 대하여 상이한 비트들을 상기 쓰기 예정된 상 변화 메모리 셀에 저장하므로(406) 쓰기 과정을 완료하게 된다. 여기서 상기 상이한 비트의 종류는 상기 원본 데이터나 상기 반전 데이터 상에서 상기 비교된 비트 값이 RESET인 경우 또는 SET인 경우로 구분된다.
상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교시(404) 상기 추가 비트 또는 상기 추가 비트가 반전된 비트는 반전 데이터 여부를 나타내는 것인바 상기 기저장된 데이터에서의 n+1번째 비트와 비교할 필요가 없다.
그리고 상기 쓰기 총 전력 소모값을 계산시 상이한 비트의 종류에 따른 쓰기 전력 소모 값을 기초로 하여 각각의 상이한 비트의 종류에 따른 쓰기 전력 소모 값에 각 상이한 비트의 개수를 곱한 값들을 통합하여 합한 값으로 구해진다.
도 5는 본 발명의 바람직한 일실시예에 따른 상 변화 메모리에서 전력 계산 데이터 반전 회로를 이용한 데이터 쓰기 방법에 대한 플로우 차트이다.
이는 쓰기 전력 계산과 데이터 반전 기능을 가진 상 변화 메모리 장치의 구성에서의 처리 과정을 나타내는 것으로 도 5를 참조하면, 먼저 데이터 입출력 회로 (I/O circuit, 501)에서 상 변화 메모리 셀에 저장할 n비트의 저장할 데이터 (Write_data[n:1])가 들어오고, 읽기 회로 (Read circuit, 502)에서 n+1 비트의 저장할 위치에서 읽혀진 데이터(Read_data[n:0])이 들어온다(504).
일실시예로서 n비트를 저장하기 위해서 n+1비트를 사용한다. 추가되는 1비트는 입력 데이터를 그대로 저장하였는지 (0) 반전시켜 저장하였는지 (1)를 구별하기 위해서 저장하는 비트이다. 새로 입력되는 저장 데이터 (Write_data[n:1])에서 추가되는 1비트는 기본적으로 반전되지 않은 데이터이기 때문에 (0)이다(503). 저장 데이터가 반전되는 경우에 이 추가 비트는 (1)이 된다.
Alpha 값(505)은 상 변화 메모리에서 "0"을 저장할 때 소모되는 SET 전력 소모 (PSET)와 "1"을 저장할 때 소모되는 RESET 전력 소모 (PRESET)의 비이다. 즉, Alpha = PSET/PRESET. 상 변화 메모리는 "0"을 저장할 때의 SET 전력 소모와 "1"을 저장할 때 RESET 전력 소모가 다르기 때문에 상 변화 메모리에 사용되는 전력을 계산하기 위해서는 두 전력 소모의 비인 Alpha 값이 필요하다.
전력 계산 데이터 반전 회로 (Power Calculation Data Inversion Circuit: PDI, 506)는 저장할 데이터 (Write_data[n:1]+0, 503), 저장할 위치에서 읽혀진 데이터(Read_data[n:0], 504), Alpha 값을 계산하여 Write_data[n:1]+0을 직접 메모리에 저장할 경우의 전력 소모량과 반전시켜 저장할 경우의 전력 소모량을 비교하여, 그대로 저장하는 경우가 전력 소모가 작은 경우 PDI=0을 출력하고, 반전하여 저장하는 경우가 전력 소모가 작은 경우 PDI=1을 출력한다(507).
PDI의 결과에 따라, 상변화 메모리에 저장되는 데이터가 달라진다. PDI=0이면(507) Write_data[n:1]+0을 저장하고(508), PDI=1이면 /Write_data[n:1] +1을 저장한다(509).
상 변화 메모리에 데이터를 저장하는 경우, 데이터 쓰기 회로 (Data Write Circuit, 510)는 읽혀진 데이터와 저장된 데이터를 비트마다 비교하여, 각 비트에 저장되어 있던 값과 새롭게 저장될 값이 다른 경우에만 쓰기를 한다. 이런 과정은 PDI 회로에서 전력 소모를 계산할 때 고려되어 전체 소모 전력량이 계산된다.
도 6은 본 발명의 바람직한 일실시예에 따른 전력 계산 데이터 반전 회로에 서 데이터의 쓰기 전력을 계산하는 방법을 나타내는 플로우 차트이다.
이는 쓰기 전력 계산 데이터 반전(PDI) 장치의 일실시예를 나타내는 것으로 PDI 회로에서는 저장할 데이터를 그대로 저장할 때의 전력소모 (X)와 저장할 데이터를 반전하여 저장할 때의 전력소모 (Y)를 비교하여, X>Y 인 경우 PDI=1 (반전 저장)과 X<Y 인 경우 PDI=0 (원본 저장)의 결과를 내보낸다(620).
저장할 데이터를 그대로 저장할 때의 전력소모 (X)를 계산하는 경우, 읽혀진 데이터(Read_data[n:0],601)와 저장할 데이터 (Write_data[n:1]+0,602)를 비트별로 비교를 한다. 각 비트의 읽혀진 값과 저장될 값이 같은 경우 새롭게 저장할 필요가 없기 때문에 이 경우의 전력소모는 포함되지 않는다.
각 비트의 읽혀진 값과 저장될 값이 같은 경우는 읽혀진 값과 저장된 값이 똑같이 "0"이거나 "1"인 경우이다. 반면, 읽혀진 값이 "1"이고 저장될 값이 "0"인 경우 (1->0),"0"을 저장하기 위한 SET 전력(PSET)이 소모된다(603).
읽혀진 값이 "0"이고 저장될 값이 "1"인 경우 (0->1), "1"을 저장하기 위한 RESET 전력(PSET)이 소모된다(604). 상변화 메모리는 "0"을 저장할 때의 SET 전력 소모와 "1"을 저장할 때 RESET 전력 소모가 다르기 때문에 상변화 메모리에 사용되는 전력을 계산하기 위해서는 두 전력 소모의 비인 Alpha 값(607)이 필요하다. Alpha = PSET/PRESET. PDI 회로는 소모 전력의 절대량을 계산하는 것이 아니라, 원본 데이터 저장과 반전 데이터 저장의 상대 비교하여 어느 경우 전력 소모가 더 작은 가를 알려주는 회로이기 때문에, 절대량을 계산할 필요가 없다.
따라서, 보통 전력 소모가 더 작은 RESET 전력을 PRESET =1로 하고 SET 전력을 PRESET = Alpha 로 하여 전력 소모를 계산한다. 우선 X를 계산하기 위해서는 1->0 으로 변하는 비트의 수 (A)를 구하고(605), 0->1로 변하는 비트의 수(B)를 구한다(606). 전체 SET을 위한 전력 소모는 A의 Alpha 배이고, 전체 RESET을 위한 전력 소모는 B와 같다. 따라서, X = Alpha * A + B (608)가 된다. X를 구하기 위해서 2개의 counter와 1개의 곱셈기 1개의 덧셈기가 필요하다. 상변화 메모리 소자가 결정되면 Alpha는 고정되기 때문에 Alpha를 곱하기 위한 곱셈기는 간단히 만들어 질 수 있다.
저장할 데이터를 반전시켜 저장할 때의 전력소모 (Y)를 계산하는 경우, 읽혀진 데이터(Read_data[n:0],611)와 저장할 데이터의 반전 데이터 (/Write_data[n:1] +1,612)를 비트별로 비교를 한다. 전력 소모를 구하는 과정은 X를 구하는 과정과 같다. 우선 Y를 계산하기 위해서는 1->0으로 변하는 비트(613)의 수(C)를 구하고(615), 0->1로 변하는 비트(614)의 수(D)를 구한다(616). 전체 SET을 위한 전력 소모는 C의 Alpha 배(617)이고, 전체 RESET을 위한 전력 소모는 D와 같다. 따라서, Y = Alpha * C + D(618)가 된다. Y를 구하기 위한 하드웨어는 X와 같다.
X와 Y를 구한 후 두 값 중 어느 값이 큰지를 비교하여, X>Y 인 경우 PDI=1 (반전 저장)과 X<Y인 경우 PDI=0(원본 저장)의 결과를 내보낸다(620). X와 Y의 비교는 앞에서 언급한 뺄셈기를 사용하거나 크기 비교기를 사용하면 된다.
만약 입력 데이터의 비트 수 n=8이고 alpha=5이며 상기 입력 데이터될 데이 터가 Write_data[8:1]=00000011, 셀에 저장되어있던 데이터가 Read_data[8:0] = 00111110(0)인 경우 상기 입력될 데이터에 추가비트를 더한 저장될 데이터는 Write_data[8:1]+0= 00000011(0)가 된다.
이때, 8비트는 저장할 데이터의 크기이고 추가 비트(1비트)는 반전 여부를 저장하는 비트를 말한다. 따라서, 비교되어 저장될 비트는 총 9비트가 된다.
먼저 입력될 데이터를 그대로 저장할 경우의 쓰기 전력 소모량을 상기 설명한 방법으로 계산하게 된다.
0->1으로 바뀔 때 전력을 1로 계산할 때 상대값인 1->0으로 바뀔 때의 전력은 0->1로 바뀌는 전력을 나눈 값인 alpha로 하여 계산하게 된다. 먼저 원본 데이터 즉 입력된 데이터에 추가비트를 더한 데이터(Write_data[8:1] + 0 = 0000 0011 (0))와 상기 저장되어 있던 데이터(Read_data[8:0] = 0011 1110 (0))를 비교하여 1->0으로 바뀌어야 하는 상이한 비트의 개수(A)와 0->1로 바뀌어야 하는 상이한 비트의 개수(B)를 구한다.
비교하면 A = 4, B = 1 이 되고, 공식에 따라 X = alpha * A + B = 5 * 4 + 1 = 21가 된다. 이는 입력된 데이터를 그대로 저장할 경우 즉, 반전되지 않은 데이터를 쓰기하는 경우에 소모되는 총 전력 값이다.
다음으로 입력 데이터를 반전시켜 저장할 경우의 쓰기 전력 소모량을 계산하면, 상기 입력된 데이터를 반전하여 구해진 반전 데이터(/Write_data[8:1] +1= 1111 1100 (1))와 셀이 저장되어 있던 데이터(Read_data[8:0] = 0011 1110 (0))를 비교하여 역시 1->0으로 바뀌어야 하는 상이한 비트의 개수(C)와 0->1로 바뀌어야 하는 상이한 비트의 개수(D)를 구한다.
비교하면 C = 1, D = 2 이 되고, Y = alpha * C + D = 5 * 1 + 2 = 7이 된다. 이는 반전된 데이터를 쓰기는 경우에 소모되는 총 전력 값이다.
따라서 상기 X와 Y값을 비교하면 X(=21)>Y(=7)이므로 PDI = 1이 되어, 이 경우는 쓰기 전력 줄이기 위하여 반전시켜 저장하는 것이 쓰기 전력 소모 값을 줄이게 되는 것이다.
본 발명인 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치 및 방법에 의할 때 쓰기 전력 소모가 큰 메모리인 상 변화 메모리에서 저장할 데이터를 그냥 저장하지 않고 기저장된 데이터를 읽어들여, 저장할 데이터와 저장할 데이터를 반전시킨 데이터와 전력 소모량을 비교하여 전력 소모가 낮은 경우를 저장하게 되므로, 동일한 데이터를 다시 쓰지 않아 메모리 쓰기의 효율성을 높이고 상기 상 변화 메모리 내 쓰기에 소모되는 전력 값을 크게 줄일 수 있게 된다.

Claims (17)

  1. 상 변화 메모리로 쓰기(Write)될 데이터를 입력받는 입력부;
    상기 입력받은 데이터의 쓰기 예정된 상기 상 변화 메모리의 셀 위치상에서 기저장된 데이터를 읽어 들이는 읽기부;
    상기 입력받은 데이터와 상기 읽어들인 기저장된 데이터를 비트별로 비교하여, 상기 입력받은 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 원본 데이터 전력 계산부;
    상기 입력받은 데이터를 각 비트별로 반전시킨 후 상기 반전된 데이터를 상기 기저장된 데이터와 비트별로 비교하여, 상기 반전된 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 반전 데이터 전력 계산부; 및
    상기 입력받은 데이터에 대한 총 전력 소모 값과 상기 반전된 데이터에 대한 총 전력 소모 값을 비교하여 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장하는 쓰기부;를 포함하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  2. 제 1항에 있어서,
    상기 쓰기부는 상기 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장시 상기 기저장된 데이터와 상이한 비트들을 저장하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  3. 제 1항에 있어서,
    상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값은 상기 상 변화 메모리의 셀에서 각 비트의 SET 또는 RESET을 위한 전력 소모 값인 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  4. 상 변화 메모리에서 쓰기(Write)될 데이터를 입력받는 단계;
    상기 입력받은 데이터의 쓰기 예정된 상기 상 변화 메모리의 셀 위치상에서 기저장된 데이터를 읽어 들이는 단계;
    상기 입력받은 데이터와 상기 읽어들인 기저장된 데이터를 비트별로 비교하여, 상기 입력받은 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 단계;
    상기 입력받은 데이터를 각 비트별로 반전시키는 단계;
    상기 반전된 데이터를 상기 기저장된 데이터와 비트별로 비교하여, 상기 반 전된 데이터 중 상기 기저장된 데이터와 상이한 비트들을 쓰기 위한 총 전력 소모 값을 상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값을 기초로 계산하는 단계; 및
    상기 입력받은 데이터에 대한 총 전력 소모 값과 상기 반전된 데이터에 대한 총 전력 소모 값을 비교하여 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장하는 단계;를 포함하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
  5. 제 4항에 있어서,
    상기 작은 총 전력 소모 값의 데이터를 상기 쓰기 예정된 상 변화 메모리의 셀 위치상에 저장하는 단계에서, 상기 기저장된 데이터와 상이한 비트들을 저장하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
  6. 제 4항에 있어서,
    상기 상 변화 메모리의 각 비트 값에 따른 전력 소모 값은 상기 상 변화 메모리의 셀에서 각 비트의 SET 또는 RESET을 위한 전력 소모 값인 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
  7. 상 변화 메모리로 쓰기(Write)될 입력받은 n 비트 데이터에 추가 비트를 더한 원본 데이터를 생성하는 원본 데이터 부;
    상기 원본 데이터를 각 비트별로 반전하여 반전 데이터를 생성하는 반전 데이터 부;
    상기 입력받은 n 비트 데이터의 쓰기 예정된 상 변화 메모리 셀의 위치상에서 기저장된 n+1 비트의 데이터를 읽어들이는 기저장 데이터 부;
    상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하여 상이한 비트의 존부, 종류 및 개수를 확인하는 비트 비교부;
    상기 비교로 상이한 비트가 존재하는 경우 상기 원본 데이터 및 상기 반전 데이터 각각에 대하여, 상이한 비트의 종류에 따른 쓰기 전력 소모 값을 기초로 상기 상이한 비트의 개수를 곱하여 각각의 쓰기 총 전력 소모 값을 계산하는 전력 소모 계산부; 및
    상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중에 쓰기 총 전력 소모 값이 작은 데이터에 대하여 상기 기저장된 데이터와 상이한 비트들을 상기 쓰기 예정된 상 변화 메모리 셀에 저장하는 데이터 쓰기부;를 포함하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  8. 제 7항에 있어서,
    상기 원본 데이터 부의 추가 비트는 상기 원본 데이터가 반전되지 않은 데이터임을 나타내는 값으로, 상기 반전 데이터 부에서의 반전 데이터와 구분하기 위한 값인 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  9. 제 7항에 있어서,
    상기 비트 비교부는 각각의 비교시 상기 원본 데이터에서의 추가 비트 또는 상기 반전 데이터에서의 상기 추가 비트가 반전된 비트를 상기 기저장된 데이터의 n+1번째 비트와 비교하지 않는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  10. 제 7항에 있어서,
    상기 상이한 비트의 종류는 상기 원본 데이터나 상기 반전 데이터 상의 상기 비교된 비트 값이 RESET인 경우 또는 SET인 경우로 구분되는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  11. 제 7항에 있어서,
    상기 전력 소모 계산부에서의 상기 상이한 비트의 종류에 따른 쓰기 전력 소모 값은 각각 상대적인 값으로, 상기 쓰기 총 전력 소모 값은 복수의 상이한 비트 가 존재하는 경우 각각의 상이한 비트의 종류에 따른 쓰기 전력 소모 값에 각 상이한 비트의 개수를 곱한 값들을 합한 값으로 계산되는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  12. 제 11항에 있어서,
    상기 비트 비교부는 카운터(counter)를 이용하여 상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교하며,
    상기 전력 소모 계산부는 곱셈기 및 덧셈기를 이용하여 상기 쓰기 총 전력 소모 값을 계산하며,
    상기 데이터 쓰기부는 뺄셈기 또는 비교기를 이용하여 상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중 상기 쓰기 총 전력 소모 값이 작은 데이터를 결정하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 장치.
  13. 상 변화 메모리로 쓰기(Write)될 입력받은 n 비트 데이터에 추가 비트를 더한 원본 데이터를 생성하는 단계;
    상기 원본 데이터를 각 비트별로 반전하여 반전 데이터를 생성하는 단계;
    상기 입력받은 n 비트 데이터의 쓰기 예정된 상 변화 메모리 셀의 위치상에서 기저장된 n+1 비트의 데이터를 읽어들이는 단계;
    상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터 와 각각 비교하여 상이한 비트의 존부, 종류 및 개수를 확인하는 단계;
    상기 비교로 상이한 비트가 존재하는 경우 상기 원본 데이터 및 상기 반전 데이터 각각에 대하여, 상이한 비트의 종류에 따른 쓰기 전력 소모 값을 기초로 상기 상이한 비트의 개수를 곱하여 각각의 쓰기 총 전력 소모값을 계산하는 단계; 및
    상기 계산된 원본 데이터의 쓰기 총 전력 소모 값 및 상기 계산된 반전 데이터의 쓰기 총 전력 소모 값 중에 쓰기 총 전력 소모 값이 작은 데이터에 대하여 상기 기저장된 데이터와 상이한 비트들을 상기 쓰기 예정된 상 변화 메모리 셀에 저장하는 단계;를 포함하는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
  14. 제 13항에 있어서,
    상기 추가 비트는 상기 원본 데이터가 반전되지 않은 데이터임을 나타내는 값으로, 상기 반전 데이터와 구분하기 위한 값인 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
  15. 제 13항에 있어서,
    상기 읽어들인 n+1 비트의 데이터를 상기 원본 데이터 및 상기 반전 데이터와 각각 비교시 상기 원본 데이터에서의 추가 비트 또는 상기 반전 데이터에서의 상기 추가 비트가 반전된 비트를 상기 기저장된 데이터의 n+1번째 비트와 비교하지 않는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메 모리에서의 데이터 쓰기 방법.
  16. 제 13항에 있어서,
    상기 상이한 비트의 종류는 상기 원본 데이터나 상기 반전 데이터 상의 상기 비교된 비트 값이 RESET인 경우 또는 SET인 경우로 구분되는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
  17. 제 13항에 있어서,
    각각의 쓰기 총 전력 소모값을 계산하는 단계에서,
    상기 상이한 비트의 종류에 따른 쓰기 전력량은 각각 상대적인 값으로, 상기 쓰기 총 전력 소모 값은 복수의 상이한 비트가 존재하는 경우 각각의 상이한 비트의 종류에 따른 쓰기 전력 소모 값에 각 상이한 비트의 개수를 곱한 값들을 합한 값으로 계산되는 것을 특징으로 하는 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화 메모리에서의 데이터 쓰기 방법.
KR1020070021967A 2007-03-06 2007-03-06 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 KR100819061B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070021967A KR100819061B1 (ko) 2007-03-06 2007-03-06 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법
US12/040,137 US7920413B2 (en) 2007-03-06 2008-02-29 Apparatus and method for writing data to phase-change memory by using power calculation and data inversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021967A KR100819061B1 (ko) 2007-03-06 2007-03-06 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100819061B1 true KR100819061B1 (ko) 2008-04-03

Family

ID=39533633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021967A KR100819061B1 (ko) 2007-03-06 2007-03-06 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법

Country Status (2)

Country Link
US (1) US7920413B2 (ko)
KR (1) KR100819061B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856503B2 (en) 2009-02-23 2014-10-07 Samsung Electronics Co., Ltd. Computing system, booting method and code/data pinning method thereof
CN108630272A (zh) * 2017-03-16 2018-10-09 爱思开海力士有限公司 计算相变存储器件电力消耗的电路和方法、相变存储***
US10185510B2 (en) 2016-05-13 2019-01-22 SK Hynix Inc. Bank interleaving controller and semiconductor device including the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281685B1 (ko) * 2007-10-04 2013-07-03 삼성전자주식회사 상변화 메모리의 데이터 기록 방법, 데이터 판독 방법, 및그 장치
US8432729B2 (en) 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
US20140208014A1 (en) * 2011-08-29 2014-07-24 Nokia Corporation Operating a memory
WO2013095530A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Efficient pcms refresh mechanism background
US20140301132A1 (en) * 2012-01-16 2014-10-09 Sony Corporation Storage control device, storage device, information processing system, and processing method thereof
KR102049281B1 (ko) 2012-10-23 2019-11-27 삼성전자주식회사 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
CN104282333A (zh) * 2013-07-12 2015-01-14 华为技术有限公司 基于数据反转的存储方法及存储器
CN104424108B (zh) * 2013-09-05 2017-12-15 华为技术有限公司 写操作方法及装置
KR20150142959A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 디지털 구동 방법
KR102452623B1 (ko) * 2018-02-27 2022-10-07 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법
CN112037833B (zh) * 2019-06-04 2023-06-06 华邦电子股份有限公司 电阻式存储器及其数据写入方法
TWI740609B (zh) * 2020-08-18 2021-09-21 世界先進積體電路股份有限公司 存取方法及記憶體
US11289136B1 (en) 2020-10-27 2022-03-29 Vanguard International Semiconductor Corporation Memory device and access method
FR3122024B1 (fr) * 2021-04-20 2024-03-29 St Microelectronics Grenoble 2 Procédé de gestion de données pour mémoire non volatile programmable bit à bit, et dispositif correspondant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455274B1 (ko) 1998-07-07 2005-02-02 삼성전자주식회사 저전력 버스 반전 부호화방법
US20060242495A1 (en) * 2004-02-19 2006-10-26 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330396B2 (ja) * 2003-07-24 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US7106621B2 (en) * 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
KR100657944B1 (ko) 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
JP4273087B2 (ja) * 2005-02-08 2009-06-03 エルピーダメモリ株式会社 半導体記憶装置およびその書込み方法
US7525864B2 (en) * 2007-04-05 2009-04-28 Lsi Corporation Memory data inversion architecture for minimizing power consumption

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455274B1 (ko) 1998-07-07 2005-02-02 삼성전자주식회사 저전력 버스 반전 부호화방법
US20060242495A1 (en) * 2004-02-19 2006-10-26 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856503B2 (en) 2009-02-23 2014-10-07 Samsung Electronics Co., Ltd. Computing system, booting method and code/data pinning method thereof
US10185510B2 (en) 2016-05-13 2019-01-22 SK Hynix Inc. Bank interleaving controller and semiconductor device including the same
CN108630272A (zh) * 2017-03-16 2018-10-09 爱思开海力士有限公司 计算相变存储器件电力消耗的电路和方法、相变存储***
CN108630272B (zh) * 2017-03-16 2022-01-11 爱思开海力士有限公司 计算相变存储器件电力消耗的电路和方法、相变存储***

Also Published As

Publication number Publication date
US20080219047A1 (en) 2008-09-11
US7920413B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
KR100819061B1 (ko) 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법
US9342478B2 (en) Processor with reconfigurable architecture including a token network simulating processing of processing elements
WO2023134132A1 (zh) 一种提高数据读取的成功率的方法、装置及介质
JP2004259343A (ja) 半導体記憶装置
US7299338B2 (en) Vector indexed memory unit and method
KR20080081656A (ko) 상 변화 메모리에서의 쓰기 전력 감소를 위한 선택적데이터 쓰기 장치 및 방법
JPWO2008056461A1 (ja) 暗号演算処理回路
CN1815621B (zh) 访问存储器单元的***和方法
KR20120069731A (ko) 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법
CN105027074A (zh) 质数产生
US9058436B1 (en) Method and system for reducing the effect of component aging
CN105432018A (zh) 逻辑运算装置
US20040230715A1 (en) Method and system for optimized FIFO full condition control
US6480912B1 (en) Method and apparatus for determining the number of empty memory locations in a FIFO memory device
US7174418B2 (en) Semiconductor memory device for enhancing refresh operation in high speed data access
JP2016514338A (ja) 記憶デバイス読み出し装置及び方法
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
TWI285836B (en) Method and/or architecture implemented in hardware for the adjustment of messages with indeterministic length
CN109859785B (zh) 一种时钟自适应访问mram的装置
CN118173141B (zh) 一种基于格雷码计数器的低功耗非易失存储器电路
CN115952326B (zh) 一种链表式数据结构及其数据处理方法、存储介质、电子设备
US10782931B2 (en) Control system, control method and nonvolatile computer readable medium for operating the same
KR20120004150A (ko) 설정회로 및 이를 포함하는 반도체 메모리 장치
KR100902124B1 (ko) 반도체 메모리 장치의 테스트 회로
TWI687809B (zh) 快閃記憶體儲存裝置與寫入管理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee