KR100813195B1 - Electrostatic Electricity Protection Device - Google Patents

Abstract

본 발명은 회로 보호 소자에 관한 것으로, 본 발명에 따른 회로 보호 소자는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 회로 보호 패턴의 방전을 이용하여 송수신 신호의 왜곡 없이 접지로 흘려줄 수 있다. 또한, 상기 회로 보호 소자는 내부 전극의 절단 영역에 형성되는 커패시터의 커패시턴스 값을 매우 낮게, 또한 미세하게 조절하여 고주파를 사용하는 송수신 포트에서 커패시턴스 값이 변하거나 그로 인한 신호 왜곡 현상을 억제하면서 정전기를 접지로 흘려줄 수 있다. 또한, 이와 같은 회로 보호 소자는 제조 공정이 간단하여 낮은 제조 단가로 제조할 수 있다. The present invention relates to a circuit protection device, and a circuit protection device according to the present invention is connected between a transmission and reception port used in an electronic device and a ground to transfer static electricity flowing from the transmission and reception port by using a discharge of a circuit protection pattern. Can be flown to ground without distortion. In addition, the circuit protection element may adjust the capacitance value of the capacitor formed in the cutting region of the internal electrode very low, and finely adjust static electricity while suppressing the signal distortion caused by the capacitance value change in the transmission and reception port using high frequency Can be flowed to ground. In addition, such a circuit protection element can be manufactured at a low manufacturing cost since the manufacturing process is simple.

회로 보호 소자, 회로 보호 패턴, 세라믹 시트, 정전기, 노이즈 Circuit Protection Devices, Circuit Protection Patterns, Ceramic Sheets, Static Electricity, Noise

Description

정전기 보호 소자{Electrostatic Electricity Protection Device}Electrostatic Protection Device {Electrostatic Electricity Protection Device}

도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 회로 보호 소자를 도시한 도면이다. 1A to 1E are diagrams illustrating a circuit protection device according to a first embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 회로 보호 소자를 도시한 도면이다. 2A to 2C are diagrams illustrating a circuit protection device according to a second embodiment of the present invention.

도 3a 내지 도 3d는 본 발명의 제3 실시예에 따른 회로 보호 소자를 도시한 도면이다. 3A to 3D are diagrams illustrating a circuit protection device according to a third embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 제4 실시예에 따른 회로 보호 소자를 도시한 도면이다. 4A and 4B show a circuit protection device according to a fourth embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 제5 실시예에 따른 회로 보호 소자를 도시한 도면이다. 5A to 5D show a circuit protection device according to a fifth embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 제6 실시예에 따른 회로 보호 소자를 도시한 도면이다. 6A and 6B show a circuit protection device according to a sixth embodiment of the present invention.

도 7a 내지 도 7c는 본 발명의 제7 실시예에 따른 회로 보호 소자를 도시한 도면이다. 7A to 7C are diagrams illustrating a circuit protection device according to a seventh embodiment of the present invention.

도 8a 내지 도 8c는 본 발명의 제8 실시예에 따른 회로 보호 소자를 도시한 도면이다. 8A to 8C are diagrams illustrating a circuit protection device according to an eighth embodiment of the present invention.

도 9a 내지 도 9c는 본 발명의 제9 실시예에 따른 회로 보호 소자를 도시한 도면이다. 9A to 9C are diagrams illustrating a circuit protection device according to a ninth embodiment of the present invention.

도 10a 및 도 10b는 본 발명의 제10 실시예에 따른 회로 보호 소자를 도시한 도면이다. 10A and 10B show a circuit protection device according to a tenth embodiment of the present invention.

도 11a 및 도 11b는 본 발명의 제11 실시예에 따른 회로 보호 소자를 도시한 도면이다. 11A and 11B show a circuit protection device according to an eleventh embodiment of the present invention.

도 12a 및 도 12b는 본 발명의 제12 실시예에 따른 회로 보호 소자를 도시한 도면이다. 12A and 12B show a circuit protection device according to a twelfth embodiment of the present invention.

도 13a 내지 도 13c는 본 발명의 제13 실시예에 따른 회로 보호 소자를 도시한 도면이다. 13A to 13C show a circuit protection device according to a thirteenth embodiment of the present invention.

도 14a 및 도 14b는 본 발명의 제14 실시예에 따른 회로 보호 소자를 도시한 도면이다. 14A and 14B show a circuit protection device according to a fourteenth embodiment of the present invention.

도 15a 및 도 15b는 본 발명의 제15 실시예에 따른 회로 보호 소자를 도시한 도면이다. 15A and 15B show a circuit protection device according to a fifteenth embodiment of the present invention.

도 16a 및 도 16b는 본 발명의 제16 실시예에 따른 회로 보호 소자를 도시한 도면이다. 16A and 16B show a circuit protection device according to a sixteenth embodiment of the present invention.

도 17a 내지 도 17d는 본 발명의 제17 실시예에 따른 회로 보호 소자를 도시한 도면이다. 17A to 17D show a circuit protection device according to a seventeenth embodiment of the present invention.

도 18a 내지 도 18f는 본 발명의 제18 실시예에 따른 회로 보호 소자를 도시한 도면이다. 18A to 18F illustrate a circuit protection device according to an eighteenth embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 회로 보호 소자 110, 120: 세라믹 시트 100: circuit protection element 110, 120: ceramic sheet

111: 내부 전극 112: 회로 보호 패턴111: internal electrode 112: circuit protection pattern

150: 외부 전극 150: external electrode

본 발명은 회로 보호 소자에 관한 것으로, 특히 정전기(ESD, Electro Static Discharge)에 빠른 반응 속도를 가지며, 고속 데이터 전송 시에 신호 왜곡을 최소화할 수 있으며, 높은 주파수 신호 송수신 중에 정전기가 유입되어도 안정적으로 회로를 보호할 수 있는 회로 보호 소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit protection device, and in particular, has a fast response speed to electrostatic discharge (ESD), minimizes signal distortion during high-speed data transmission, and is stable even when static electricity is introduced during high frequency signal transmission and reception. A circuit protection element that can protect a circuit.

일반적으로 휴대폰 등의 전자기기는 GHz 이상의 고주파를 사용하는 송수신 포트를 가지고 있다. 이때, 상기 고주파를 사용하는 송수신 포트에서 순간적인 정전기가 유입되어 내부의 전자부품이 손상되는 경우가 발생하여, 이에 대한 대책이 필요하게 되었다. In general, electronic devices such as mobile phones have a transmission and reception port using a high frequency of GHz or more. At this time, instantaneous static electricity flows from the transmission / reception port using the high frequency to damage the electronic components therein, so that countermeasures are required.

종래에는 고주파를 사용하는 송수신 포트로부터 유입되는 정전기를 막기 위하여, 상기 송수신 포트에 배리스터 소자의 일단을 연결하고, 접지에 상기 배리스터 소자의 타단을 연결함으로써, 전자기기 내부의 전자부품을 보호하는 방법을 사용했다. Conventionally, in order to prevent static electricity flowing from a transmission / reception port using high frequency, one end of a varistor element is connected to the transmission / reception port, and the other end of the varistor element is connected to ground, thereby protecting an electronic component inside the electronic device. Used.

그러나, 상기 배리스터 소자는 과도 전압이 인가되지 않는 전자기기의 정상 동작 상태에서는 커패시터의 역할을 한다. 상기 커패시터는 높은 주파수에서 커패시턴스 값이 변하게 되므로, 상기 배리스터 소자를 고주파 또는 고속의 데이터 송수신 포트 등에서 사용하게 되면, 상기 신호의 왜곡 현상이 발생하는 등의 문제점이 발생하게 된다. However, the varistor element functions as a capacitor in the normal operating state of the electronic device to which the transient voltage is not applied. Since the capacitance of the capacitor changes at a high frequency, when the varistor element is used at a high frequency or high speed data transmission / reception port, a problem such as distortion of the signal occurs.

따라서, 상기 고주파 또는 고속의 데이터 송수신 포트에서는 적은 커패시턴스 값을 갖는 회로 보호 소자를 사용해야 하지만, 종래의 회로 보호 소자의 조성물은 기본적인 유전율이 약 300 정도로 크기 때문에 적은 커패시턴스 값을 구현하기 힘들다는 문제점이 있다. Therefore, although the circuit protection device having a small capacitance value should be used in the high frequency or high speed data transmission / reception port, the composition of the conventional circuit protection device has a problem that it is difficult to implement a small capacitance value because the basic dielectric constant is about 300. .

본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 저 커패시턴스, 저 유전율 특성을 가지는 회로 보호 소자 즉, 정전기 보호 소자를 제공하는 것을 그 목적으로 한다. 또한, 고주파 또는 고속의 데이터 송수신에서도 데이터 신호의 왜곡 없이 회로를 보호할 수 있는 회로 보호 소자를 제공하는 것을 목적으로 한다. 또한, 단순화된 제조 공정을 이용하여 저렴한 싱글/어레이 타입의 회로 보호 소자를 제공하는 것을 그 목적으로 한다. The present invention has been made to solve the above problems, and an object thereof is to provide a circuit protection element having a low capacitance and a low dielectric constant, that is, an electrostatic protection element. In addition, an object of the present invention is to provide a circuit protection device capable of protecting a circuit without distortion of a data signal even at high frequency or high speed data transmission and reception. It is also an object of the present invention to provide an inexpensive single / array type circuit protection device using a simplified manufacturing process.

상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 세라믹 시트; 상기 시트 상에 형성되며 절단 영역을 가지는 내부 전극; 및 상기 절단 영역의 상부 또는 하부에 접하여 형성되는 회로 보호 패턴을 포함하는 회로 보호 소자가 제공된다. According to an aspect of the present invention for achieving the object of the present invention, a ceramic sheet; An internal electrode formed on the sheet and having a cutting region; And a circuit protection pattern formed in contact with an upper portion or a lower portion of the cut region.

상기 회로 보호 패턴은 유기물과 도전성 물질을 혼합하여 형성한 것을 특징으로 한다. The circuit protection pattern is formed by mixing an organic material and a conductive material.

상기 도전성 물질은 RuO₂, Pt, Pd, Ag, Au, Ni, Cr, W 중 적어도 어느 하나를 포함하는 것을 특징으로 한다. The conductive material may include at least one of RuO ₂ , Pt, Pd, Ag, Au, Ni, Cr, and W.

상기 회로 보호 패턴에는 Al₂O₃ 등의 절연성 세라믹 물질이 더 혼합된 것을 특징으로 한다. In the circuit protection pattern, an insulating ceramic material such as Al ₂ O ₃ may be further mixed.

상기 회로 보호 패턴에는 ZnO 등의 배리스터 물질이 더 혼합된 것을 특징으로 한다. In the circuit protection pattern, a varistor material such as ZnO is further mixed.

상기 시트의 비유전율(εr)은 4 이상 10 이하인 것을 특징으로 한다. The dielectric constant εr of the sheet is characterized by being 4 or more and 10 or less.

상기 유기물은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral)인 것을 특징으로 한다. The organic material is characterized in that the polyvinyl alcohol (PVA) or polyvinyl butyral (PVB).

상기 절단 영역의 폭은 1 내지 9 ㎛ 인 것을 특징으로 한다. The width of the cut region is characterized in that 1 to 9 ㎛.

상기 시트에는 관통홀이 형성되고, 상기 관통홀에는 상기 회로 보호 패턴이 충진되는 것을 특징으로 한다. A through hole is formed in the sheet, and the circuit protection pattern is filled in the through hole.

상기 내부 전극은 복수개가 서로 평행하도록 형성되며, 상기 각 내부 전극 절단 영역의 상부 또는 하부에는 회로 보호 패턴이 형성된 것을 특징으로 한다. The plurality of internal electrodes may be formed to be parallel to each other, and a circuit protection pattern is formed on an upper portion or a lower portion of each internal electrode cutting region.

상기 내부 전극의 일단을 서로 연결하는 연결 전극이 형성된 것을 특징으로 한다. A connection electrode for connecting one end of the internal electrode to each other is formed.

상기 연결 전극은 사행형(蛇行形)으로 형성된 것을 특징으로 한다. The connection electrode may be formed in a meandering shape.

상기 내부 전극의 각 단부와 연결되는 외부 전극을 더 포함하는 것을 특징으로 한다. It further comprises an external electrode connected to each end of the inner electrode.

상기 내부 전극에서 절단 영역은 복수개가 형성되고, 상기 각 절단 영역의 상부 또는 하부에는 회로 보호 패턴이 형성되는 것을 특징으로 한다. A plurality of cutting regions may be formed in the internal electrode, and a circuit protection pattern may be formed above or below each of the cutting regions.

상기 내부 전극 및 회로 보호 패턴이 형성된 시트는 복수개가 적층된 것을 특징으로 한다. The sheet on which the internal electrode and the circuit protection pattern are formed may be stacked in plural.

시트의 최상부에는 더미 시트가 적층된 것을 특징으로 한다. A dummy sheet is laminated on the top of the sheet.

상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 관통홀이 형성된 세라믹 시트; 상기 관통홀에 충진되는 회로 보호 패턴; 및 상기 회로 보호 패턴의 상부와 하부에 각각 형성되는 제1 내부 전극과 제2 내부 전극을 포함하고, 상기 시트의 두께는 10㎛ 내지 50㎛인 것을 특징으로 하는 회로 보호 소자가 제공된다. According to another aspect of the present invention for achieving the object of the present invention, a through-hole ceramic sheet formed; A circuit protection pattern filled in the through hole; And a first internal electrode and a second internal electrode respectively formed on the upper and lower portions of the circuit protection pattern, wherein the sheet has a thickness of 10 μm to 50 μm.

상기 관통홀의 지름은 100㎛ 내지 500㎛인 것을 특징으로 한다. The through hole has a diameter of 100 μm to 500 μm.

상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 관통홀이 형성된 제1 및 제2 세라믹 시트; 상기 관통홀에 충진되는 제1 및 제2 회로 보호 패턴; 및 제1 세라믹 시트의 상부의 일단부에서 상기 제1 회로 보호 패턴의 상부로 연장되는 제1 내부 전극; 제2 세라믹 시트의 하부의 타단부에서 상기 제2 회로 보호 패턴의 하부로 연장되는 제2 내부 전극; 및 상기 제1 회로 보호 패턴과 제2 회로 보호 패턴의 사이에서 상기 제1 내부 전극 및 제2 내부 전극과 교차하여 형성되는 제3 내부 전극을 포함하는 회로 보호 소자가 제공된다. According to another aspect of the present invention for achieving the object of the present invention, the first and second ceramic sheet formed with a through hole; First and second circuit protection patterns filled in the through holes; And a first internal electrode extending from one end of the upper portion of the first ceramic sheet to the upper portion of the first circuit protection pattern. A second internal electrode extending from the other end of the lower portion of the second ceramic sheet to the lower portion of the second circuit protection pattern; And a third internal electrode formed to intersect the first internal electrode and the second internal electrode between the first circuit protection pattern and the second circuit protection pattern.

상기 시트의 두께는 10㎛ 내지 50㎛인 것을 특징으로 한다. The sheet has a thickness of 10 μm to 50 μm.

상기 관통홀의 지름은 100㎛ 내지 500㎛인 것을 특징으로 한다. The through hole has a diameter of 100 μm to 500 μm.

시트의 양단부를 가로지르는 전극 패턴이 형성되는 시트를 더 적층하는 것을 특징으로 한다. It is characterized by further stacking the sheet is formed the electrode pattern across the both ends of the sheet.

상기 전극 패턴의 양단부에서의 저항값은 10 옴 이상인 것을 특징으로 한다. The resistance value at both ends of the electrode pattern is characterized in that more than 10 ohms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.

본 발명은 저 커패시턴스, 저 유전율 특성을 가지는 회로 보호 소자에 관한 것이다. The present invention relates to a circuit protection device having a low capacitance, low dielectric constant.

도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 회로 보호 소자를 도시한 도면이다. 1A to 1E are diagrams illustrating a circuit protection device according to a first embodiment of the present invention.

도 1a 내지 도 1c를 참조하면, 본 발명의 제1 실시예에 따른 회로 보호 소자(100) 즉, 정전기 보호 소자는 제1 시트(110)와 제2 시트(120)를 포함한다. 여기서, 제1 시트(110)는 해당 시트 상에 형성된 내부 전극(111) 및 회로 보호 패턴(112)을 포함한다. 1A to 1C, the circuit protection device 100, that is, the electrostatic protection device according to the first embodiment of the present invention includes a first sheet 110 and a second sheet 120. Here, the first sheet 110 includes an internal electrode 111 and a circuit protection pattern 112 formed on the sheet.

상기 내부 전극(111)은 제1 시트(110)의 서로 대향하는 양 단부를 가로지르도록 형성되며, 해당 내부 전극(111)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛(1 내지 9㎛) 정도가 바람직하 다. 또한, 상기 내부 전극(111)의 절단 영역 상부에는 회로 보호 패턴(112)이 형성된다. 상기 회로 보호 패턴(112)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. The inner electrode 111 is formed to cross both opposing ends of the first sheet 110, and a portion of the inner electrode 111 is cut and spaced apart from each other. In this case, the width of the cut region is preferably several μm (1 to 9 μm) or so. In addition, a circuit protection pattern 112 is formed on the cut region of the internal electrode 111. The circuit protection pattern 112 is preferably formed to completely cover the cut region.

상기 회로 보호 패턴(112)은 PVA(Polyvinyl Alcohol) 나 PVB(Polyvinyl Butyral) 등의 유기물에 RuO₂, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 상기 회로 보호 패턴(112)은 상기 혼합 물질에 ZnO 등의 배리스터 물질 또는 Al₂O₃ 등의 절연성 세라믹 물질을 더 섞어서 형성할 수도 있다. The circuit protection pattern 112 may be formed of a material in which conductive materials such as RuO ₂ , Pt, Pd, Ag, Au, Ni, Cr, and W are mixed with organic materials such as polyvinyl alcohol (PVA) or polyvinyl butyral (PVB). Can be. In addition, the circuit protection pattern 112 may be formed by further mixing a varistor material such as ZnO or an insulating ceramic material such as Al ₂ O ₃ with the mixed material.

이와 같이 형성된 상기 회로 보호 패턴(112)은 도전성 물질과 절연성 물질이 소정의 비율로 섞인 상태로 존재하게 된다. 보다 상세하게는 절연성 물질 사이에 도전성 입자가 존재하게 되며, 내부 전극(111) 양 영역에 소정 전압 이하의 전압이 인가되는 경우에는 절연 상태를 유지하고, 내부 전극(111) 양 영역에 소정 전압 이상의 전압이 인가되는 경우에는 상기 도전성 입자 사이에 방전이 일어나게 되어 해당 내부 전극(111) 양 영역 사이의 전압 차이를 줄이게 된다. The circuit protection pattern 112 formed as described above is present in a state in which a conductive material and an insulating material are mixed at a predetermined ratio. More specifically, conductive particles are present between the insulating materials, and when the voltage below the predetermined voltage is applied to both regions of the internal electrode 111, the insulating state is maintained, and the regions of the internal electrode 111 are above the predetermined voltage. When a voltage is applied, discharge occurs between the conductive particles, thereby reducing the voltage difference between the regions of the internal electrode 111.

제2 시트(120)는 상기 내부 전극(111) 및 회로 보호 패턴(112)이 형성된 제1 시트(110)의 상부 및 하부에 중첩되어 적층된다. 도 1a와 같이 상기 제2 시트(120)는 제1 시트(110)의 상부 및 하부에 중첩될 수도 있지만, 이와는 달리 제2 시트(120)가 아예 없거나, 상부 또는 하부 중 어느 한 쪽에만 중첩되어도 상관없다. The second sheet 120 is overlapped and stacked on the upper and lower portions of the first sheet 110 on which the internal electrode 111 and the circuit protection pattern 112 are formed. As shown in FIG. 1A, the second sheet 120 may overlap the upper and lower portions of the first sheet 110. Alternatively, the second sheet 120 may be overlapped with only one of the upper and lower portions. Does not matter.

또한, 도 1d를 참조하면, 본 발명의 제1 실시예에 따른 회로 보호 소자(100) 는 상기 제1 및 제2 시트(110, 120)를 적층하여 이루어지는 적층체의 양단부에 상기 내부 전극(111)과 각각 연결되는 외부 전극(150)을 포함한다. In addition, referring to FIG. 1D, the circuit protection device 100 according to the first embodiment of the present invention may include the internal electrodes 111 at both ends of the stack formed by stacking the first and second sheets 110 and 120. ) And external electrodes 150 respectively connected.

이와 같은 구조의 본 발명의 제1 실시예에 따른 회로 보호 소자(100)는, 도 1b 및 도 1c에 도시된 바와 같이 내부 전극(111)의 좁은 폭 사이에 회로 보호 패턴(112)이 형성된다. 따라서, 회로 보호 소자(100)의 양단에 소정 전압 이하의 전압이 인가되는 경우에는 절연 상태를 유지하고, 회로 보호 소자(100) 양단에 소정 전압 이상의 전압이 인가되는 경우에는 상기 회로 보호 패턴의 도전성 입자 사이에 방전이 일어나게 되어 해당 회로 보호 소자(100) 양단 사이의 전압 차이를 줄이게 된다. In the circuit protection device 100 according to the first embodiment of the present invention having such a structure, a circuit protection pattern 112 is formed between the narrow widths of the internal electrodes 111 as shown in FIGS. 1B and 1C. . Therefore, when a voltage below a predetermined voltage is applied to both ends of the circuit protection element 100, the insulation state is maintained, and when the voltage above a predetermined voltage is applied to both ends of the circuit protection element 100, the conductivity of the circuit protection pattern is maintained. Discharge occurs between the particles, thereby reducing the voltage difference between both ends of the circuit protection device 100.

또한, 상기 내부 전극(111)의 양 영역 사이에 형성되는 커패시터는 매우 적은 커패시턴스 값을 가지게 되므로 고주파 또는 고속의 신호의 송수신에서도 신호 왜곡이 거의 발생하지 않는다. In addition, since a capacitor formed between both regions of the internal electrode 111 has a very small capacitance value, signal distortion hardly occurs even when transmitting or receiving a high frequency or high speed signal.

상기와 같은 회로 보호 소자(100)는 다음과 같은 방법으로 제조된다. The circuit protection device 100 as described above is manufactured by the following method.

먼저, 소정의 유전율을 가지는 직사각형 형상의 시트(110, 120)를 준비한다. 예를 들어 Al₂O₃, 글래스 프리트 등을 포함하는 조성에 알코올류 등의 용매로 24시간 볼밀(Ball Mill)하여 원료 분말을 준비한다. 세라믹 시트를 준비하기 위해 첨가제로 유기 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한 후 소형 볼 밀(ball mill)로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade) 등의 방법으로 원하는 두께의 세라믹 시트로 제조한다. 또한, 시트는 유전체인 세라믹을 수지와 섞어서 사용해도 좋고, 페라이트 등의 자성체와 섞어서 제조해도 좋다. 상기 시트의 비유전율(εr)은 4.0 내지 10.0 으로 하여 커패시터의 값을 억제하는 것이 바람직하다. First, rectangular sheets 110 and 120 having a predetermined dielectric constant are prepared. For example, a raw material powder is prepared by ball milling for 24 hours with a solvent such as alcohol in a composition containing Al ₂ O ₃ , glass frit, and the like. In order to prepare a ceramic sheet, an organic binder (binder) is measured as an additive to about 6wt% of the raw material powder, dissolved in toluene / alcohol-based solvent, and put into a small ball mill. The slurry is prepared by milling and mixing for about 24 hours in a furnace, and the slurry is prepared into a ceramic sheet having a desired thickness by a method such as a doctor blade. In addition, the sheet may be used by mixing a ceramic, which is a dielectric, with a resin, or by mixing with a magnetic material such as ferrite. The relative dielectric constant epsilon r of the sheet is preferably 4.0 to 10.0 to suppress the value of the capacitor.

다음으로, 상기 시트 상에 원하는 패턴의 내부 전극(111)을 형성한다. 즉, 시트의 상부에 전극 패턴의 스크린을 이용하여 스크린 프린팅(screen printing) 등의 방법으로 Pd, Ag/Pd, Ag 등의 도전성 페이스트(paste)를 인쇄하여 내부 전극을 형성한다. 이때, 상기 내부 전극(111)의 일부 영역은 절단되어 형성된다. 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 다음으로, 상기 절단 영역을 덮도록 하는 회로 보호 패턴(112)이 형성된다. 상기 회로 보호 패턴(112)은 스크린 프린팅 등의 방법으로 인쇄하여 형성된다. Next, an internal electrode 111 of a desired pattern is formed on the sheet. That is, conductive pastes such as Pd, Ag / Pd, and Ag are printed by screen printing using a screen of electrode patterns on the sheet to form internal electrodes. In this case, a portion of the internal electrode 111 is cut and formed. As for the width | variety of the said cutting area | region, about several micrometers is preferable. Next, a circuit protection pattern 112 is formed to cover the cut region. The circuit protection pattern 112 is formed by printing by a method such as screen printing.

상기 회로 보호 패턴(112)은 PVA(Polyvinyl Alcohol) 나 PVB(Polyvinyl Butyral) 등의 유기물에 RuO₂, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 상기 회로 보호 패턴(112)은 상기 혼합 물질에 ZnO 등의 배리스터 물질 또는 Al₂O₃ 등의 절연성 세라믹 물질을 더 섞어서 형성할 수도 있다. The circuit protection pattern 112 may be formed of a material in which conductive materials such as RuO ₂ , Pt, Pd, Ag, Au, Ni, Cr, and W are mixed with organic materials such as polyvinyl alcohol (PVA) or polyvinyl butyral (PVB). Can be. In addition, the circuit protection pattern 112 may be formed by further mixing a varistor material such as ZnO or an insulating ceramic material such as Al ₂ O ₃ with the mixed material.

다음으로, 상기 시트를 원하는 수 만큼 적층하며, 상기 적층 시트를 200 내지 700 kgf/㎠의 압력으로 압착하고, 적층물을 원하는 단위 칩 크기로 절단하여 직육면체의 세라믹 기체를 제조한다. 상기 기체는, 상면과 하면, 좌면과 우면, 그리 고 전면과 후면의 주요부가 평탄한 면을 가지고 있어서, 기판(미도시) 평탄면에 안정적으로 접촉할 수 있다. 또한, 직육면체의 모서리나 가장자리에는 곡면이나 평면형상의 모따기부를 형성해도 좋다. 이렇게 함으로써 유전체 또는 자성체로 이루어진 기체의 균열이나 치핑(chipping)을 방지할 수 있는 동시에, 기체의 기계적 응력을 완화시킬 수 있기 때문에 바람직하다. Next, the sheet is laminated as many times as desired, the laminated sheet is pressed at a pressure of 200 to 700 kgf / cm 2, and the laminate is cut to a desired unit chip size to prepare a ceramic body of a rectangular parallelepiped. The gas has a top surface and a bottom surface, a left surface and a right surface, and a main portion of the front surface and the rear surface is flat, so that the substrate can stably contact the substrate (not shown) flat surface. Moreover, you may provide a curved surface or a planar chamfer in the corner or edge of a rectangular parallelepiped. This is preferable because it is possible to prevent cracking and chipping of the gas made of the dielectric or the magnetic body and to alleviate the mechanical stress of the gas.

계속하여, 상기 기체를 소성로에서 230 내지 350℃의 온도로 20시간 내지 40시간 동안 가소(Burn-out)하여 바인더 성분을 제거하고, 700 내지 900℃의 온도로 20 내지 40시간 동안 소성한다. Subsequently, the gas is calcined (burned out) at a temperature of 230 to 350 ° C. for 20 to 40 hours in a kiln to remove the binder component, and calcined at a temperature of 700 to 900 ° C. for 20 to 40 hours.

이후, 상기 소성로에서 소성된 세라믹 기체의 외부면에 외부 전극(150)을 형성하고, 이를 600 내지 800℃의 온도로 30분 내지 2시간 동안 소성하여 본 발명의 제1 실시예에 따른 회로 보호 소자를 완성한다. Thereafter, the external electrode 150 is formed on the outer surface of the ceramic substrate fired in the firing furnace, and it is fired at a temperature of 600 to 800 ° C. for 30 minutes to 2 hours to protect the circuit according to the first embodiment of the present invention. To complete.

본 발명의 제1 실시예에 따른 회로 보호 소자는 내부 전극의 절단 영역의 상부에 회로 보호 패턴을 형성하는 것으로 설명하였으나, 이와는 달리 내부 전극의 절단 영역의 상부 또는 하부 중 적어도 일부에 회로 보호 패턴을 형성할 수도 있다. Although the circuit protection device according to the first embodiment of the present invention has been described as forming a circuit protection pattern on an upper portion of the cut region of the internal electrode, the circuit protection pattern is formed on at least a portion of the upper or lower portion of the cut region of the internal electrode. It may be formed.

도 1e에 도시된 바와 같이, 상기 회로 보호 소자는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 즉, 상기 회로 보호 소자의 양단 사이에 원하지 않는 소정 전압 이상의 전압이 인가되면, 회로 보호 패턴(112)의 도전성 입자 사이에 방전이 일어나게 되어 해당 회로 보호 소자의 양단 사이의 전압 차이를 줄이게 된다. As illustrated in FIG. 1E, the circuit protection device may be connected between a transmission / reception port used in an electronic device and a ground to allow static electricity flowing from the transmission / reception port to ground. That is, when a voltage greater than a predetermined predetermined voltage is applied between both ends of the circuit protection element, discharge occurs between the conductive particles of the circuit protection pattern 112 to reduce the voltage difference between both ends of the circuit protection element.

이때, 상기 회로 보호 소자의 양단은 도통 상태가 되는 것이 아니기 때문에, 상기 입력 신호는 왜곡 없이 그대로 송수신 포트로 전달된다. 즉, 상기 회로 보호 소자는 정전기 발생시에도, 해당 정전기는 해당 회로 보호 소자를 통하여 접지로 빠져나가게 되어 회로를 보호하는 동시에 시스템이 주고받는 신호는 그대로 유지된다. At this time, since both ends of the circuit protection element are not in a conductive state, the input signal is transmitted to the transmission and reception port without distortion. That is, even when the circuit protection device generates static electricity, the static electricity is discharged to the ground through the circuit protection device to protect the circuit while maintaining the signal transmitted and received by the system.

이와 같은 구성의 회로 보호 소자는 내부 전극(111)의 절단 영역의 폭이 수 ㎛로 좁기 때문에, 해당 내부 전극의 절단 영역에 형성되는 커패시터의 커패시턴스 값을 매우 낮게 할 수 있으며 미세하게 조절할 수 있다. 따라서, 상기 회로 보호 소자는 고주파를 사용하는 송수신 포트에서 커패시턴스 값이 변하거나 그로 인한 신호 왜곡 현상이 발생하지 않는다. 또한, 이와 같은 회로 보호 소자는 제조 공정이 간단하여 낮은 제조 단가로 제조할 수 있다. In the circuit protection device having such a configuration, since the width of the cutting region of the internal electrode 111 is narrow to several μm, the capacitance value of the capacitor formed in the cutting region of the internal electrode can be made very low and can be finely adjusted. Accordingly, the circuit protection device does not change the capacitance value or cause signal distortion due to high frequency transmission and reception ports. In addition, such a circuit protection element can be manufactured at a low manufacturing cost since the manufacturing process is simple.

다음으로, 도 2a 내지 도 2c를 참조하여 본 발명의 제2 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 2a 내지 도 2c에 도시된 본 발명의 제2 실시예에 따른 회로 보호 소자는 제1 실시예와 비교하여, 내부 전극과 회로 보호 패턴이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a second embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2C. The circuit protection device according to the second embodiment of the present invention illustrated in FIGS. 2A to 2C differs from the first embodiment in that a plurality of first sheets on which internal electrodes and circuit protection patterns are formed are stacked.

이하, 본 발명의 제2 실시예에서는 제1 실시예와 동일한 설명은 생략한다. In the second embodiment of the present invention, the same description as in the first embodiment is omitted.

도 2a 내지 도 2b를 참조하면, 본 발명의 제2 실시예에 따른 회로 보호 소자(200)는, 제1 시트(270)와 제2 시트(220)를 포함한다. 여기서, 상기 제1 시트(270)는 해당 시트 상에 형성된 내부 전극(271) 및 회로 보호 패턴(272)을 포함한다. 2A to 2B, the circuit protection device 200 according to the second embodiment of the present invention includes a first sheet 270 and a second sheet 220. Here, the first sheet 270 includes an internal electrode 271 and a circuit protection pattern 272 formed on the sheet.

상기 내부 전극(271)은 제1 시트(270)의 서로 대향하는 양 단부를 가로지르도록 형성되며, 해당 내부 전극(271)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(271)의 절단 영역 상부에는 회로 보호 패턴(272)이 형성된다. 상기 회로 보호 패턴(272)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. The internal electrodes 271 are formed to cross both opposite ends of the first sheet 270, and some regions of the internal electrodes 271 are cut and spaced apart from each other. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 272 is formed on the cut region of the internal electrode 271. The circuit protection pattern 272 is preferably formed to completely cover the cut region.

제2 시트(220)는 상기 내부 전극(271) 및 회로 보호 패턴(272)이 형성된 제1 시트(270)의 상부 및 하부에 중첩되어 적층된다. The second sheet 220 is stacked on the upper and lower portions of the first sheet 270 on which the internal electrode 271 and the circuit protection pattern 272 are formed.

본 발명의 제2 실시예에 따른 회로 보호 소자(200)는 내부 전극(271) 및 회로 보호 패턴(272)이 형성된 제1 시트(270)가 복수개 형성된다. In the circuit protection device 200 according to the second embodiment of the present invention, a plurality of first sheets 270 having the internal electrodes 271 and the circuit protection pattern 272 are formed.

도 2c에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 회로 보호 소자(200)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 이때, 상기 송수신 포트와 접지 사이에는 복수개의 제1 시트(270)가 중첩되므로 복수개의 회로 보호 패턴이 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 의하여 보다 안전하게 정전기를 접지로 흘려주어 전자기기를 보호할 수 있다. 또한, 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. As illustrated in FIG. 2C, the circuit protection device 200 according to the second embodiment of the present invention may connect between a transmission / reception port used in an electronic device and a ground to flow static electricity flowing from the transmission / reception port to the ground. have. At this time, since the plurality of first sheets 270 overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in parallel, and accordingly, a plurality of circuit protection patterns flow electrostatic more safely to the ground and the electrons. Protect your device. In addition, since a capacitor is formed in each of the plurality of circuit protection patterns, the capacity of the capacitor can be more freely adjusted.

다음으로, 도 3a 내지 도 3d를 참조하여 본 발명의 제3 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 3a 내지 도 3d에 도시된 본 발명의 제3 실시예에 따른 회로 보호 소자는 제1 실시예와 비교하여, 내부 전극에 복수개의 절단 영역이 형성되고 해당 절단 영역마다 회로 보호 패턴이 형성된 것이 상이하다. Next, a circuit protection device according to a third embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3D. 3A to 3D, the circuit protection device according to the third embodiment of the present invention differs from the first embodiment in that a plurality of cut regions are formed in the internal electrodes and circuit protection patterns are formed in the respective cut regions. Do.

이하, 본 발명의 제3 실시예에서는 제1 실시예와 동일한 설명은 생략한다. In the third embodiment of the present invention, the same description as in the first embodiment is omitted.

도 3a 내지 도 3c를 참조하면, 본 발명의 제3 실시예에 따른 회로 보호 소자(300)는, 제1 시트(310)와 제2 시트(320)를 포함한다. 여기서, 상기 제1 시트(310)는 해당 시트 상에 형성된 내부 전극(311) 및 회로 보호 패턴(312)을 포함한다. 3A to 3C, the circuit protection device 300 according to the third embodiment of the present invention includes a first sheet 310 and a second sheet 320. Here, the first sheet 310 includes an internal electrode 311 and a circuit protection pattern 312 formed on the sheet.

상기 내부 전극(311)은 제1 시트(310)의 서로 대향하는 양 단부를 가로지르도록 형성되며, 해당 내부 전극(311)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(311)의 절단 영역 상부에는 회로 보호 패턴(312)이 형성된다. 상기 회로 보호 패턴(312)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. The internal electrodes 311 are formed to cross both opposing ends of the first sheet 310, and some regions of the internal electrodes 311 are cut and spaced apart from each other. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 312 is formed on the cut region of the internal electrode 311. The circuit protection pattern 312 is preferably formed to completely cover the cut region.

제2 시트(320)는 상기 내부 전극(311) 및 회로 보호 패턴(312)이 형성된 제1 시트(310)의 상부 및 하부에 중첩되어 적층된다. The second sheet 320 is stacked on the upper and lower portions of the first sheet 310 on which the internal electrode 311 and the circuit protection pattern 312 are formed.

본 발명의 제3 실시예에 따른 회로 보호 소자(300)는 내부 전극(311)에 복수개의 절단 영역이 형성되고 해당 절단 영역마다 회로 보호 패턴(312)이 형성된다. In the circuit protection device 300 according to the third exemplary embodiment of the present invention, a plurality of cut regions are formed in the internal electrode 311, and a circuit protection pattern 312 is formed in each cut region.

도 3d에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 회로 보호 소자(300)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 이때, 회로 보호 소 자(300)의 내부 전극(311)에 복수개의 절단 영역이 형성되고 해당 절단 영역마다 회로 보호 패턴(312)이 형성되어 상기 송수신 포트와 접지 사이에는 복수개의 회로 보호 패턴이 직렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 의하여 보다 안전하게 정전기를 접지로 흘려주어 전자기기를 보호할 수 있다. 또한, 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. As shown in FIG. 3D, the circuit protection device 300 according to the third embodiment of the present invention may connect between a transmission / reception port used in an electronic device and a ground to flow static electricity flowing from the transmission / reception port to the ground. have. In this case, a plurality of cutting regions are formed in the internal electrode 311 of the circuit protection element 300, and a circuit protection pattern 312 is formed in each of the cutting regions, and a plurality of circuit protection patterns are connected between the transmission and reception ports and the ground. Therefore, the plurality of circuit protection patterns can safely protect the electronic device by flowing static electricity to the ground. In addition, since a capacitor is formed in each of the plurality of circuit protection patterns, the capacity of the capacitor can be more freely adjusted.

다음으로, 도 4a 및 도 4b를 참조하여 본 발명의 제4 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 4a 및 도 4b에 도시된 본 발명의 제4 실시예에 따른 회로 보호 소자는 제3 실시예와 비교하여, 내부 전극과 회로 보호 패턴이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a fourth embodiment of the present invention will be described in detail with reference to FIGS. 4A and 4B. 4A and 4B, the circuit protection device according to the fourth embodiment of the present invention differs from the third embodiment in that a plurality of first sheets on which internal electrodes and circuit protection patterns are formed are stacked.

이하, 본 발명의 제4 실시예에서는 제3 실시예와 동일한 설명은 생략한다. In the fourth embodiment of the present invention, the same description as in the third embodiment is omitted.

도 4a 및 도 4b를 참조하면, 본 발명의 제3 실시예에 따른 회로 보호 소자(400)는, 제1 시트(410)와 제2 시트(420)를 포함한다. 여기서, 상기 제1 시트(410)는 해당 시트 상에 형성된 내부 전극(411) 및 복수개의 회로 보호 패턴(412)을 포함한다. 4A and 4B, the circuit protection device 400 according to the third embodiment of the present invention includes a first sheet 410 and a second sheet 420. Here, the first sheet 410 includes an internal electrode 411 and a plurality of circuit protection patterns 412 formed on the sheet.

상기 내부 전극(411)은 제1 시트(410)의 서로 대향하는 양 단부를 가로지르도록 형성되며, 해당 내부 전극(411)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역은 복수개 형성되고, 각 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(411)의 절단 영역 상부에는 회로 보호 패턴(412)이 형성된다. 상기 회로 보호 패턴(412)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. The inner electrode 411 is formed to cross both opposing ends of the first sheet 410, and a portion of the inner electrode 411 is cut and spaced apart from each other. In this case, a plurality of the cut regions are formed, and the width of each cut region is preferably several μm. In addition, a circuit protection pattern 412 is formed on the cut region of the internal electrode 411. The circuit protection pattern 412 is preferably formed to completely cover the cut region.

제2 시트(420)는 상기 내부 전극(411) 및 회로 보호 패턴(412)이 형성된 제1 시트(410)의 상부 및 하부에 중첩되어 적층된다. The second sheet 420 overlaps the upper and lower portions of the first sheet 410 on which the internal electrode 411 and the circuit protection pattern 412 are formed.

본 발명의 제4 실시예에 따른 회로 보호 소자(400)는 내부 전극(411) 및 복수개의 회로 보호 패턴(412)이 형성된 제1 시트(410)가 복수개 적층된다. In the circuit protection device 400 according to the fourth embodiment of the present invention, a plurality of first sheets 410 having the internal electrodes 411 and the plurality of circuit protection patterns 412 are stacked.

이러한 본 발명의 제4 실시예에 따른 회로 보호 소자(400)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 이때, 상기 송수신 포트와 접지 사이에는 복수의 절단 영역을 형성한 복수개의 제1 시트(410)가 중첩되므로 복수개의 회로 보호 패턴이 직렬 및 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 의하여 보다 안전하게 정전기를 접지로 흘려주어 전자기기를 보호할 수 있다. 또한, 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. The circuit protection device 400 according to the fourth exemplary embodiment of the present invention may connect between a transmission / reception port used in an electronic device and a ground to flow static electricity flowing from the transmission / reception port to the ground. In this case, since the plurality of first sheets 410 having a plurality of cutting regions overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in series and in parallel, and thus, a plurality of circuit protection patterns The electronics can be protected more safely by flowing static electricity to ground. In addition, since a capacitor is formed in each of the plurality of circuit protection patterns, the capacity of the capacitor can be more freely adjusted.

다음으로, 도 5a 내지 도 5d를 참조하여 본 발명의 제5 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 5a 내지 도 5d에 도시된 본 발명의 제5 실시예에 따른 회로 보호 소자는 제1 실시예와 비교하여, 하나의 제1 시트 상에 복수의 내부 전극이 나란히 연속하게 형성된 것이 상이하다. Next, a circuit protection device according to a fifth embodiment of the present invention will be described in detail with reference to FIGS. 5A to 5D. The circuit protection device according to the fifth embodiment of the present invention shown in FIGS. 5A to 5D is different from the first embodiment in that a plurality of internal electrodes are formed in parallel on one first sheet in parallel.

이하, 본 발명의 제5 실시예에서는 제1 실시예와 동일한 설명은 생략한다. In the fifth embodiment of the present invention, the same description as in the first embodiment is omitted.

도 5a 내지 도 5d를 참조하면, 본 발명의 제5 실시예에 따른 회로 보호 소자(500)는, 제1 시트(510)와 제2 시트(520)를 포함한다. 여기서, 상기 제1 시 트(510)는 해당 시트 상에 형성된 복수의 내부 전극(511) 및 복수의 회로 보호 패턴(512)을 포함한다. 5A to 5D, the circuit protection device 500 according to the fifth embodiment of the present invention includes a first sheet 510 and a second sheet 520. Here, the first sheet 510 includes a plurality of internal electrodes 511 and a plurality of circuit protection patterns 512 formed on the sheet.

상기 내부 전극(511)은 제1 시트(510)의 서로 대향하는 양 단부를 가로지르도록 평행하게 연속하여 단위 소자 단위로 복수개 형성되며, 해당 내부 전극(511) 각각의 일부 영역은 절단되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(511)의 절단 영역 상부에는 회로 보호 패턴(512)이 형성된다. 상기 회로 보호 패턴(512)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. A plurality of internal electrodes 511 are formed in a unit element unit in succession in parallel to cross both opposing ends of the first sheet 510, and a portion of each of the internal electrodes 511 is cut. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 512 is formed on the cut region of the internal electrode 511. The circuit protection pattern 512 is preferably formed to completely cover the cut region.

제2 시트(520)는 상기 내부 전극(511) 및 회로 보호 패턴(512)이 형성된 제1 시트(510)의 상부 및 하부에 중첩되어 적층된다. The second sheet 520 overlaps the upper and lower portions of the first sheet 510 on which the internal electrode 511 and the circuit protection pattern 512 are formed.

본 발명의 제5 실시예에 따른 회로 보호 소자(500)는 내부 전극(511)이 시트의 양 단부를 가로지르도록 단위 소자 단위로 평행하게 복수개 형성된다. In the circuit protection device 500 according to the fifth embodiment of the present invention, a plurality of internal electrodes 511 are formed in parallel in units of unit elements such that the internal electrodes 511 cross both ends of the sheet.

또한, 도 5d를 참조하면 상기 회로 보호 소자(500)는 각각의 내부 전극(511)과 연결되는 복수의 외부 전극(550)을 포함한다. In addition, referring to FIG. 5D, the circuit protection device 500 includes a plurality of external electrodes 550 connected to the respective internal electrodes 511.

이러한 본 발명의 제5 실시예에 따른 회로 보호 소자(500)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 이때, 회로 보호 소자(500)의 내부 전극(511)이 시트의 양 단부를 가로지르도록 평행하게 복수개가 어레이 형태로 형성되므로, 하나의 회로 보호 소자를 복수의 포트에 연결하여 사용할 수 있다. 즉, 하나의 소자를 이용하여 복수의 포트에서 유입되는 정전기를 효율적으로 접지로 흘려줄 수 있으므 로, 전자기기에서 소자의 실장 면적을 현저하게 감소시킬 수 있다. The circuit protection device 500 according to the fifth exemplary embodiment of the present invention may connect between a transmission / reception port used in an electronic device and a ground to flow static electricity flowing from the transmission / reception port to the ground. In this case, since a plurality of internal electrodes 511 of the circuit protection device 500 are formed in parallel to cross both ends of the sheet, one circuit protection device may be connected to a plurality of ports. That is, since the static electricity flowing from the plurality of ports can be efficiently flowed to the ground using one device, the mounting area of the device in the electronic device can be significantly reduced.

다음으로, 도 6a 및 도 6b를 참조하여 본 발명의 제6 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 6a 및 도 6b에 도시된 본 발명의 제6 실시예에 따른 회로 보호 소자는 제5 실시예와 비교하여, 내부 전극과 복수개의 회로 보호 패턴이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a sixth embodiment of the present invention will be described in detail with reference to FIGS. 6A and 6B. 6A and 6B, the circuit protection device according to the sixth embodiment of the present invention is different from the fifth embodiment in that a plurality of first sheets having internal electrodes and a plurality of circuit protection patterns are stacked.

이하, 본 발명의 제6 실시예에서는 제5 실시예와 동일한 설명은 생략한다. In the sixth embodiment of the present invention, the same description as in the fifth embodiment is omitted.

도 6a 및 도 6b를 참조하면, 본 발명의 제6 실시예에 따른 회로 보호 소자(600)는, 제1 시트(610)와 제2 시트(620)를 포함한다. 여기서, 상기 제1 시트(610)는 해당 시트 상에 형성된 복수의 내부 전극(611) 및 복수의 회로 보호 패턴(612)을 포함한다. 6A and 6B, the circuit protection device 600 according to the sixth embodiment of the present invention includes a first sheet 610 and a second sheet 620. Here, the first sheet 610 includes a plurality of internal electrodes 611 and a plurality of circuit protection patterns 612 formed on the sheet.

상기 각 내부 전극(611)은 제1 시트(610)의 서로 대향하는 양 단부를 가로지르도록 형성되며, 해당 내부 전극(611)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(611)의 절단 영역 상부에는 회로 보호 패턴(612)이 형성된다. 상기 회로 보호 패턴(612)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. Each of the internal electrodes 611 is formed to cross both opposing ends of the first sheet 610, and a portion of the internal electrodes 611 is cut and spaced apart from each other. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 612 is formed on the cut region of the internal electrode 611. The circuit protection pattern 612 may be formed to completely cover the cut region.

제2 시트(620)는 상기 내부 전극(611) 및 회로 보호 패턴(612)이 형성된 제1 시트(610)의 상부 및 하부에 중첩되어 적층된다. The second sheet 620 is stacked on the upper and lower portions of the first sheet 610 on which the internal electrode 611 and the circuit protection pattern 612 are formed.

본 발명의 제6 실시예에 따른 회로 보호 소자(600)는 복수의 내부 전극(611) 및 복수개의 회로 보호 패턴(612)이 형성된 제1 시트(610)가 복수개 적층된다. In the circuit protection device 600 according to the sixth embodiment, a plurality of first sheets 610 having a plurality of internal electrodes 611 and a plurality of circuit protection patterns 612 are stacked.

즉, 이러한 본 발명의 제6 실시예에 따른 회로 보호 소자(600)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 복수의 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 이때, 회로 보호 소자(600)의 내부 전극(611)이 시트의 양 단부를 가로지르도록 평행하게 복수개가 어레이 형태로 형성되므로, 하나의 회로 보호 소자를 복수의 포트에 연결하여 사용할 수 있다. That is, the circuit protection device 600 according to the sixth embodiment of the present invention may be connected between the transmission and reception port used in the electronic device and the ground to flow static electricity flowing from the plurality of transmission / reception ports to the ground. In this case, since a plurality of internal electrodes 611 of the circuit protection device 600 are formed in parallel to cross both ends of the sheet, one circuit protection device may be connected to a plurality of ports.

또한, 상기 송수신 포트와 접지 사이에는 복수개의 제1 시트(610)가 중첩되므로 단위 소자마다 복수개의 회로 보호 패턴이 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In addition, since the plurality of first sheets 610 overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in parallel for each unit element, and thus capacitors are formed in the plurality of circuit protection patterns, respectively. The dose can be adjusted more freely.

다음으로, 도 7a 내지 도 7c를 참조하여 본 발명의 제7 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 7a 내지 도 7c에 도시된 본 발명의 제7 실시예에 따른 회로 보호 소자는 제5 실시예와 비교하여, 복수개의 내부 전극에 복수개의 절단 영역이 형성되고 해당 절단 영역마다 회로 보호 패턴이 형성된 것이 상이하다. Next, a circuit protection device according to a seventh embodiment of the present invention will be described in detail with reference to FIGS. 7A to 7C. In the circuit protection device according to the seventh embodiment of the present invention illustrated in FIGS. 7A to 7C, a plurality of cutting regions are formed in the plurality of internal electrodes and a circuit protection pattern is formed in each of the cutting regions, as compared with the fifth embodiment. It is different.

이하, 본 발명의 제7 실시예에서는 제5 실시예와 동일한 설명은 생략한다. In the seventh embodiment of the present invention, the same description as in the fifth embodiment is omitted.

도 7a 내지 도 7c를 참조하면, 본 발명의 제7 실시예에 따른 회로 보호 소자(700)는, 제1 시트(710)와 제2 시트(720)를 포함한다. 여기서, 상기 제1 시트(710)는 해당 시트 상에 형성된 복수의 내부 전극(711) 및 회로 보호 패턴(712)을 포함한다. 7A to 7C, the circuit protection device 700 according to the seventh embodiment of the present invention includes a first sheet 710 and a second sheet 720. Here, the first sheet 710 includes a plurality of internal electrodes 711 and a circuit protection pattern 712 formed on the sheet.

상기 각 내부 전극(711)은 제1 시트(710)의 서로 대향하는 양 단부를 가로지 르도록 복수개가 나란히 형성되며, 각 내부 전극(711) 복수의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(711)의 절단 영역 상부에는 회로 보호 패턴(712)이 형성된다. 상기 회로 보호 패턴(712)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. The plurality of internal electrodes 711 are formed side by side so as to cross both opposite ends of the first sheet 710, and a plurality of partial regions of each of the internal electrodes 711 are cut and spaced apart from each other. have. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 712 is formed on the cut region of the internal electrode 711. The circuit protection pattern 712 is preferably formed to completely cover the cut region.

제2 시트(720)는 상기 내부 전극(711) 및 회로 보호 패턴(712)이 형성된 제1 시트(710)의 상부 및 하부에 중첩되어 적층된다. The second sheet 720 is overlapped and stacked on the upper and lower portions of the first sheet 710 on which the internal electrode 711 and the circuit protection pattern 712 are formed.

본 발명의 제7 실시예에 따른 회로 보호 소자(700)는 내부 전극(711)에 복수개의 절단 영역이 형성되고 해당 절단 영역마다 회로 보호 패턴(712)이 형성된다. In the circuit protection device 700 according to the seventh embodiment of the present invention, a plurality of cut regions are formed in the internal electrode 711, and a circuit protection pattern 712 is formed in each cut region.

즉, 이러한 본 발명의 제7 실시예에 따른 회로 보호 소자(700)는 전자기기에서 사용되는 복수의 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 이때, 회로 보호 소자(700)의 내부 전극(711)이 시트의 양 단부를 가로지르도록 평행하게 복수개가 어레이 형태로 형성되므로, 하나의 회로 보호 소자를 복수의 포트에 연결하여 사용할 수 있다. That is, the circuit protection device 700 according to the seventh embodiment of the present invention may be connected between the plurality of transmission and reception ports used in the electronic device and the ground to flow static electricity flowing from the transmission and reception port to the ground. In this case, since a plurality of internal electrodes 711 of the circuit protection device 700 are formed in an array form in parallel to cross both ends of the sheet, one circuit protection device may be connected to a plurality of ports.

또한, 회로 보호 소자(700)의 단위 소자의 내부 전극(711)에 복수개의 절단 영역이 형성되고 해당 절단 영역마다 회로 보호 패턴(712)이 형성되어 각 송수신 포트와 접지 사이에는 복수개의 회로 보호 패턴이 직렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In addition, a plurality of cutting regions are formed in the internal electrode 711 of the unit element of the circuit protection element 700, and a circuit protection pattern 712 is formed in each of the cutting regions, thereby providing a plurality of circuit protection patterns between each transmission / reception port and ground. These capacitors are connected in series, and thus capacitors are formed in the plurality of circuit protection patterns, respectively, so that the capacitance of the capacitor can be more freely adjusted.

다음으로, 도 8a 내지 도 8c를 참조하여 본 발명의 제8 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 8a 내지 도 8c에 도시된 본 발명의 제8 실시예에 따른 회로 보호 소자는 제7 실시예와 비교하여, 복수개의 내부 전극과 회로 보호 패턴이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to an eighth embodiment of the present invention will be described in detail with reference to FIGS. 8A to 8C. 8A to 8C, the circuit protection device according to the eighth embodiment of the present invention is different from the seventh embodiment in that a plurality of internal electrodes and a plurality of first sheets on which a circuit protection pattern is formed are stacked.

이하, 본 발명의 제8 실시예에서는 제7 실시예와 동일한 설명은 생략한다. In the eighth embodiment of the present invention, the same description as in the seventh embodiment is omitted.

도 8a 내지 도 8c를 참조하면, 본 발명의 제8 실시예에 따른 회로 보호 소자(800)는, 제1 시트(810)와 제2 시트(820)를 포함한다. 여기서, 상기 제1 시트(810)는 해당 시트 상에 형성된 복수의 내부 전극(811) 및 회로 보호 패턴(812)을 포함한다. 8A to 8C, the circuit protection device 800 according to the eighth embodiment of the present invention includes a first sheet 810 and a second sheet 820. Here, the first sheet 810 includes a plurality of internal electrodes 811 and a circuit protection pattern 812 formed on the sheet.

상기 내부 전극(811)은 제1 시트(810)의 서로 대향하는 양 단부를 가로지르도록 복수개가 나란히 형성되며, 해당 내부 전극(811)의 복수의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(811)의 절단 영역 상부에는 회로 보호 패턴(812)이 형성된다. 상기 회로 보호 패턴(812)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. The internal electrodes 811 are formed in parallel to cross both opposite ends of the first sheet 810, and a plurality of partial regions of the internal electrodes 811 are cut off, and the internal electrodes are spaced apart from each other. have. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 812 is formed on the cut region of the internal electrode 811. The circuit protection pattern 812 is preferably formed to completely cover the cut region.

제2 시트(820)는 상기 내부 전극(811) 및 회로 보호 패턴(812)이 형성된 제1 시트(810)의 상부 및 하부에 중첩되어 적층된다. The second sheet 820 is stacked on top and bottom of the first sheet 810 on which the internal electrode 811 and the circuit protection pattern 812 are formed.

본 발명의 제8 실시예에 따른 회로 보호 소자(800)는 복수의 내부 전극(811)과 회로 보호 패턴(812)이 형성된 제1 시트(810)가 복수개 적층된다. In the circuit protection device 800 according to the eighth embodiment of the present invention, a plurality of first sheets 810 having a plurality of internal electrodes 811 and a circuit protection pattern 812 are stacked.

즉, 이러한 본 발명의 제8 실시예에 따른 회로 보호 소자(800)는 전자기기에서 사용되는 복수의 송수신 포트와 접지 사이에 연결되면, 각 송수신 포트에서 유 입되는 정전기를 접지로 흘려줄 수 있다. 이때, 회로 보호 소자(800)의 내부 전극(811)이 시트의 양 단부를 가로지르도록 평행하게 복수개가 어레이 형태로 형성되므로, 하나의 회로 보호 소자를 복수의 포트에 연결하여 사용할 수 있다. That is, when the circuit protection device 800 according to the eighth embodiment of the present invention is connected between a plurality of transmission / reception ports used in an electronic device and ground, static electricity flowing from each transmission / reception port may flow to the ground. . In this case, since a plurality of internal electrodes 811 of the circuit protection device 800 are formed in parallel to cross both ends of the sheet, one circuit protection device may be connected to a plurality of ports.

또한, 상기 각 송수신 포트와 접지 사이에는 복수개의 회로 보호 패턴이 직렬 및 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In addition, a plurality of circuit protection patterns are connected in series and in parallel between the transmission / reception ports and the ground, and thus capacitors are formed in the circuit protection patterns, respectively, so that the capacity of the capacitor can be more freely adjusted.

다음으로, 도 9a 내지 도 9c를 참조하여 본 발명의 제9 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 9a 내지 도 9c에 도시된 본 발명의 제9 실시예에 따른 회로 보호 소자는 제5 실시예와 비교하여, 2개의 내부 전극 사이에 연결 전극이 형성되어 2단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려주는 것이 상이하다. Next, a circuit protection device according to a ninth embodiment of the present invention will be described in detail with reference to FIGS. 9A to 9C. In the circuit protection device according to the ninth embodiment of the present invention illustrated in FIGS. 9A to 9C, a connection electrode is formed between two internal electrodes, and the static electricity is formed through a circuit protection pattern composed of two stages, as compared with the fifth embodiment. It is different from flowing to ground.

이하, 본 발명의 제9 실시예에서는 제5 실시예와 동일한 설명은 생략한다. In the ninth embodiment of the present invention, the same description as in the fifth embodiment is omitted.

도 9a 내지 도 9c를 참조하면, 본 발명의 제9 실시예에 따른 회로 보호 소자(900)는, 제1 시트(910)와 제2 시트(920)를 포함한다. 여기서, 상기 제1 시트(910)는 해당 시트 상에 나란하게 형성된 2개의 내부 전극(911), 회로 보호 패턴(912) 및 연결 전극(913)을 포함한다. 9A to 9C, the circuit protection device 900 according to the ninth embodiment of the present invention includes a first sheet 910 and a second sheet 920. Here, the first sheet 910 includes two internal electrodes 911, a circuit protection pattern 912, and a connection electrode 913 formed side by side on the sheet.

상기 내부 전극(911)은 제1 시트(910)의 서로 대향하는 양 단부를 가로지르도록 평행하게 두 개 형성되며, 해당 내부 전극(911) 각각의 일부 영역은 절단되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(911)의 절단 영역 상부에는 각각 회로 보호 패턴(912)이 형성된다. 상기 회로 보호 패턴(912)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. 또한, 상기 두 개의 내부 전극(911)을 잇는 연결 전극(913)이 형성된다. Two internal electrodes 911 are formed in parallel to intersect opposite ends of the first sheet 910, and a portion of each of the internal electrodes 911 is cut. At this time, the width of the cut region is preferably about a few μm. In addition, circuit protection patterns 912 are formed on the cut regions of the internal electrodes 911, respectively. The circuit protection pattern 912 is preferably formed to completely cover the cut region. In addition, a connection electrode 913 connecting the two internal electrodes 911 is formed.

제2 시트(920)는 상기 내부 전극(911), 회로 보호 패턴(912) 및 연결 전극(913)이 형성된 제1 시트(910)의 상부 및 하부에 중첩되어 적층된다. The second sheet 920 overlaps the upper and lower portions of the first sheet 910 on which the internal electrode 911, the circuit protection pattern 912, and the connection electrode 913 are formed.

본 발명의 제9 실시예에 따른 회로 보호 소자(900)는 내부 전극(911)이 시트의 양 단부를 가로지르도록 평행하게 두 개 형성되고, 상기 두 개의 내부 전극(911)을 잇는 연결 전극(913)이 형성된다. 이때, 연결 전극(913)은 인덕턴스 값을 증가시키기 위해 굴곡된 형상, 예를 들어 'ㄷ'자 형상을 가지는 것이 바람직하다. In the circuit protection device 900 according to the ninth embodiment of the present invention, two internal electrodes 911 are formed in parallel so as to cross both ends of the sheet, and a connection electrode connecting the two internal electrodes 911 ( 913 is formed. In this case, the connection electrode 913 preferably has a curved shape, for example, a 'c' shape, in order to increase the inductance value.

도 9c에 도시된 바와 같이, 본 발명의 제9 실시예에 따른 회로 보호 소자(900)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 2단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. As shown in FIG. 9C, the circuit protection device 900 according to the ninth embodiment of the present invention is connected between a transmission and reception port used in an electronic device and a ground to configure static electricity flowing from the transmission and reception port in two stages. Static electricity flows through the protective pattern to ground.

여기서, 연결 전극(913)과 연결된 하나의 내부 전극(911)의 일단이 입력 신호단과 연결되고, 다른 하나의 내부 전극(911)의 일단이 시스템과 연결된다. 또한, 연결 전극(913)과 연결된 두 개의 내부 전극(911)의 타단은 각각 접지와 연결된다. 이때, 회로 보호 패턴 물질의 조성을 조절하여 하나의 회로 보호 패턴(912a)에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 다른 하나의 회로 보호 패턴(912b)에서는 예를 들어 2kV의 정전기를 접지로 흘려줄 수 있다. Here, one end of one internal electrode 911 connected to the connection electrode 913 is connected to the input signal terminal, and one end of the other internal electrode 911 is connected to the system. In addition, the other ends of the two internal electrodes 911 connected to the connection electrode 913 are connected to ground, respectively. At this time, by adjusting the composition of the circuit protection pattern material, one circuit protection pattern 912a flows, for example, 10 kV of static electricity to ground, and the other circuit protection pattern 912b, for example, 2 kV of static electricity to ground. I can shed it.

즉, 상기 회로 보호 패턴에서 도전성 물질의 비율을 낮추면 높은 전압의 정 전기를 접지로 흘려주고 되며, 도전성 물질의 비율을 높이면 낮은 전압의 정전기를 접지로 흘려주게 되어, 보다 안전하게 2단으로 정전기를 접지로 흘려줄 수 있다. In other words, if the ratio of the conductive material is lowered in the circuit protection pattern, the static electricity of high voltage flows to ground, and if the ratio of the conductive material is increased, static electricity of low voltage flows to the ground, thereby safely grounding the static electricity in two stages. You can shed it.

또한, 상기 회로 보호 소자는 상기 연결 전극(913)의 인덕턴스 값을 크게 하여 고주파의 정전기를 회로 보호 패턴(912a)에서 보다 안전하게 접지로 흘려줄 수 있다. 즉, 상기 연결 전극(913)의 인덕턴스 값을 크게 하면 고주파의 정전기가 인덕턴스 값에 의해서 차단되고, 그 정전기는 회로 보호 패턴(912a)에 의해서 접지로 흐른다. In addition, the circuit protection device may increase the inductance value of the connection electrode 913 to allow the high frequency static electricity to flow safely to the ground in the circuit protection pattern 912a. That is, when the inductance value of the connection electrode 913 is increased, high frequency static electricity is blocked by the inductance value, and the static electricity flows to the ground by the circuit protection pattern 912a.

다음으로, 도 10a 및 도 10b를 참조하여 본 발명의 제10 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 10a 및 도 10b에 도시된 본 발명의 제10 실시예에 따른 회로 보호 소자는 제9 실시예와 비교하여, 내부 전극, 회로 보호 패턴과 연결 전극이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a tenth embodiment of the present invention will be described in detail with reference to FIGS. 10A and 10B. 10A and 10B, the circuit protection device according to the tenth embodiment of the present invention is different from that of the ninth embodiment in that a plurality of first sheets on which internal electrodes, circuit protection patterns and connection electrodes are formed are stacked. .

이하, 본 발명의 제10 실시예에서는 제9 실시예와 동일한 설명은 생략한다. In the tenth embodiment of the present invention, the same description as in the ninth embodiment is omitted.

도 10a 및 도 10b를 참조하면, 본 발명의 제10 실시예에 따른 회로 보호 소자(1000)는, 제1 시트(1010)와 제2 시트(1020)를 포함한다. 여기서, 상기 제1 시트(1010)는 해당 시트 상에 형성된 서로 평행하는 내부 전극(1011), 회로 보호 패턴(1012) 및 연결 전극(1013)을 포함한다. 10A and 10B, the circuit protection device 1000 according to the tenth embodiment of the present invention includes a first sheet 1010 and a second sheet 1020. Here, the first sheet 1010 includes an internal electrode 1011, a circuit protection pattern 1012, and a connection electrode 1013 that are parallel to each other formed on the sheet.

상기 내부 전극(1011)은 제1 시트(1010)의 서로 대향하는 양 단부를 가로지르도록 평행하게 한쌍 형성되며, 해당 내부 전극(1011)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(1011)의 절단 영역 상부에는 회로 보호 패턴(1012) 이 형성된다. 상기 회로 보호 패턴(1012)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. 또한, 상기 두 개의 내부 전극(1011)을 잇는 연결 전극(1013)이 형성된다. The inner electrodes 1011 are formed in parallel to cross the opposite ends of the first sheet 1010, and a portion of the inner electrodes 1011 is cut and spaced apart from each other. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 1012 is formed on the cut region of the internal electrode 1011. The circuit protection pattern 1012 is preferably formed to completely cover the cut region. In addition, a connection electrode 1013 connecting the two internal electrodes 1011 is formed.

제2 시트(1020)는 상기 내부 전극(1011), 회로 보호 패턴(1012) 및 연결 전극(1013)이 형성된 제1 시트(1010)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1020 overlaps the upper and lower portions of the first sheet 1010 on which the internal electrode 1011, the circuit protection pattern 1012, and the connecting electrode 1013 are formed.

본 발명의 제10 실시예에 따른 회로 보호 소자(1000)는 내부 전극(1011), 회로 보호 패턴(1012) 및 연결 전극(1013)이 형성된 제1 시트(1010)가 복수개 적층된다. In the circuit protection device 1000 according to the tenth exemplary embodiment, a plurality of first sheets 1010 having internal electrodes 1011, a circuit protection pattern 1012, and a connection electrode 1013 are stacked.

즉, 이러한 본 발명의 제10 실시예에 따른 회로 보호 소자(1000)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 2단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. That is, the circuit protection device 1000 according to the tenth embodiment of the present invention is connected between the transmission and reception port used in the electronic device and the ground and the static electricity flowing from the transmission and reception port through the two-step circuit protection pattern To ground.

여기서, 연결 전극과 연결된 하나의 내부 전극의 일단이 입력 신호단과 연결되고, 다른 하나의 내부 전극의 일단이 시스템과 연결된다. 또한, 연결 전극과 연결된 두 개의 내부 전극의 타단은 각각 접지와 연결된다. 이때, 회로 보호 패턴 물질의 조성을 조절하여 하나의 회로 보호 패턴에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 다른 하나의 회로 보호 패턴에서는 예를 들어 2kV의 정전기를 접지로 흘려줄 수 있다. Here, one end of one internal electrode connected to the connection electrode is connected to the input signal terminal, and one end of the other internal electrode is connected to the system. In addition, the other ends of the two internal electrodes connected to the connection electrode are respectively connected to the ground. In this case, the composition of the circuit protection pattern material may be adjusted so that, for example, 10 kV of static electricity may be flowed to ground in one circuit protection pattern, and 2 kV of static electricity may be flowed in the other circuit protection pattern, for example.

이때, 상기 송수신 포트와 접지 사이에는 복수개의 제1 시트(1010)가 중첩되므로 복수개의 회로 보호 패턴이 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In this case, since the plurality of first sheets 1010 overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in parallel. Accordingly, capacitors are formed in the plurality of circuit protection patterns, thereby increasing the capacity of the capacitor. Freely adjustable

다음으로, 도 11a 및 도 11b를 참조하여 본 발명의 제11 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 11a 및 도 11b에 도시된 본 발명의 제11 실시예에 따른 회로 보호 소자는 제9 실시예와 비교하여, 내부 전극 사이에 형성되는 연결 전극의 패턴을 사행형(蛇行形)으로 길게 하여 인덕턴스 값을 크게 형성한 것이 상이하다. Next, a circuit protection device according to an eleventh embodiment of the present invention will be described in detail with reference to FIGS. 11A and 11B. The circuit protection element according to the eleventh embodiment of the present invention shown in Figs. 11A and 11B has an inductance by lengthening the pattern of connection electrodes formed between the internal electrodes in a meandering shape, as compared with the ninth embodiment. Forming a large value is different.

이하, 본 발명의 제11 실시예에서는 제9 실시예와 동일한 설명은 생략한다. In the eleventh embodiment of the present invention, the same description as in the ninth embodiment is omitted.

도 11a 및 도 11b를 참조하면, 본 발명의 제11 실시예에 따른 회로 보호 소자(1100)는, 제1 시트(1110)와 제2 시트(1120)를 포함한다. 여기서, 상기 제1 시트(1110)는 해당 시트 상에 형성된 한 쌍의 내부 전극(1111), 회로 보호 패턴(1112) 및 연결 전극(1113)을 포함한다. 11A and 11B, the circuit protection device 1100 according to the eleventh embodiment of the present invention includes a first sheet 1110 and a second sheet 1120. The first sheet 1110 may include a pair of internal electrodes 1111, a circuit protection pattern 1112, and a connection electrode 1113 formed on the sheet.

상기 내부 전극(1111)은 제1 시트(1110)의 서로 대향하는 양 단부를 가로지르도록 평행하게 한 쌍 형성되며, 각 내부 전극(1111)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(1111)의 절단 영역 상부에는 회로 보호 패턴(1112)이 형성된다. 상기 회로 보호 패턴(1112)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. 또한, 상기 두 개의 내부 전극(1111)을 잇는 연결 전극(1113)이 형성되며, 상기 연결 전극(1113)은 사행형으로 길게 형성된다. The inner electrodes 1111 are formed in parallel to cross both opposing ends of the first sheet 1110, and a portion of each of the inner electrodes 1111 is cut and spaced apart from each other. . At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 1112 is formed on the cut region of the internal electrode 1111. The circuit protection pattern 1112 may be formed to completely cover the cut region. In addition, a connection electrode 1113 connecting the two internal electrodes 1111 is formed, and the connection electrode 1113 is elongated in a meandering shape.

제2 시트(1120)는 상기 내부 전극(1111), 회로 보호 패턴(1112) 및 연결 전극(1113)이 형성된 제1 시트(1110)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1120 overlaps the upper and lower portions of the first sheet 1110 on which the internal electrode 1111, the circuit protection pattern 1112, and the connection electrode 1113 are formed.

본 발명의 제11 실시예에 따른 회로 보호 소자(1100)는 내부 전극(1111) 사이에 형성되는 연결 전극(1113)이 사행형으로 길게 형성되어 인덕턴스 값을 증가시킨다. In the circuit protection device 1100 according to the eleventh embodiment of the present invention, the connecting electrode 1113 formed between the internal electrodes 1111 is formed in a meandering shape to increase the inductance value.

즉, 이러한 본 발명의 제11 실시예에 따른 회로 보호 소자(1100)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 2단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. That is, the circuit protection device 1100 according to the eleventh embodiment of the present invention is connected between a transmission and reception port used in an electronic device and a ground to discharge static electricity flowing from the transmission and reception port through a two-step circuit protection pattern. To ground.

여기서, 연결 전극과 연결된 하나의 내부 전극의 일단이 입력 신호단과 연결되고, 다른 하나의 내부 전극의 일단이 시스템과 연결된다. 또한, 연결 전극과 연결된 두 개의 내부 전극의 타단은 각각 접지와 연결된다. 이때, 회로 보호 패턴 물질의 조성을 조절하여 하나의 회로 보호 패턴에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 다른 하나의 회로 보호 패턴에서는 예를 들어 2kV의 정전기를 접지로 흘려줄 수 있다. Here, one end of one internal electrode connected to the connection electrode is connected to the input signal terminal, and one end of the other internal electrode is connected to the system. In addition, the other ends of the two internal electrodes connected to the connection electrode are respectively connected to the ground. In this case, the composition of the circuit protection pattern material may be adjusted so that, for example, 10 kV of static electricity may be flowed to ground in one circuit protection pattern, and 2 kV of static electricity may be flowed in the other circuit protection pattern, for example.

또한, 상기 연결 전극을 사행형으로 길게 형성하여 인덕턴스 값을 크게 하면, 고주파의 정전기를 회로 보호 패턴에서 보다 안전하게 접지로 흘려줄 수 있다. 즉, 상기 연결 전극의 인덕턴스 값을 크게 하면 고주파의 정전기가 큰 인덕턴스 값에 의해서 차단되고 그 정전기는 회로 보호 패턴에 의해서 보다 효과적으로 접지로 흐른다. In addition, when the connection electrode is formed in a meandering shape to increase the inductance value, high-frequency static electricity can flow safely to the ground in the circuit protection pattern. That is, when the inductance value of the connection electrode is increased, the high frequency static electricity is blocked by the large inductance value, and the static electricity flows to the ground more effectively by the circuit protection pattern.

다음으로, 도 12a 및 도 12b를 참조하여 본 발명의 제12 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 12a 및 도 12b에 도시된 본 발명의 제12 실시예에 따른 회로 보호 소자는 제11 실시예와 비교하여, 내부 전극, 회로 보 호 패턴과 연결 전극이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a twelfth embodiment of the present invention will be described in detail with reference to FIGS. 12A and 12B. 12A and 12B, the circuit protection device according to the twelfth embodiment of the present invention differs from the eleventh embodiment in that a plurality of first sheets on which internal electrodes, circuit protection patterns and connection electrodes are formed are stacked. Do.

이하, 본 발명의 제12 실시예에서는 제11 실시예와 동일한 설명은 생략한다. In the twelfth embodiment of the present invention, the same description as in the eleventh embodiment is omitted.

도 12a 및 도 12b를 참조하면, 본 발명의 제12 실시예에 따른 회로 보호 소자(1200)는, 제1 시트(1210)와 제2 시트(1220)를 포함한다. 여기서, 상기 제1 시트(1210)는 해당 시트 상에 형성된 한쌍의 내부 전극(1211), 회로 보호 패턴(1212) 및 연결 전극(1213)을 포함한다. 12A and 12B, the circuit protection device 1200 according to the twelfth embodiment of the present invention includes a first sheet 1210 and a second sheet 1220. Here, the first sheet 1210 includes a pair of internal electrodes 1211, a circuit protection pattern 1212, and a connection electrode 1213 formed on the sheet.

상기 내부 전극(1211)은 제1 시트(1210)의 서로 대향하는 양 단부를 가로지르도록 평행하게 두개 형성되며, 해당 내부 전극(1211)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(1211)의 절단 영역 상부에는 회로 보호 패턴(1212)이 형성된다. 상기 회로 보호 패턴(1212)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. 또한, 상기 두 개의 내부 전극(1211)을 잇는 연결 전극(1213)이 형성된다. 상기 연결 전극(1213)은 사행형으로 형성됨이 바람직하다. Two internal electrodes 1211 are formed in parallel to cross both opposing ends of the first sheet 1210, and some regions of the internal electrodes 1211 are cut and spaced apart from each other. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 1212 is formed on the cut region of the internal electrode 1211. The circuit protection pattern 1212 is preferably formed to completely cover the cut region. In addition, a connection electrode 1213 connecting the two internal electrodes 1211 is formed. The connection electrode 1213 is preferably formed in a meandering shape.

제2 시트(1220)는 상기 내부 전극(1211), 회로 보호 패턴(1212) 및 연결 전극(1213)이 형성된 제1 시트(1210)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1220 overlaps the upper and lower portions of the first sheet 1210 on which the internal electrode 1211, the circuit protection pattern 1212, and the connecting electrode 1213 are formed.

본 발명의 제12 실시예에 따른 회로 보호 소자(1200)는 내부 전극(1211), 회로 보호 패턴(1212) 및 연결 전극(1213)이 형성된 제1 시트(1210)가 복수개 적층된다. In the circuit protection device 1200 according to the twelfth embodiment of the present invention, a plurality of first sheets 1210 having internal electrodes 1211, a circuit protection pattern 1212, and a connection electrode 1213 are stacked.

즉, 이러한 본 발명의 제12 실시예에 따른 회로 보호 소자(1200)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되 는 정전기를 2단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. That is, the circuit protection device 1200 according to the twelfth embodiment of the present invention connects between a transmission / reception port used in an electronic device and a ground to connect static electricity flowing from the transmission / reception port through a two-step circuit protection pattern. Let static electricity flow to ground.

여기서, 연결 전극과 연결된 하나의 내부 전극의 일단이 입력 신호단과 연결되고, 다른 하나의 내부 전극의 일단이 시스템과 연결된다. 또한, 연결 전극과 연결된 두 개의 내부 전극의 타단은 각각 접지와 연결된다. 이때, 회로 보호 패턴 물질의 조성을 조절하여 하나의 회로 보호 패턴에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 다른 하나의 회로 보호 패턴에서는 예를 들어 2kV의 정전기를 접지로 흘려줄 수 있다. Here, one end of one internal electrode connected to the connection electrode is connected to the input signal terminal, and one end of the other internal electrode is connected to the system. In addition, the other ends of the two internal electrodes connected to the connection electrode are respectively connected to the ground. In this case, the composition of the circuit protection pattern material may be adjusted so that, for example, 10 kV of static electricity may be flowed to ground in one circuit protection pattern, and 2 kV of static electricity may be flowed in the other circuit protection pattern, for example.

이때, 상기 송수신 포트와 접지 사이에는 복수개의 제1 시트(1210)가 중첩되므로 복수개의 회로 보호 패턴이 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In this case, since the plurality of first sheets 1210 overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in parallel. Accordingly, capacitors are formed in the plurality of circuit protection patterns, thereby increasing the capacity of the capacitor. Freely adjustable

다음으로, 도 13a 내지 도 13c를 참조하여 본 발명의 제13 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 13a 내지 도 13c에 도시된 본 발명의 제13 실시예에 따른 회로 보호 소자는 제9 실시예와 비교하여, 복수개의 내부 전극 사이에 연결 전극이 형성되어 복수단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려주는 것이 상이하다. Next, a circuit protection device according to a thirteenth embodiment of the present invention will be described in detail with reference to FIGS. 13A to 13C. Compared to the ninth embodiment, the circuit protection device according to the thirteenth embodiment of the present invention illustrated in FIGS. 13A to 13C has a connection electrode formed between a plurality of internal electrodes, and thus, electrostatic through a circuit protection pattern composed of a plurality of stages. It is different from flowing to ground.

이하, 본 발명의 제13 실시예에서는 제9 실시예와 동일한 설명은 생략한다. In the thirteenth embodiment of the present invention, the same description as in the ninth embodiment is omitted.

도 13a 내지 도 13c를 참조하면, 본 발명의 제13 실시예에 따른 회로 보호 소자(1300)는, 제1 시트(1310)와 제2 시트(1320)를 포함한다. 여기서, 상기 제1 시트(1310)는 해당 시트 상에 형성된 복수개의 내부 전극(1311), 회로 보호 패 턴(1312) 및 연결 전극(1313)을 포함한다. 13A to 13C, the circuit protection device 1300 according to the thirteenth embodiment of the present invention includes a first sheet 1310 and a second sheet 1320. Here, the first sheet 1310 includes a plurality of internal electrodes 1311, a circuit protection pattern 1312, and a connection electrode 1313 formed on the sheet.

상기 내부 전극(1311)은 제1 시트(1310)의 서로 대향하는 양 단부를 가로지르도록 평행하게 복수개 예를 들어 3개가 형성되며, 해당 내부 전극(1311) 각각의 일부 영역은 절단되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(1311)의 절단 영역 상부에는 회로 보호 패턴(1312)이 형성된다. 상기 회로 보호 패턴(1312)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. 또한, 상기 복수개의 내부 전극(1311) 중에서 서로 이웃하는 내부 전극(1311)을 잇는 연결 전극(1313)이 형성된다. A plurality of internal electrodes 1311 are formed, for example, in parallel to cross two opposite ends of the first sheet 1310, for example, and a portion of each of the internal electrodes 1311 is cut. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 1312 is formed on the cut region of the internal electrode 1311. The circuit protection pattern 1312 may be formed to completely cover the cut region. In addition, a connection electrode 1313 connecting the adjacent internal electrodes 1311 among the plurality of internal electrodes 1311 is formed.

제2 시트(1320)는 상기 내부 전극(1311), 회로 보호 패턴(1312) 및 연결 전극(1313)이 형성된 제1 시트(1310)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1320 overlaps the upper and lower portions of the first sheet 1310 on which the internal electrode 1311, the circuit protection pattern 1312, and the connecting electrode 1313 are formed.

도 13c에 도시된 바와 같이, 본 발명의 제13 실시예에 따른 회로 보호 소자(1300)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 다단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. As shown in FIG. 13C, the circuit protection device 1300 according to the thirteenth embodiment of the present invention is connected between a transmission / reception port used in an electronic device and a ground to protect static electricity flowing from the transmission / reception port in multiple stages. Static electricity flows through the pattern to ground.

여기서, 연결 전극(1313)과 연결된 일측의 내부 전극(1311)의 일단이 입력 신호단과 연결되고, 타측의 내부 전극(1311)의 일단은 시스템과 연결되고, 중간에 위치하는 내부 전극의 일단은 연결 전극(1313)에 의해 다른 내부 전극들과 연결된다. 또한, 연결 전극(1313)과 연결된 세 개의 내부 전극(1311)의 타단은 각각 접지와 연결된다. Here, one end of the inner electrode 1311 connected to the connection electrode 1313 is connected to the input signal terminal, one end of the other inner electrode 1311 is connected to the system, and one end of the inner electrode positioned in the middle is connected The electrode 1313 is connected to other internal electrodes. In addition, the other ends of the three internal electrodes 1311 connected to the connection electrode 1313 are connected to ground, respectively.

이때, 첫번째 회로 보호 패턴(1312a)에서는 예를 들어 10kV의 정전기를 접지 로 흘려주고, 두번째 회로 보호 패턴(1312b)에서는 예를 들어 5kV의 정전기를 접지로 흘려주고, 세번째 회로 보호 패턴(1312c)에서는 예를 들어 2kV의 정전기를 접지로 흘려주어, 보다 안전하게 다단으로 정전기를 접지로 흘려줄 수 있다. At this time, in the first circuit protection pattern 1312a, for example, 10 kV of static electricity flows to ground, in the second circuit protection pattern 1312b, for example, 5 kV of static electricity flows to ground, and in the third circuit protection pattern 1312c, For example, 2kV of static electricity can be flowed to ground, so that the static electricity can be safely flowed to the ground in multiple stages.

즉, 상기 회로 보호 패턴에서 도전성 물질의 비율을 낮추면 높은 전압의 정전기를 접지로 흘려주고 되며, 도전성 물질의 비율을 높이면 낮은 전압의 정전기를 접지로 흘려주게 되어, 보다 안전하게 다단으로 정전기를 접지로 흘려줄 수 있다. In other words, if the ratio of the conductive material in the circuit protection pattern is lowered, the static electricity of high voltage is flowed to the ground, and if the ratio of the conductive material is increased, static electricity of the low voltage is flowed to the ground, and the static electricity flows to the ground more safely. Can give

또한, 상기 회로 보호 소자는 상기 연결 전극(1313)의 인덕턴스 값을 크게 하여 고주파의 정전기를 회로 보호 패턴(1312a)에서 보다 안전하게 접지로 흘려줄 수 있다. 즉, 상기 연결 전극(1313)의 인덕턴스 값을 크게 하면 고주파의 정전기가 인덕턴스 값에 의해서 차단되고 그 정전기는 회로 보호 패턴(1312a)에 의해서 접지로 흐른다. In addition, the circuit protection device may increase the inductance value of the connection electrode 1313 so that high-frequency static electricity may flow safely to the ground in the circuit protection pattern 1312a. That is, when the inductance value of the connection electrode 1313 is increased, the high frequency static electricity is blocked by the inductance value, and the static electricity flows to the ground by the circuit protection pattern 1312a.

다음으로, 도 14a 및 도 14b를 참조하여 본 발명의 제14 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 14a 및 도 14b에 도시된 본 발명의 제14 실시예에 따른 회로 보호 소자는 제13 실시예와 비교하여, 내부 전극, 회로 보호 패턴과 연결 전극이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a fourteenth embodiment of the present invention will be described in detail with reference to FIGS. 14A and 14B. 14A and 14B, the circuit protection device according to the fourteenth embodiment of the present invention differs from the thirteenth embodiment by stacking a plurality of first sheets on which internal electrodes, circuit protection patterns, and connection electrodes are formed. .

이하, 본 발명의 제14 실시예에서는 제13 실시예와 동일한 설명은 생략한다. In the fourteenth embodiment of the present invention, the same description as in the thirteenth embodiment is omitted.

도 14a 및 도 14b를 참조하면, 본 발명의 제14 실시예에 따른 회로 보호 소자(1400)는, 제1 시트(1410)와 제2 시트(1420)를 포함한다. 여기서, 상기 제1 시트(1410)는 해당 시트 상에 형성된 복수의 내부 전극(1411), 회로 보호 패턴(1412) 및 연결 전극(1413)을 포함한다. 14A and 14B, the circuit protection device 1400 according to the fourteenth embodiment of the present invention includes a first sheet 1410 and a second sheet 1420. The first sheet 1410 may include a plurality of internal electrodes 1411, a circuit protection pattern 1412, and a connection electrode 1413 formed on the sheet.

상기 제1 시트(1410) 상에 형성되는 복수의 내부 전극(1411), 회로 보호 패턴(1412) 및 연결 전극(1413)은 제13 실시예와 동일하다. The plurality of internal electrodes 1411, the circuit protection pattern 1412, and the connection electrode 1413 formed on the first sheet 1410 are the same as in the thirteenth embodiment.

제2 시트(1420)는 상기 내부 전극(1411), 회로 보호 패턴(1412) 및 연결 전극(1413)이 형성된 제1 시트(1410)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1420 is overlapped and stacked on the upper and lower portions of the first sheet 1410 on which the internal electrode 1411, the circuit protection pattern 1412, and the connection electrode 1413 are formed.

본 발명의 제14 실시예에 따른 회로 보호 소자(1400)는 내부 전극(1411), 회로 보호 패턴(1412) 및 연결 전극(1413)이 형성된 제1 시트(1410)가 복수개 적층된다. In the circuit protection device 1400 according to the fourteenth exemplary embodiment, a plurality of first sheets 1410 having internal electrodes 1411, circuit protection patterns 1412, and connection electrodes 1413 are stacked.

즉, 이러한 본 발명의 제14 실시예에 따른 회로 보호 소자(1400)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 다단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. That is, the circuit protection device 1400 according to the fourteenth embodiment of the present invention connects between a transmission and reception port used in an electronic device and a ground to discharge static electricity through a circuit protection pattern composed of multiple stages of static electricity flowing from the transmission and reception port. Flow it to ground.

여기서, 연결 전극과 연결된 일측의 내부 전극의 일단이 입력 신호단과 연결되고, 타측의 내부 전극의 일단은 시스템과 연결되고, 중간에 위치하는 내부 전극의 일단은 연결 전극에 의해 다른 내부 전극들과 연결된다. 또한, 연결 전극과 연결된 세 개의 내부 전극의 타단은 각각 접지와 연결된다. Here, one end of the internal electrode connected to the connection electrode is connected to the input signal terminal, one end of the other internal electrode is connected to the system, and one end of the internal electrode located in the middle is connected to the other internal electrodes by the connection electrode. do. In addition, the other ends of the three internal electrodes connected to the connection electrodes are respectively connected to the ground.

이때, 첫번째 회로 보호 패턴에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 두번째 회로 보호 패턴에서는 예를 들어 5kV의 정전기를 접지로 흘려주고, 세번째 회로 보호 패턴에서는 예를 들어 2kV의 정전기를 접지로 흘려주어, 보다 안전하게 다단으로 정전기를 접지로 흘려줄 수 있다. In the first circuit protection pattern, for example, 10 kV of static electricity flows to ground, in the second circuit protection pattern, for example, 5 kV of static electricity flows to ground, and in the third circuit protection pattern, for example, 2 kV of static electricity to ground. By spilling, it can flow static electricity to ground more safely in multiple stages.

이때, 상기 송수신 포트와 접지 사이에는 복수개의 제1 시트(1410)가 중첩되므로 복수개의 회로 보호 패턴이 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In this case, since the plurality of first sheets 1410 overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in parallel. Accordingly, capacitors are formed in the plurality of circuit protection patterns, thereby increasing the capacity of the capacitor. Freely adjustable

다음으로, 도 15a 및 도 15b를 참조하여 본 발명의 제15 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 15a 및 도 15b에 도시된 본 발명의 제15 실시예에 따른 회로 보호 소자는 제13 실시예와 비교하여, 내부 전극 사이에 형성되는 연결 전극의 패턴이 사행형(蛇行形)으로 길게 형성된 것이 상이하다. Next, a circuit protection device according to a fifteenth embodiment of the present invention will be described in detail with reference to FIGS. 15A and 15B. In the circuit protection device according to the fifteenth embodiment of the present invention illustrated in FIGS. 15A and 15B, the pattern of the connection electrodes formed between the internal electrodes is longer than the thirteenth embodiment in a meandering shape. Different.

이하, 본 발명의 제15 실시예에서는 제13 실시예와 동일한 설명은 생략한다. In the fifteenth embodiment of the present invention, the same description as in the thirteenth embodiment is omitted.

도 15a 및 도 15b를 참조하면, 본 발명의 제15 실시예에 따른 회로 보호 소자(1500)는, 제1 시트(1510)와 제2 시트(1520)를 포함한다. 여기서, 상기 제1 시트(1510)는 해당 시트 상에 형성된 복수의 내부 전극(1511), 회로 보호 패턴(1512) 및 연결 전극(1513)을 포함한다. 15A and 15B, the circuit protection device 1500 according to the fifteenth embodiment of the present invention includes a first sheet 1510 and a second sheet 1520. In this case, the first sheet 1510 includes a plurality of internal electrodes 1511, a circuit protection pattern 1512, and a connection electrode 1513 formed on the sheet.

상기 내부 전극(1511)은 제1 시트(1510)의 서로 대향하는 양 단부를 가로지르도록 평행하게 복수개 형성되며, 해당 내부 전극(1511)의 일부 영역은 절단되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 절단 영역의 폭은 수 ㎛ 정도가 바람직하다. 또한, 상기 내부 전극(1511)의 절단 영역 상부에는 회로 보호 패턴(1512)이 형성된다. 상기 회로 보호 패턴(1512)은 상기 절단 영역을 완전히 덮도록 형성되는 것이 바람직하다. 또한, 상기 복수개의 내부 전극(1511) 중에서 서로 이웃하는 내부 전극(1511)을 잇는 연결 전극(1513)이 형성되며, 상기 연결 전극(1513)은 사행형으로 길게 형성된다. The internal electrodes 1511 may be formed in plural in parallel to cross opposite ends of the first sheet 1510, and some regions of the internal electrodes 1511 may be cut and spaced apart from each other. At this time, the width of the cut region is preferably about a few μm. In addition, a circuit protection pattern 1512 is formed on the cut region of the internal electrode 1511. The circuit protection pattern 1512 may be formed to completely cover the cut region. In addition, a connection electrode 1513 is formed to connect neighboring internal electrodes 1511 among the plurality of internal electrodes 1511, and the connection electrodes 1513 are elongated in a meandering shape.

제2 시트(1520)는 상기 내부 전극(1511), 회로 보호 패턴(1512) 및 연결 전 극(1513)이 형성된 제1 시트(1510)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1520 overlaps the upper and lower portions of the first sheet 1510 on which the internal electrode 1511, the circuit protection pattern 1512, and the connecting electrode 1513 are formed.

즉, 이러한 본 발명의 제15 실시예에 따른 회로 보호 소자(1500)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 다단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. That is, the circuit protection device 1500 according to the fifteenth embodiment of the present invention connects between a transmission and reception port used in an electronic device and a ground to discharge static electricity through a circuit protection pattern composed of multiple stages of static electricity flowing from the transmission and reception port. Flow it to ground.

여기서, 연결 전극과 연결된 일측의 내부 전극의 일단이 입력 신호단과 연결되고, 타측의 내부 전극의 일단은 시스템과 연결되고, 중간에 위치하는 내부 전극의 일단은 연결 전극에 의해 다른 내부 전극들과 연결된다. 또한, 연결 전극과 연결된 세 개의 내부 전극의 타단은 각각 접지와 연결된다. Here, one end of the internal electrode connected to the connection electrode is connected to the input signal terminal, one end of the other internal electrode is connected to the system, and one end of the internal electrode located in the middle is connected to the other internal electrodes by the connection electrode. do. In addition, the other ends of the three internal electrodes connected to the connection electrodes are respectively connected to the ground.

이때, 첫번째 회로 보호 패턴에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 두번째 회로 보호 패턴에서는 예를 들어 5kV의 정전기를 접지로 흘려주고, 세번째 회로 보호 패턴에서는 예를 들어 2kV의 정전기를 접지로 흘려주어, 보다 안전하게 다단으로 정전기를 접지로 흘려줄 수 있다. In the first circuit protection pattern, for example, 10 kV of static electricity flows to ground, in the second circuit protection pattern, for example, 5 kV of static electricity flows to ground, and in the third circuit protection pattern, for example, 2 kV of static electricity to ground. By spilling, it can flow static electricity to ground more safely in multiple stages.

또한, 상기 연결 전극을 사행형으로 길게 형성하여 인덕턴스 값을 크게 하여 고주파의 정전기를 회로 보호 패턴에서 보다 안전하게 접지로 흘려줄 수 있다. 즉, 상기 연결 전극의 인덕턴스 값을 크게 하면 고주파의 정전기가 큰 인덕턴스 값에 의해서 차단되고 그 정전기는 회로 보호 패턴에 의해서 보다 효과적으로 접지로 흐른다. In addition, the connection electrode may be formed in a meandering shape to increase the inductance value so that high-frequency static electricity may flow safely to the ground in the circuit protection pattern. That is, when the inductance value of the connection electrode is increased, the high frequency static electricity is blocked by the large inductance value, and the static electricity flows to the ground more effectively by the circuit protection pattern.

다음으로, 도 16a 및 도 16b를 참조하여 본 발명의 제16 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 16a 및 도 16b에 도시된 본 발명의 제16 실시예에 따른 회로 보호 소자는 제15 실시예와 비교하여, 내부 전극, 회로 보 호 패턴과 연결 전극이 형성된 제1 시트가 복수개 적층된 것이 상이하다. Next, a circuit protection device according to a sixteenth embodiment of the present invention will be described in detail with reference to FIGS. 16A and 16B. 16A and 16B, the circuit protection device according to the sixteenth embodiment of the present invention is different from that of the fifteenth embodiment by stacking a plurality of first sheets on which internal electrodes, circuit protection patterns, and connection electrodes are formed. Do.

이하, 본 발명의 제16 실시예에서는 제15 실시예와 동일한 설명은 생략한다. In the sixteenth embodiment of the present invention, the same description as in the fifteenth embodiment is omitted.

도 16a 및 도 16b를 참조하면, 본 발명의 제16 실시예에 따른 회로 보호 소자(1600)는, 제1 시트(1610)와 제2 시트(1620)를 포함한다. 여기서, 상기 제1 시트(1610)는 해당 시트 상에 형성된 내부 전극(1611), 회로 보호 패턴(1612) 및 연결 전극(1613)을 포함한다. 16A and 16B, the circuit protection device 1600 according to the sixteenth embodiment of the present invention includes a first sheet 1610 and a second sheet 1620. Here, the first sheet 1610 includes an internal electrode 1611, a circuit protection pattern 1612, and a connection electrode 1613 formed on the sheet.

상기 제1 시트(1410) 상에 형성되는 복수의 내부 전극(1411), 회로 보호 패턴(1412) 및 연결 전극(1413)은 제15 실시예와 동일하다. The plurality of internal electrodes 1411, the circuit protection pattern 1412, and the connection electrode 1413 formed on the first sheet 1410 are the same as in the fifteenth embodiment.

제2 시트(1620)는 상기 내부 전극(1611), 회로 보호 패턴(1612) 및 연결 전극(1613)이 형성된 제1 시트(1610)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1620 overlaps the upper and lower portions of the first sheet 1610 on which the internal electrode 1611, the circuit protection pattern 1612, and the connecting electrode 1613 are formed.

본 발명의 제16 실시예에 따른 회로 보호 소자(1600)는 내부 전극(1611), 회로 보호 패턴(1612) 및 연결 전극(1613)이 형성된 제1 시트(1610)가 복수개 적층된다. In the circuit protection device 1600 according to the sixteenth exemplary embodiment, a plurality of first sheets 1610 having internal electrodes 1611, a circuit protection pattern 1612, and a connection electrode 1613 are stacked.

즉, 이러한 본 발명의 제16 실시예에 따른 회로 보호 소자(1600)는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 다단으로 구성된 회로 보호 패턴을 통하여 정전기를 접지로 흘려준다. That is, the circuit protection device 1600 according to the sixteenth embodiment of the present invention is connected between the transmission and reception port used in the electronic device and the ground to discharge the static electricity through the circuit protection pattern composed of the multi-stage static electricity flowing from the transmission and reception port Flow it to ground.

여기서, 연결 전극과 연결된 일측의 내부 전극의 일단이 입력 신호단과 연결되고, 타측의 내부 전극의 일단은 시스템과 연결되고, 중간에 위치하는 내부 전극의 일단은 연결 전극에 의해 다른 내부 전극들과 연결된다. 또한, 연결 전극과 연결된 세 개의 내부 전극의 타단은 각각 접지와 연결된다. Here, one end of the internal electrode connected to the connection electrode is connected to the input signal terminal, one end of the other internal electrode is connected to the system, and one end of the internal electrode located in the middle is connected to the other internal electrodes by the connection electrode. do. In addition, the other ends of the three internal electrodes connected to the connection electrodes are respectively connected to the ground.

이때, 첫번째 회로 보호 패턴에서는 예를 들어 10kV의 정전기를 접지로 흘려주고, 두번째 회로 보호 패턴에서는 예를 들어 5kV의 정전기를 접지로 흘려주고, 세번째 회로 보호 패턴에서는 예를 들어 2kV의 정전기를 접지로 흘려주어, 보다 안전하게 다단으로 정전기를 접지로 흘려줄 수 있다. In the first circuit protection pattern, for example, 10 kV of static electricity flows to ground, in the second circuit protection pattern, for example, 5 kV of static electricity flows to ground, and in the third circuit protection pattern, for example, 2 kV of static electricity to ground. By spilling, it can flow static electricity to ground more safely in multiple stages.

이때, 상기 송수신 포트와 접지 사이에는 복수개의 제1 시트(1610)가 중첩되므로 복수개의 회로 보호 패턴이 병렬로 연결되게 되고, 그에 따라 복수개의 회로 보호 패턴에 각각 커패시터가 형성되므로 커패시터의 용량을 보다 자유롭게 조절할 수 있다. In this case, since the plurality of first sheets 1610 overlap between the transmission and reception ports and the ground, a plurality of circuit protection patterns are connected in parallel. Accordingly, capacitors are formed in the plurality of circuit protection patterns, thereby increasing the capacity of the capacitor. Freely adjustable

다음으로, 도 17a 내지 도 17d를 참조하여 본 발명의 제17 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 17a 내지 도 17d에 도시된 본 발명의 제17 실시예에 따른 회로 보호 소자는 제1 실시예와 비교하여, 제1 시트에 관통홀을 형성하고 해당 관통홀에 회로 보호 패턴을 형성한 것이 상이하다. Next, a circuit protection device according to a seventeenth embodiment of the present invention will be described in detail with reference to FIGS. 17A to 17D. 17A to 17D, the circuit protection device according to the seventeenth embodiment of the present invention differs from the first embodiment in that a through hole is formed in the first sheet and a circuit protection pattern is formed in the through hole. Do.

이하, 본 발명의 제17 실시예에서는 제1 실시예와 동일한 설명은 생략한다. In the seventeenth embodiment of the present invention, the same description as in the first embodiment is omitted.

도 17a 내지 도 17d는 본 발명의 제17 실시예에 따른 회로 보호 소자를 도시한 도면이다. 17A to 17D show a circuit protection device according to a seventeenth embodiment of the present invention.

도 17a 내지 도 17c를 참조하면, 본 발명의 제17 실시예에 따른 회로 보호 소자(1700)는 제1 시트(1710)와 제2 시트(1720)를 포함한다. 여기서, 제1 시트(1710)는 해당 시트 상에 형성된 내부 전극(1711) 및 회로 보호 패턴(1712)을 포함한다. 17A to 17C, the circuit protection device 1700 according to the seventeenth embodiment of the present invention includes a first sheet 1710 and a second sheet 1720. Here, the first sheet 1710 includes an internal electrode 1711 and a circuit protection pattern 1712 formed on the sheet.

상기 내부 전극(1711)은 제1 시트(1710)의 서로 대향하는 양 단부를 가로지 르도록 형성되며, 해당 제1 시트(1710)의 일부 영역에는 관통홀(1715)이 형성되어 각 내부 전극은 서로 이격되어 있다. 이때, 상기 제1 시트(1710)의 두께는 10㎛ 내지 50㎛ 정도가 바람직하며, 상기 관통홀(1715)의 지름은 100㎛ 내지 500㎛ 정도가 바람직하다. 또한, 상기 관통홀(1715)에는 회로 보호 패턴(1712)이 충진된다. The internal electrodes 1711 are formed to cross both opposing ends of the first sheet 1710, and a through hole 1715 is formed in a portion of the first sheet 1710 so that each of the internal electrodes is connected to each other. Are spaced apart. In this case, the thickness of the first sheet 1710 may be about 10 μm to about 50 μm, and the diameter of the through hole 1715 may be about 100 μm to about 500 μm. In addition, a circuit protection pattern 1712 is filled in the through hole 1715.

이때, 본 발명의 실시예에서는 상기 제1 시트(1710)에 관통홀(1715)을 형성한다고 설명하였으나, 이와는 달리 관통홀(1715) 대신에 해당 관통홀과 동일 지름의 홈이 형성되고 해당 홈에 회로 보호 패턴을 충진하여 회로 보호 소자를 제조할 수도 있다. At this time, in the embodiment of the present invention has been described that the through-hole 1715 is formed in the first sheet 1710, in contrast, instead of the through-hole 1715, a groove having the same diameter as that of the through-hole is formed and A circuit protection device may be manufactured by filling a circuit protection pattern.

또한, 본 발명의 실시예에서는 상기 관통홀(1715)의 상부에 두 영역의 내부 전극(1711)을 형성한다고 설명하였으나, 이와는 달리 도 17d에 도시된 바와 같이, 상기 관통홀(1715)에 회로 보호 패턴(1712)을 충진하고, 상기 회로 보호 패턴의 상부 및 하부에 내부 전극(1711a, 1711b)을 형성하여 회로 보호 소자를 제조할 수도 있다. In addition, in the exemplary embodiment of the present invention, the internal electrodes 1711 of the two regions are formed on the through holes 1715. However, as shown in FIG. 17D, the circuit protection is performed on the through holes 1715. The circuit protection element may be manufactured by filling the pattern 1712 and forming internal electrodes 1711a and 1711b on the upper and lower portions of the circuit protection pattern.

제2 시트(1720)는 상기 내부 전극(1711) 및 회로 보호 패턴(1712)이 형성된 제1 시트(1710)의 상부 및 하부에 중첩되어 적층된다. The second sheet 1720 is stacked on the upper and lower portions of the first sheet 1710 on which the internal electrode 1711 and the circuit protection pattern 1712 are formed.

외부 전극은 상기 제1 및 제2 시트(1710, 1720)를 적층하여 이루어지는 적층체의 양단부에 상기 내부 전극(1711)과 각각 연결되도록 형성하는 것이 바람직하다. The external electrodes may be formed to be connected to the internal electrodes 1711 at both ends of the stack formed by stacking the first and second sheets 1710 and 1720, respectively.

상기와 같은 회로 보호 소자(1700)는 다음과 같은 방법으로 제조된다. The circuit protection device 1700 as described above is manufactured by the following method.

먼저, 제1 실시예와 동일한 방법으로 세라믹 시트를 제조한다. 상기 세라믹 시트의 두께는 10㎛ 내지 50㎛ 정도가 바람직하다. 또한, 시트는 유전체인 세라믹을 수지와 섞어서 사용해도 좋고, 페라이트 등의 자성체와 섞어서 제조해도 좋다. 상기 시트의 비유전율(εr)은 4.0 내지 10.0 인 것이 바람직하다. First, a ceramic sheet is manufactured in the same manner as in the first embodiment. The thickness of the ceramic sheet is preferably about 10 μm to 50 μm. In addition, the sheet may be used by mixing a ceramic, which is a dielectric, with a resin, or by mixing with a magnetic material such as ferrite. It is preferable that the dielectric constant epsilon r of the sheet is 4.0 to 10.0.

다음으로, 상기 시트 상에 지름 100 내지 500㎛ 정도의 관통홀(1715)을 펀칭등의 방법을 이용하여 형성한다. 다음으로, 회로 보호 패턴(1712)을 인쇄하여 상기 관통홀을 충진시킨다. Next, a through hole 1715 having a diameter of about 100 to 500 µm is formed on the sheet by a method such as punching. Next, a circuit protection pattern 1712 is printed to fill the through hole.

상기 회로 보호 패턴은 PVA(Polyvinyl Alcohol) 나 PVB(Polyvinyl Butyral) 등의 유기물에 RuO₂, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 상기 회로 보호 패턴(112)은 상기 혼합 물질에 ZnO 등의 배리스터 물질 또는 Al₂O₃ 등의 절연성 세라믹 물질을 더 섞어서 형성할 수도 있다. The circuit protection pattern may be formed of a material in which conductive materials such as RuO ₂ , Pt, Pd, Ag, Au, Ni, Cr, and W are mixed with organic materials such as polyvinyl alcohol (PVA) or polyvinyl butyral (PVB). In addition, the circuit protection pattern 112 may be formed by further mixing a varistor material such as ZnO or an insulating ceramic material such as Al ₂ O ₃ with the mixed material.

다음으로, 상기 시트 상에 원하는 패턴의 내부 전극(1711)을 형성한다. 즉, 시트의 상부에 전극 패턴의 스크린을 이용하여 스크린 프린팅(screen printing) 등의 방법으로 Pd, Ag/Pd, Ag 등의 도전성 페이스트(paste)를 인쇄하여 내부 전극을 형성한다. Next, an internal electrode 1711 of a desired pattern is formed on the sheet. That is, conductive pastes such as Pd, Ag / Pd, and Ag are printed by screen printing using a screen of electrode patterns on the sheet to form internal electrodes.

다음으로, 상기 시트를 원하는 수 만큼 적층하며, 상기 적층 시트를 200 내지 700 kgf/㎠의 압력으로 압착하고, 적층물을 원하는 단위 칩 크기로 절단하여 직육면체의 세라믹 기체를 제조한다. 상기 기체는, 상면과 하면, 좌면과 우면, 그리고 전면과 후면의 주요부가 평탄한 면을 가지고 있어서, 기판(미도시) 평탄면에 안정적으로 접촉할 수 있다. 또한, 직육면체의 모서리나 가장자리에는 곡면이나 평면 형상의 모따기부를 형성해도 좋다. 이렇게 함으로써 유전체 또는 자성체로 이루어진 기체의 균열이나 치핑(chipping)을 방지할 수 있는 동시에, 기체의 기계적 응력을 완화시킬 수 있기 때문에 바람직하다. Next, the sheet is laminated as many times as desired, the laminated sheet is pressed at a pressure of 200 to 700 kgf / cm 2, and the laminate is cut to a desired unit chip size to prepare a ceramic body of a rectangular parallelepiped. The base has a top surface and a bottom surface, a left surface and a right surface, and main surfaces of the front surface and the rear surface are flat, so that the substrate can stably contact the substrate (not shown) flat surface. In addition, you may provide a curved or planar chamfer in the corner or edge of a rectangular parallelepiped. This is preferable because it is possible to prevent cracking and chipping of the gas made of the dielectric or the magnetic body and to alleviate the mechanical stress of the gas.

계속하여, 상기 기체를 소성로에서 230 내지 350℃의 온도로 20시간 내지 40시간 동안 가소(Burn-out)하여 바인더 성분을 제거하고, 700 내지 900℃의 온도로 20 내지 40시간 동안 소성한다. Subsequently, the gas is calcined (burned out) at a temperature of 230 to 350 ° C. for 20 to 40 hours in a kiln to remove the binder component, and calcined at a temperature of 700 to 900 ° C. for 20 to 40 hours.

이후, 상기 소성로에서 소성된 세라믹 기체의 외부면에 외부 전극(1750)을 형성하고, 이를 600 내지 800℃의 온도로 30분 내지 2시간 동안 소성하여 본 발명의 제17 실시예에 따른 회로 보호 소자를 완성한다. Subsequently, an external electrode 1750 is formed on an outer surface of the ceramic substrate fired in the kiln, and then fired at a temperature of 600 to 800 ° C. for 30 minutes to 2 hours to protect the circuit according to the seventeenth embodiment of the present invention. To complete.

이러한 본 발명의 제17 실시예에 따른 상기 회로 보호 소자는 상기 회로 보호 소자는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. 즉, 상기 회로 보호 소자의 양단 사이에 원하지 않는 소정 전압 이상의 전압이 인가되면, 회로 보호 패턴의 도전성 입자 사이에 방전이 일어나게 되어 해당 회로 보호 소자의 양단 사이의 전압 차이를 줄이게 된다. In the circuit protection device according to the seventeenth embodiment of the present invention, the circuit protection device may be connected between a transmission / reception port used in an electronic device and a ground to flow static electricity flowing from the transmission / reception port to the ground. That is, when a voltage greater than a predetermined predetermined voltage is applied between both ends of the circuit protection element, discharge occurs between the conductive particles of the circuit protection pattern, thereby reducing the voltage difference between both ends of the circuit protection element.

이때, 상기 회로 보호 소자의 양단은 도통 상태가 되는 것이 아니기 때문에, 상기 입력 신호는 왜곡 없이 그대로 송수신 포트로 전달된다. 즉, 상기 회로 보호 소자는 정전기 발생시에도, 해당 정전기는 해당 회로 보호 소자를 통하여 접지로 빠져나가게 되어 회로를 보호하는 동시에 시스템이 주고받는 신호는 그대로 유지된다. At this time, since both ends of the circuit protection element are not in a conductive state, the input signal is transmitted to the transmission and reception port without distortion. That is, even when the circuit protection device generates static electricity, the static electricity is discharged to the ground through the circuit protection device to protect the circuit while maintaining the signal transmitted and received by the system.

이와 같은 구성의 회로 보호 소자는 서로 대향하는 내부 전극에 형성되는 커패시터의 커패시턴스 값을 매우 낮게 할 수 있으며 또한 미세하게 조절할 수 있다. 따라서, 상기 회로 보호 소자는 고주파를 사용하는 송수신 포트에서 커패시턴스 값이 변하거나 그로 인한 신호 왜곡 현상이 발생하지 않는다. 또한, 이와 같은 회로 보호 소자는 제조 공정이 간단하여 낮은 제조 단가로 제조할 수 있다. The circuit protection device having such a configuration can make the capacitance value of the capacitors formed on the internal electrodes facing each other very low and can be finely adjusted. Accordingly, the circuit protection device does not change the capacitance value or cause signal distortion due to high frequency transmission and reception ports. In addition, such a circuit protection element can be manufactured at a low manufacturing cost since the manufacturing process is simple.

다음으로, 도 18a 내지 도 18f를 참조하여 본 발명의 제18 실시예에 따른 회로 보호 소자에 대하여 상세하게 설명한다. 도 18a 내지 도 18f에 도시된 본 발명의 제18 실시예에 따른 회로 보호 소자는 제1 실시예와 비교하여, 관통홀을 형성하고 해당 관통홀에 회로 보호 패턴을 형성하고, 또한 저항 패턴을 추가한 것이 상이하다. Next, a circuit protection device according to an eighteenth embodiment of the present invention will be described in detail with reference to FIGS. 18A to 18F. The circuit protection element according to the eighteenth embodiment of the present invention shown in Figs. 18A to 18F forms a through hole, a circuit protection pattern is formed in the through hole, and a resistance pattern is added, as compared with the first embodiment. One thing is different.

이하, 본 발명의 제18 실시예에서는 제1 실시예와 동일한 설명은 생략한다. In the eighteenth embodiment of the present invention, the same description as in the first embodiment is omitted.

도 18a 내지 도 18f는 본 발명의 제18 실시예에 따른 회로 보호 소자를 도시한 도면이다. 18A to 18F illustrate a circuit protection device according to an eighteenth embodiment of the present invention.

본 발명의 제18 실시예에 따른 회로 보호 소자(1800)는 제1 내지 제5 세라믹 시트(1810 내지 1850)를 포함한다. The circuit protection device 1800 according to the eighteenth embodiment of the present invention includes first to fifth ceramic sheets 1810 to 1850.

도 18a 및 도 18b를 참조하면, 상기 세라믹 시트는 제1 세라믹 시트(1820), 제2 세라믹 시트(1830), 제3 세라믹 시트(1840), 제4 세라믹 시트(1810), 제5 세라믹 시트(1860)의 순으로 적층되며, 제3 세라믹 시트(1840) 및 제4 세라믹 시트(1810)에는 각각 관통홀(1845, 1815)이 형성되고, 상기 관통홀(1845, 1815)에는 각각 제1 및 제2 회로 보호 패턴(1842, 1812)이 충진된다. 18A and 18B, the ceramic sheet may include a first ceramic sheet 1820, a second ceramic sheet 1830, a third ceramic sheet 1840, a fourth ceramic sheet 1810, and a fifth ceramic sheet ( 1860, the through holes 1845 and 1815 are formed in the third ceramic sheet 1840 and the fourth ceramic sheet 1810, respectively, and the first and the first holes are formed in the through holes 1845 and 1815, respectively. Two circuit protection patterns 1882 and 1812 are filled.

도 18c를 참조하면, 제2 세라믹 시트(1830)에는 서로 대향하는 양 단부를 가로지르도록 저항 패턴(1831)이 형성되며, 제3 세라믹 시트(1840)에는 상기 시트의 일단부로부터 상기 제1 회로 보호 패턴(1842)의 상부의 적어도 일부를 덮도록 제1 내부 전극(1841)이 형성되며, 제5 세라믹 시트(1860)에는 적층 후 제4 세라믹 시트(1810)의 제2 회로 보호 패턴(1812)과 연결되도록 상기 시트의 타단부로부터 상기 제2 회로 보호 패턴(1812)과 적어도 일부 중첩되는 위치까지 연장되는 제2 내부 전극(1861)이 형성된다. 또한, 제4 세라믹 시트(1810)에는 상기 저항 패턴(1831)과 교차하는 방향으로 시트의 양 단부로 연장되는 제3 내부 전극(1811)이 형성된다. 이때, 상기 저항 패턴(1831)의 양단의 저항값은, 예를 들어 10옴 이상으로 하는 것이 바람직하다. Referring to FIG. 18C, a resistance pattern 1831 is formed on the second ceramic sheet 1830 so as to cross both ends facing each other, and the third ceramic sheet 1840 includes the first circuit from one end of the sheet. The first internal electrode 1841 is formed to cover at least a portion of the upper portion of the protection pattern 1842, and the second circuit protection pattern 1812 of the fourth ceramic sheet 1810 after lamination is formed on the fifth ceramic sheet 1860. The second internal electrode 1861 extends from the other end of the sheet to a position at least partially overlapping with the second circuit protection pattern 1812. In addition, a third internal electrode 1811 is formed in the fourth ceramic sheet 1810 and extends to both ends of the sheet in a direction crossing the resistance pattern 1831. At this time, it is preferable that the resistance value at both ends of the resistance pattern 1831 be 10 ohms or more, for example.

즉, 이와 같은 회로 보호 소자는, 제3 세라믹 시트(1840)의 상부의 일단부에서 상기 제1 회로 보호 패턴(1842)의 상부로 연장되는 제1 내부 전극(1841)과, 제4 세라믹 시트(1810)의 하부의 타단부에서 상기 제2 회로 보호 패턴(1812)의 하부로 연장되는 제2 내부 전극(1861)과, 상기 제1 회로 보호 패턴(1842)과 제2 회로 보호 패턴(1812)의 사이에서 상기 제1 내부 전극(1841) 및 제2 내부 전극(1861)과 교차하여 형성되는 제3 내부 전극(1811)을 포함하여 형성된다. In other words, the circuit protection device may include a first internal electrode 1841 and a fourth ceramic sheet extending from one end portion of the upper portion of the third ceramic sheet 1840 to the upper portion of the first circuit protection pattern 1842. The second internal electrode 1861 extending below the second circuit protection pattern 1812 at the other end of the lower portion of the 1810, and the first circuit protection pattern 1882 and the second circuit protection pattern 1812. And a third internal electrode 1811 formed to intersect the first internal electrode 1841 and the second internal electrode 1881.

본 발명의 실시예에서 상기 제2 세라믹 시트(1830)에는 저항 패턴(1831)을 형성한 것으로 설명하였지만, 이와는 달리 상기 저항 패턴(1831) 대신에 도전성 물질로 전극 패턴을 형성할 수도 있다. In the exemplary embodiment of the present invention, the second ceramic sheet 1830 has been described as having a resistive pattern 1831. Alternatively, an electrode pattern may be formed of a conductive material instead of the resistive pattern 1831.

이때, 상기 관통홀(1845, 1815)의 지름은 100 내지 500㎛ 정도인 것이 바람직하며, 상기 각 관통홀은 서로 중첩하도록 형성되는 것이 바람직하다. 또한, 상기 세라믹 시트의 두께는 10 내지 50㎛ 정도인 것이 바람직하다. In this case, the diameters of the through holes 1845 and 1815 are preferably about 100 to 500 μm, and the through holes are preferably formed to overlap each other. In addition, the thickness of the ceramic sheet is preferably about 10 to 50㎛.

도 18d 및 도 18e를 참조하면, 제1 외부 전극(1860a)의 일측은 저항 패턴(1831)의 일단 및 제1 내부 전극(1841)과 연결되며, 제1 외부 전극(1860a)의 타측은 저항 패턴(1831)의 타단 및 제2 내부 전극(1861)과 연결된다. 또한, 제2 외부 전극(1860b)의 일측과 타측은 각각 제3 내부 전극(1811)의 일단과 타단에 연결된다. 18D and 18E, one side of the first external electrode 1860a is connected to one end of the resistance pattern 1831 and the first internal electrode 1841, and the other side of the first external electrode 1860a is a resistance pattern. It is connected to the other end of 1183 and the second internal electrode 1861. In addition, one side and the other side of the second external electrode 1860b are connected to one end and the other end of the third internal electrode 1811, respectively.

도 18f에 도시한 바와 같이, 본 발명의 제18 실시예에 따른 상기 회로 보호 소자는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 접지로 흘려줄 수 있다. As shown in FIG. 18F, the circuit protection device according to the eighteenth embodiment of the present invention may connect between a transmission / reception port used in an electronic device and a ground to allow static electricity flowing from the transmission / reception port to ground.

여기서, 저항 패턴(1831)의 일단 및 제1 내부 전극(1841)과 연결된 제1 외부 전극(1860a)의 일측이 입력 신호단과 연결되고, 저항 패턴(1831)의 타단 및 제2 내부 전극(1861)과 연결된 제1 외부 전극(1860a)의 타측이 시스템과 연결된다. 또한, 제2 외부 전극(1860b)의 양단은 각각 접지와 연결된다. Here, one end of the resistance pattern 1831 and one side of the first external electrode 1860a connected to the first internal electrode 1841 are connected to the input signal terminal, and the other end of the resistance pattern 1831 and the second internal electrode 1861 are provided. The other side of the first external electrode 1860a connected to is connected to the system. In addition, both ends of the second external electrode 1860b are connected to ground, respectively.

즉, 입력 신호단에서 입력된 신호는 저항 패턴(1831)을 통하여 시스템단으로 전달되며, 입력 신호단에서 생성되는 정전기는 제1 내부 전극(1841), 회로 보호 패턴(1842)과 제3 내부 전극(1811)을 통하여 접지에 흐르게 된다. 또한, 시스템단에서 생성되는 정전기는 제2 내부 전극(1861), 회로 보호 패턴(1812)과 제3 내부 전극(1811)을 통하여 접지에 흐르게 된다. 이때, 상기 저항 패턴의 저항값을 크게 하면, 입력 신호에 더해지는 노이즈를 제거할 수도 있다. That is, the signal input from the input signal terminal is transmitted to the system terminal through the resistance pattern 1831, and the static electricity generated at the input signal terminal is the first internal electrode 1841, the circuit protection pattern 1882, and the third internal electrode. It flows to ground through 1811. In addition, the static electricity generated at the system stage flows to the ground through the second internal electrode 1861, the circuit protection pattern 1812, and the third internal electrode 1811. In this case, when the resistance value of the resistance pattern is increased, noise added to the input signal may be removed.

이와 같은 구성의 회로 보호 소자는 서로 대향하는 내부 전극에 형성되는 커패시터의 커패시턴스 값을 매우 낮게 할 수 있으며 또한 미세하게 조절할 수 있다. 따라서, 상기 회로 보호 소자는 고주파를 사용하는 송수신 포트에서 커패시턴스 값이 변하거나 그로 인한 신호 왜곡 현상이 발생하지 않는다. The circuit protection device having such a configuration can make the capacitance value of the capacitors formed on the internal electrodes facing each other very low and can be finely adjusted. Accordingly, the circuit protection device does not change the capacitance value or cause signal distortion due to high frequency transmission and reception ports.

상기와 같은 회로 보호 소자(1800)는 다음과 같은 방법으로 제조된다. The circuit protection device 1800 as described above is manufactured by the following method.

먼저, 제1 실시예와 동일하게 세라믹 시트를 제조한다. 상기 세라믹 시트의 두께는 10㎛ 내지 50㎛ 정도가 바람직하다. 또한, 시트는 유전체인 세라믹을 수지와 섞어서 사용해도 좋고, 페라이트 등의 자성체와 섞어서 제조해도 좋다. 상기 시트의 비유전율(εr)은 4.0 내지 10.0 인 것이 바람직하다. First, a ceramic sheet is manufactured in the same manner as in the first embodiment. The thickness of the ceramic sheet is preferably about 10 μm to 50 μm. In addition, the sheet may be used by mixing a ceramic, which is a dielectric, with a resin, or by mixing with a magnetic material such as ferrite. It is preferable that the dielectric constant epsilon r of the sheet is 4.0 to 10.0.

다음으로, 상기 시트 상에 지름 100 내지 500㎛ 정도의 관통홀(1845, 1815)을 펀칭등의 방법을 이용하여 형성한다. 다음으로, 회로 보호 패턴(1842, 1812)을 상기 관통홀(1845, 1815)을 충진시킨다. Next, through holes 1845 and 1815 having a diameter of about 100 to 500 µm are formed on the sheet by a method such as punching. Next, the circuit protection patterns 1882 and 1812 fill the through holes 1845 and 1815.

상기 회로 보호 패턴은 PVA(Polyvinyl Alcohol) 나 PVB(Polyvinyl Butyral) 등의 유기물에 RuO₂, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 상기 회로 보호 패턴(1842, 1812)은 상기 혼합 물질에 ZnO 등의 배리스터 물질 또는 Al₂O₃ 등의 절연성 세라믹 물질을 더 섞어서 형성할 수도 있다. The circuit protection pattern may be formed of a material in which conductive materials such as RuO ₂ , Pt, Pd, Ag, Au, Ni, Cr, and W are mixed with organic materials such as polyvinyl alcohol (PVA) or polyvinyl butyral (PVB). In addition, the circuit protection patterns 1882 and 1812 may be formed by further mixing a varistor material such as ZnO or an insulating ceramic material such as Al ₂ O ₃ with the mixed material.

다음으로, 상기 시트 상에 원하는 패턴의 내부 전극 및 저항 패턴을 형성한다. 즉, 시트의 상부에 전극 패턴의 스크린을 이용하여 스크린 프린팅(screen printing) 등의 방법으로 Pd, Ag/Pd, Ag 등의 도전성 페이스트(paste)를 인쇄하여 내부 전극 및 저항 패턴을 형성한다.Next, an internal electrode and a resistance pattern of a desired pattern are formed on the sheet. That is, conductive pastes such as Pd, Ag / Pd, and Ag are printed by screen printing using a screen of electrode patterns on the sheet to form internal electrodes and resistance patterns.

계속하여, 상기 기체를 소성로에서 230 내지 350℃의 온도로 20시간 내지 40 시간 동안 가소(Burn-out)하여 바인더 성분을 제거하고, 700 내지 900℃의 온도로 20 내지 40시간 동안 소성한다. Subsequently, the gas is calcined (burned out) at a temperature of 230 to 350 ° C. for 20 to 40 hours in a kiln to remove the binder component, and calcined at a temperature of 700 to 900 ° C. for 20 to 40 hours.

이후, 상기 소성로에서 소성된 세라믹 기체의 외부면에 외부 전극(1860a, 1860b)을 형성하고, 이를 600 내지 800℃의 온도로 30분 내지 2시간 동안 소성하여 본 발명의 제18 실시예에 따른 회로 보호 소자를 완성한다. Thereafter, external electrodes 1860a and 1860b are formed on the outer surface of the ceramic substrate fired in the firing furnace, and then fired for 30 minutes to 2 hours at a temperature of 600 to 800 ° C. according to the eighteenth embodiment of the present invention. Complete the protection element.

본 발명의 권리 범위는 앞에서 설명한 각 실시예에 한정되는 것이 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자에 의한 모든 변경 및 개량도 본 발명의 권리 범위에 속한다. The scope of the present invention is not limited to each embodiment described above, but all changes and improvements made by those skilled in the art using the basic concept of the present invention defined in the claims also belong to the scope of the present invention.

상술한 바와 같이, 본 발명에 따른 회로 보호 소자는 전자기기에서 사용되는 송수신 포트와 접지 사이에 연결하여 해당 송수신 포트에서 유입되는 정전기를 회로 보호 패턴의 방전을 이용하여 송수신 신호의 왜곡 없이 접지로 흘려줄 수 있다. As described above, the circuit protection device according to the present invention is connected between the transmission and reception port used in the electronic device and the ground to flow the static electricity flowing from the transmission and reception port to the ground without distortion of the transmission and reception signal using the discharge of the circuit protection pattern Can give

또한, 상기 회로 보호 소자는 내부 전극의 절단 영역에 형성되는 커패시터의 커패시턴스 값을 매우 낮게, 또한 미세하게 조절하여 고주파를 사용하는 송수신 포트에서 커패시턴스 값이 변하거나 그로 인한 신호 왜곡 현상을 억제하면서 정전기를 접지로 흘려줄 수 있다. In addition, the circuit protection element may adjust the capacitance value of the capacitor formed in the cutting region of the internal electrode very low, and finely adjust static electricity while suppressing the signal distortion caused by the capacitance value change in the transmission and reception port using high frequency Can be flowed to ground.

또한, 이와 같은 회로 보호 소자는 제조 공정이 간단하여 낮은 제조 단가로 제조할 수 있다. In addition, such a circuit protection element can be manufactured at a low manufacturing cost since the manufacturing process is simple.

Claims (23)

세라믹 시트; Ceramic sheet; 상기 세라믹 시트 상에 형성되며 적어도 하나의 절단 영역을 포함하여 이격된 내부 전극; 및Internal electrodes formed on the ceramic sheet and spaced apart from each other, including at least one cut region; And 상기 절단 영역을 덮도록 상기 세라믹 시트 상에 형성되고, 도전성 입자를 구비하는 적어도 하나의 회로 보호 패턴을 포함하는 정전기 보호 소자. And at least one circuit protection pattern formed on the ceramic sheet so as to cover the cut region and including conductive particles. 세라믹 시트; Ceramic sheet; 상기 세라믹 시트 상에 형성되며 각기 적어도 하나의 절단 영역을 포함하는 복수의 이격된 내부 전극; A plurality of spaced internal electrodes formed on the ceramic sheet and each including at least one cut region; 상기 적어도 하나의 절단 이격된 영역을 각기 덮도록 상기 세라믹 시트 상에 형성되고, 도전성 입자를 구비하는 복수의 회로 보호 패턴; 및A plurality of circuit protection patterns formed on the ceramic sheet to cover the at least one cut-off region, respectively, and including conductive particles; And 상기 복수의 이격된 내부 전극들을 서로 연결하는 연결 전극을 포함하는 정전기 보호 소자. And a connection electrode connecting the plurality of spaced internal electrodes to each other. 청구항 1 또는 청구항 2에 있어서, The method according to claim 1 or 2, 상기 회로 보호 패턴은 유기물과 RuO₂, Pt, Pd, Ag, Au, Ni, Cr, W 중 적어도 어느 하나의 상기 도전성 입자를 구비하는 도전성 물질을 혼합하여 형성한 것을 특징으로 하는 정전기 보호 소자.The circuit protection pattern is formed by mixing an organic material and a conductive material having at least one of RuO ₂ , Pt, Pd, Ag, Au, Ni, Cr, and the conductive particles. 청구항 3에 있어서, The method according to claim 3, 상기 회로 보호 패턴에는 Al₂O₃ 등의 절연성 세라믹 물질 및 ZnO 등의 배리스터 물질 중 적어도 어느 하나의 물질이 더 혼합된 것을 특징으로 하는 정전기 보호 소자. The circuit protection pattern further comprises at least one of an insulating ceramic material such as Al ₂ O ₃ and a varistor material such as ZnO. 청구항 1 또는 청구항 2에 있어서, The method according to claim 1 or 2, 상기 절단 영역의 폭은 1 내지 9 ㎛ 인 것을 특징으로 하는 정전기 보호 소자. The width of the cut region is 1 to 9 ㎛ characterized in that the electrostatic protection device. 청구항 1 또는 청구항 2에 있어서, The method according to claim 1 or 2, 상기 절단 영역의 상기 세라믹 시트에 형성된 관통홀을 더 포함하고, Further comprising a through hole formed in the ceramic sheet of the cut region, 상기 관통홀에는 상기 회로 보호 패턴이 충진되는 것을 특징으로 하는 정전기 보호 소자. And the circuit protection pattern is filled in the through hole. 청구항 1 또는 청구항 2에 있어서, The method according to claim 1 or 2, 상기 내부 전극의 각 단부와 연결되는 외부 전극을 더 포함하는 것을 특징으로 하는 정전기 보호 소자. And an external electrode connected to each end of the inner electrode. 청구항 1 또는 청구항 2에 있어서, The method according to claim 1 or 2, 상기 내부 전극 및 상기 회로 보호 패턴이 형성된 복수의 세라믹 시트가 복수개 적층된 것을 특징으로 하는 정전기 보호 소자. And a plurality of ceramic sheets on which the internal electrodes and the circuit protection pattern are formed are stacked. 청구항 1 또는 청구항 2에 있어서, The method according to claim 1 or 2, 상기 내부 전극 및 상기 회로 보호 패턴이 형성된 상기 세라믹 시트의 상부 또는 하부 중 적어도 어느 한쪽에 적층된 세라믹 시트를 더 포함하는 것을 특징으로 하는 정전기 보호 소자. And a ceramic sheet stacked on at least one of an upper portion and a lower portion of the ceramic sheet on which the internal electrode and the circuit protection pattern are formed. 청구항 1에 있어서, The method according to claim 1, 상기 세라믹 시트 상에 복수의 내부 전극이 형성되는 것을 특징으로 하는 정전기 보호 소자. And a plurality of internal electrodes are formed on the ceramic sheet. 청구항 2에 있어서, The method according to claim 2, 상기 복수의 이격된 내부 전극은 서로 평행하게 연장된 것을 특징으로 하는 정전기 보호 소자. And the plurality of spaced inner electrodes extend in parallel to each other. 청구항 2에 있어서, The method according to claim 2, 상기 연결 전극은 사행형(蛇行形)으로 형성된 것을 특징으로 하는 정전기 보호 소자. And the connection electrode is formed in a meandering shape. 청구항 2에 있어서, The method according to claim 2, 상기 복수의 이격된 내부 전극은 상기 세라믹 시트의 대향하는 양 단부를 가로지르도록 형성되고, 상기 연결 전극은 일 단부에 인접한 내부 전극 간을 연결하는 정전기 보호 소자. And the plurality of spaced apart internal electrodes are formed to cross opposing opposite ends of the ceramic sheet, and the connection electrode connects between internal electrodes adjacent to one end. 삭제delete 삭제delete 삭제delete 관통홀이 형성된 세라믹 시트; A ceramic sheet having a through hole formed therein; 상기 관통홀에 충진되고, 도전성 입자를 구비하는 회로 보호 패턴; A circuit protection pattern filled in the through hole and including conductive particles; 상기 세라믹 시트의 상부의 일단부에서 상기 회로 보호 패턴의 상부로 연장되는 제1 내부 전극; 및A first internal electrode extending from an end of an upper portion of the ceramic sheet to an upper portion of the circuit protection pattern; And 상기 세라믹 시트의 하부의 타단부에서 상기 회로 보호 패턴의 하부로 연장되는 제2 내부 전극을 포함하고, A second internal electrode extending from the other end of the lower portion of the ceramic sheet to the lower portion of the circuit protection pattern; 상기 세라믹 시트의 두께는 10㎛ 내지 50㎛인 것을 특징으로 하는 정전기 보호 소자. The ceramic sheet has a thickness of 10 μm to 50 μm. 청구항 17에 있어서, The method according to claim 17, 상기 관통홀의 지름은 100㎛ 내지 500㎛인 것을 특징으로 하는 정전기 보호 소자. Electrostatic protection device, characterized in that the through hole has a diameter of 100㎛ to 500㎛. 관통홀이 형성된 제1 및 제2 세라믹 시트;First and second ceramic sheets having through holes formed therein; 상기 관통홀에 충진되고, 도전성 입자를 구비하는 제1 및 제2 회로 보호 패턴; 및 First and second circuit protection patterns filled in the through holes and including conductive particles; And 제1 세라믹 시트의 상부의 일단부에서 상기 제1 회로 보호 패턴의 상부로 연장되는 제1 내부 전극;A first internal electrode extending from one end of an upper portion of a first ceramic sheet to an upper portion of the first circuit protection pattern; 제2 세라믹 시트의 하부의 타단부에서 상기 제2 회로 보호 패턴의 하부로 연장되는 제2 내부 전극; 및A second internal electrode extending from the other end of the lower portion of the second ceramic sheet to the lower portion of the second circuit protection pattern; And 상기 제1 회로 보호 패턴과 제2 회로 보호 패턴의 사이에서 상기 제1 내부 전극 및 제2 내부 전극과 교차하여 형성되는 제3 내부 전극을 포함하는 정전기 보호 소자. And a third internal electrode formed to intersect the first internal electrode and the second internal electrode between the first circuit protection pattern and the second circuit protection pattern. 청구항 19에 있어서, The method according to claim 19, 상기 시트의 두께는 10㎛ 내지 50㎛인 것을 특징으로 하는 정전기 보호 소자. The sheet has a thickness of 10㎛ to 50㎛ electrostatic protection device, characterized in that. 청구항 20에 있어서, The method of claim 20, 상기 관통홀의 지름은 100㎛ 내지 500㎛인 것을 특징으로 하는 정전기 보호 소자. Electrostatic protection device, characterized in that the through hole has a diameter of 100㎛ to 500㎛. 청구항 19 내지 청구항 21 중 어느 한 항에 있어서, The method according to any one of claims 19 to 21, 시트의 양단부를 가로지르는 전극 패턴이 형성되는 시트를 더 적층하는 것을 특징으로 하는 정전기 보호 소자. Electrostatic protection element, characterized in that further stacking the sheet is formed an electrode pattern across the both ends of the sheet. 청구항 22에 있어서, The method according to claim 22, 상기 전극 패턴의 양단부에서의 저항값은 10 옴 이상인 것을 특징으로 하는 정전기 보호 소자. And a resistance value at both ends of the electrode pattern is 10 ohms or more.

Images