KR100809339B1 - 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 - Google Patents

저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100809339B1
KR100809339B1 KR1020060131245A KR20060131245A KR100809339B1 KR 100809339 B1 KR100809339 B1 KR 100809339B1 KR 1020060131245 A KR1020060131245 A KR 1020060131245A KR 20060131245 A KR20060131245 A KR 20060131245A KR 100809339 B1 KR100809339 B1 KR 100809339B1
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
bias
memory cell
write
level
Prior art date
Application number
KR1020060131245A
Other languages
English (en)
Inventor
강상범
조우영
오형록
박준민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060131245A priority Critical patent/KR100809339B1/ko
Priority to US11/957,756 priority patent/US7920405B2/en
Priority to TW096149039A priority patent/TW200842877A/zh
Application granted granted Critical
Publication of KR100809339B1 publication Critical patent/KR100809339B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치가 제공된다. 비휘발성 메모리 장치는 다수의 워드 라인, 다수의 비트 라인, 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이로, 각 비휘발성 메모리 셀은 각 워드 라인 및 각 비트 라인 사이에 커플링된 가변 저항 물질과 억세스 소자를 포함하고, 가변 저항 물질은 저장되는 데이터에 따라 저항 레벨이 변하는 메모리 셀 어레이, 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하는 선택 회로, 및 선택된 비휘발성 메모리 셀과 커플링된 비트 라인을 통해서 선택된 비휘발성 메모리 셀에 라이트 바이어스(write bias)를 제공하여 선택된 비휘발성 메모리 셀에 데이터를 라이트하되, 라이트 바이어스를 소정 전압 레벨에서부터 선택된 비휘발성 메모리 셀의 저항 레벨이 변화할 때까지 상승시키는 어댑티브(adaptive) 라이트 회로를 포함한다.
비휘발성 메모리 장치, 모니터링, 라이트 바이어스, 상승

Description

저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법{Nonvolatile memory device using variable resistive element and operating method thereof}
도 1 및 도 2는 본 발명의 실시예들에 따른 비휘발성 메모리 장치에서 사용되는 비휘발성 메모리 셀의 동작 특성을 설명하기 위한 도면들이다.
도 3은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 4a 내지 도 4d는 본 발명의 실시예들에 따른 비휘발성 메모리 장치에서 사용되는 라이트 전압의 형태를 설명하기 위한 도면들이다.
도 5a 및 도 5b는 비휘발성 메모리 장치에 리셋 데이터를 라이트하는 것을 설명하기 위한 순서도 및 타이밍도이다.
도 6a 및 도 6b는 비휘발성 메모리 장치에 셋 데이터를 라이트하는 것을 설명하기 위한 순서도 및 타이밍도이다.
도 7은 라이트 동작 전에 프리 리드(PRE-READ)하는 것을 설명하기 위한 개괄적인 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 9a는 도 8의 라이트 바이어스 발생부의 예시적 회로도이고, 도 9b은 도 9a의 라이트 바이어스 발생부의 동작을 설명하기 위한 타이밍도이다
도 10a는 도 8의 라이트 바이어스 발생부의 다른 예시적 회로도이고, 도 10b는 도 10a의 라이트 바이어스 발생부의 동작을 설명하기 위한 타이밍도이다.
도 11은 본 발명의 실시예들에 따른 비휘발성 메모리 장치에 사용될 수 있는 비휘발성 메모리 셀의 여러가지 예들을 설명하기 위한 회로도이다.
(도면의 주요부분에 대한 부호의 설명)
112 : 비휘발성 메모리 셀 120 : 로우 선택 회로
130 : 컬럼 선택 회로 200 : 어댑티브 라이트 회로
210 : 센싱 회로 220 : 라이트 바이어스 제어 회로
본 발명은 비휘발성 메모리 장치 및 그 구동 방법에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 저항 메모리 장치(RRAM: Resistive RAM), 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 가변 저항체의 저항 변화(RRAM), 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저 항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 저항 메모리 셀은 상부 전극과 하부 전극 사이에 가변 저항 물질을 포함하고, 상부 및 하부 전극에 제공되는 전압에 따라 가변 저항 물질의 저항 레벨이 변하는 특성을 갖는다. 특히, 가변 저항 물질 내에는 셀 전류의 전류 경로(current path) 역할을 하는 필라멘트가 형성되어 있는데, 필라멘트가 일부 끊어져 있는 상태를 리셋 상태, 고저항 상태, 리셋 데이터(1데이터)로 정의하고, 필라멘트가 연결되어 있는 상태를 셋 상태, 저저항 상태, 셋 데이터(0데이터)로 정의한다.
필라멘트를 끊을 정도의 전압 레벨을 갖는 리셋 전압을 제공하여 저항 메모리 셀에 리셋 데이터를 라이트하고, 필라멘트를 다시 이을 수 있는 정도의 전압 레벨을 갖는 셋 전압을 제공하여 저항 메모리 셀에 셋 데이터를 라이트한다. 또한, 필라멘트 상태가 변하지 않을 정도의 낮은 전압 레벨을 갖는 전압을 제공하여, 저장되어 있는 데이터가 리셋 데이터인지 셋 데이터인지를 리드한다.
본 발명이 이루고자 하는 기술적 과제는, 라이트 동작의 신뢰성이 높은 비휘발성 메모리 장치에 관한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 라이트 동작의 신뢰성이 높은 비휘발성 메모리 장치의 구동 방법에 관한 것이다
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 장치의 일 태양은 다수의 워드 라인, 다수의 비트 라인, 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이로, 각 비휘발성 메모리 셀은 각 워드 라인 및 각 비트 라인 사이에 커플링된 가변 저항 물질과 억세스 소자를 포함하고, 가변 저항 물질은 저장되는 데이터에 따라 저항 레벨이 변하는 메모리 셀 어레이, 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하는 선택 회로, 및 선택된 비휘발성 메모리 셀과 커플링된 비트 라인을 통해서 선택된 비휘발성 메모리 셀에 라이트 바이어스(write bias)를 제공하여 선택된 비휘발성 메모리 셀에 데이터를 라이트하되, 라이트 바이어스를 소정 전압 레벨에서부터 선택된 비휘발성 메모리 셀의 저항 레벨이 변화할 때까지 상승시키는 어댑티브(adaptive) 라이트 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 장치의 다른 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이로, 각 비휘발성 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 메모리 셀 어레이, 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하는 선택 회로, 및 선택된 비휘발성 메모리 셀의 저항 레벨을 실시간으로 모니터링하면서 선택된 비휘발성 메모리 셀에 소정 전압 레벨에서부터 점점 상승하는 라이트 바이어스(write bias)를 제공하되, 선택된 비휘발성 메모리 셀의 저항 레벨이 변화되면 더 이상 라이트 바이어스의 전압 레벨을 상승시키지 않는 어댑티브 라이 트 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 장치의 또 다른 태양은 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 비휘발성 메모리 셀, 비휘발성 메모리 셀을 관통하여 흐르는 셀 전류에 의해 전압 레벨이 변하는 센싱 노드, 센싱 노드의 전압 레벨과, 기준 전압 레벨을 비교하여 그 결과를 출력하는 센싱 회로, 및 센싱 노드를 통해서 선택된 비휘발성 메모리 셀에 라이트 바이어스를 제공하되, 센싱 회로의 출력 결과에 따라 라이트 바이어스의 바이어스 레벨을 상승시키는 라이트 바이어스 제공 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 비휘발성 메모리 장치의 구동 방법의 일 태양은 다수의 비휘발성 메모리 셀을 제공하되, 각 비휘발성 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하고, 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하고, 비휘발성 메모리 셀의 저항 레벨을 실시간으로 모니터링하면서 선택된 비휘발성 메모리 셀에 소정 전압 레벨에서부터 점점 상승하는 라이트 바이어스(write bias)를 제공하여 선택된 비휘발성 메모리 셀에 데이터를 라이트하되, 선택된 비휘발성 메모리 셀의 저항 레벨이 변화되면 더 이상 라이트 바이어스의 전압 레벨을 상승시키지 않는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 실시예들은 저항 메모리 장치(RRAM: Resistive RAM)를 이용하여 설명할 것이다. 그러나, 본 발명은 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 강유전체 메모리 장치(FRAM: Ferroelectric RAM), 자기 메모리 장치(MRAM: Magnetic RAM)와 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1 및 도 2는 본 발명의 실시예들에 따른 비휘발성 메모리 장치에서 사용되는 비휘발성 메모리 셀의 동작 특성을 설명하기 위한 도면들이다.
우선 도 1을 참조하면, 비휘발성 메모리 셀은 상부 전극(1)과 하부 전극(3) 사이에 가변 저항 물질(2)을 포함하고, 상부 및 하부 전극(1, 3)에 제공되는 바이어스에 따라 가변 저항 물질(2)의 저항 레벨이 변하는 특성을 갖는다. 이러한 비휘발성 메모리 셀에 대한 예로는 미국특허공개공보 2005-58009호, 미국특허공개공보 2004-27849호 등에 개시되어 있다. 가변 저항 물질(2)로는 NiO와 같은 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다. 특히, 가변 저항 물질(2) 내에는 필라멘트(4)가 형성되어 있는데, 필라멘트(4)는 상부 전극(1)과 하부 전극(3) 사이를 흐르는 셀 전류의 전류 경로(current path)가 된다.
상부 및 하부 전극(1,3)에 리셋 바이어스(Wbias_RESET)를 제공함으로써 비휘 발성 메모리 셀에 리셋 데이터를 라이트한다. 리셋 데이터는 가변 저항 물질(2) 내의 필라멘트(4a)가 오픈(open)된 상태이므로, 고저항 상태이다. 반면, 상부 및 하부 전극(1,3)에 셋 바이어스(Wbias_SET)를 제공함으로써 비휘발성 메모리 셀에 셋 데이터를 라이트한다. 셋 데이터는 가변 저항 물질(2) 내의 필라멘트(4b)가 쇼트(short)된 상태이므로, 저저항 상태이다. 리셋 바이어스(Wbias_RESET)는 수㎲ 정도의 긴 시간 동안 제공되고, 셋 바이어스(Wbias_SET)는 수 ns 정도의 짧은 시간동안 제공된다.
도 2의 x축은 상부 및 하부 전극(1,3)에 제공되는 전압(V)이고, y축은 가변 저항 물질(2)을 관통하여 흐르는 전류(I)를 도시한 것이다. 도 2에서는 이해의 편리를 위해서 y축 값은 로그 스케일(log-scale)로 도시하였다. 그래프(I_SET)는 리셋 데이터가 저장되어 있는 가변 저항 물질(2)에 셋 데이터를 라이트하기 위해, 가변 저항 물질(2)에 제공되는 전압을 상승시키면서 가변 저항 물질(2)을 관통하여 흐르는 셀 전류의 변화를 도시한 것이다. 그래프(I_RESET)는 셋 데이터가 저장되어 있는 가변 저항 물질(2)에 리셋 데이터를 라이트하기 위해, 가변 저항 물질(2)에 인가되는 전압을 상승시키면서 가변 저항 물질(2)을 관통하여 흐르는 셀 전류의 변화를 도시한 것이다. 그래프(I_SET)를 보면, 셋 임계 전압(Vth.SET) 이상의 전압에서 셀 전류가 갑자기 증가하였기 때문에 가변 저항 물질(2)의 저항 레벨이 고저항에서 저저항으로 바뀌었음을 알 수 있고, 이 때, 가변 저항 물질(2) 내에 셋 데이터가 라이트됨을 알 수 있다. 또한, 그래프(I_RESET)를 보면, 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET) 사이의 전압에서 셀 전류가 갑자기 감소하 였기 때문에 가변 저항 물질(2)의 저항 레벨이 저저항에서 고저항으로 바뀌었음을 알 수 있고, 이 때, 가변 저항 물질(2) 내에 리셋 데이터가 라이트됨을 알 수 있다.
도 3은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 4a 내지 도 4d는 본 발명의 실시예들에 따른 비휘발성 메모리 장치에서 사용되는 라이트 전압의 형태를 설명하기 위한 도면들이다.
우선 도 3을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 선택 회로(120, 130), 어댑티브(adaptive) 라이트 회로(200)를 포함한다.
메모리 셀 어레이는 다수의 워드 라인(WL), 다수의 비트 라인(BL), 다수의 비휘발성 메모리 셀(112)을 포함한다. 다만, 도 3에서는 설명의 편의를 위해서 다수의 비휘발성 메모리 셀(112) 중 선택된 비휘발성 메모리 셀(112)만을 도시하였다. 즉, 컬럼 선택 회로(130)는 컬럼 선택 신호(YSEL)를 제공받아 비트 라인(BL)을 선택하고, 로우 선택 회로(120)는 로우 선택 신호(XSEL)를 제공받아 워드 라인(WL)을 선택하여, 데이터를 라이트할 비휘발성 메모리 셀(112)을 선택한다.
비휘발성 메모리 셀(112)은 워드 라인(WL)과 비트 라인(BL) 사이에 커플링되고, 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 소자(Rc)와, 가변 저항 소자(Rc)에 흐르는 전류를 제어하는 억세스 소자(Ac)를 포함할 수 있다. 도 3에서는 억세스 소자(Ac)로 가변 저항 소자(Rc)와 직렬로 연결된 트랜지스터를 예를 들었으나, 이에 한정되는 것은 아니다. 가변 저항 소자(Rc)는 도 1에 도시된 바와 같 이, 상부 전극(1)과 하부 전극(3) 사이에 형성된 가변 저항 물질(2)을 포함할 수 있다.
어댑티브 라이트 회로(200)는 비휘발성 메모리 셀(112)에 라이트 바이어스(Wbias)를 제공하여, 선택된 비휘발성 메모리 셀(112)에 데이터를 라이트한다. 즉, 셋 바이어스(Wbias_SET)를 제공하여 셋 데이터를 라이트하고, 리셋 바이어스(Wbias_RESET)를 제공하여 리셋 데이터를 라이트한다. 그런데, 본 발명의 일 실시예에서 어댑티브 라이트 회로(200)는 메모리 셀 어레이 내의 다수의 비휘발성 메모리 셀(112) 각각에 리셋 데이터 또는 셋 데이터를 정확하게 라이트할 수 있는 바이어스 레벨을 찾아 리셋 바이어스(Wbias_RESET) 또는 셋 바이어스(Wbias_SET)를 제공한다. 또한, 도면에서는 라이트 바이어스(Wbias)이 비트 라인(BL)을 통해서 비휘발성 메모리 셀(112)에 제공되었으나, 이에 한정되는 것은 아니다. 본 발명이 속하는 기술의 당업자는 이를 적절하게 변형할 수 있다.
한편, 전술한 바와 같이, 셋 데이터를 라이트하려면 셋 임계 전압(Vth.SET) 이상의 셋 바이어스(Wbias_SET)를 비휘발성 메모리 셀(112)에 제공해야 하고, 리셋 데이터를 라이트하려면 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET) 사이의 리셋 바이어스(Wbias_RESET)를 비휘발성 메모리 셀(112)에 제공해야 한다. 그런데, 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET)은 메모리 셀 어레이 내의 다수의 비휘발성 메모리 셀(112) 각각마다 편차가 있다. 따라서, 리셋 바이어스(Wbias_RESET)는 각각의 비휘발성 메모리 셀(112)의 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET) 사이의 바이어스 레벨을 가져야 하는데, 이러한 레벨을 찾기가 매우 어렵다. 또한, 셋 바이어스(Wbias_SET)는 각각의 비휘발성 메모리 셀(112)의 셋 임계 전압(Vth.SET) 이상의 바이어스 레벨을 가져야 한다. 그런데, 셋 바이어스(Wbias_SET)가 너무 높은 바이어스 레벨을 가질 경우에는, 필라멘트가 고착화되어 다시 리셋 데이터를 라이트할 수 없다. 따라서, 셋 바이어스(Wbias_SET)는 셋 임계 전압(Vth.SET)의 바이어스 레벨보다 아주 높은 레벨을 가져서는 안되는데, 이러한 조건을 만족하는 레벨을 찾기도 매우 어렵다.
따라서, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 어댑티브 라이트 회로(200)는 선택된 비휘발성 메모리 셀(112)의 저항 레벨을 실시간으로 모니터링하면서, 선택된 비휘발성 메모리 셀(112)에 소정 바이어스 레벨에서부터 점점 상승하는 라이트 바이어스를 제공한다. 즉, 선택된 비휘발성 메모리 셀(112)의 저항 레벨이 변화되면(고저항 상태에서 저저항 상태로 변화되거나, 저저항 상태에서 고저항 상태로 변화되면) 더 이상 라이트 바이어스의 바이어스 레벨을 상승시키지 않는다.
이와 같은 방식을 사용하면, 메모리 셀 어레이 내의 다수의 비휘발성 메모리 셀(112) 각각의 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET) 사이의 바이어스 레벨을 갖는 리셋 바이어스(Wbias_RESET)를 만들 수 있고, 메모리 셀 어레이 내의 다수의 비휘발성 메모리 셀(112) 각각의 필라멘트가 고착화되지 않는 바이어스 레벨을 갖는 셋 바이어스(Wbias_SET)를 만들 수 있다. 즉, 비휘발성 메모리 셀(112) 내에 데이터를 정확하게 라이트할 수 있어, 라이트 동작의 신뢰성이 높아진다.
한편, 라이트 바이어스(Wbias)의 전압 레벨이 소정 전압 레벨에서부터 순차적으로 상승되는 것은 예를 들어, 도 4a 내지 도 4d와 같은 방식일 수 있다. 라이트 바이어스(Wbias)는 도 4a에서와 같이 선형으로(linearly) 상승할 수도 있고, 도 4b에서와 같이 비선형으로(nonlinearly) 상승할 수도 있고, 도 4c 및 도 4d에서와 같이 계단형으로(stepwise) 상승할 수도 있다. 구체적으로, 도 4a, 도 4c는 라이트 바이어스의 상승 정도가 일정한 경우이나, 도 4b, 도 4d는 라이트 바이어스의 상승 정도가 시간이 지남에 따라 작아지는 경우를 예로 든 것이고, 도면에는 표시하지 않았으나 상승 정도가 점점 늘어날 수도 있다.
다시 도 3을 참조하면, 어댑티브 라이트 회로(200)는 센싱 회로(210)와 라이트 바이어스 제어 회로(220)를 포함할 수 있다.
센싱 회로(210)는 선택된 비휘발성 메모리 셀(112)에 라이트 바이어스(Wbias)를 제공하는 동안, 선택된 비휘발성 메모리 셀(112)의 저항 레벨을 피드백받고, 상기 선택된 비휘발성 메모리 셀(112)의 저항 레벨과 기준 저항 레벨(RREF)을 비교하여 그 결과를 출력 신호(OS)로 출력한다.
라이트 바이어스 제어 회로(220)는 선택된 비휘발성 메모리 셀(112)에 라이트 바이어스(Wbias)를 제공하되, 출력 신호(OS)에 따라 라이트 바이어스(Wbias)의 전압 레벨을 상승시킨다.
여기서, 라이트 바이어스 제어 회로(220)는 전압 제어 방식(voltage control method)을 통해서 리셋 바이어스(Wbias_RESET)를 생성하여 제공하고, 전류 제어 방식(current control method)을 통해서 셋 바이어스(Wbias_SET)를 생성하여 제공할 수 있다. 왜냐하면, 전술한 바와 같이 리셋 데이터를 라이트할 때에는 리셋 바이어스(Wbias_RESET)가 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET) 사이의 바이어스 레벨을 갖는 것이 중요하기 때문에, 전압 제어 방식으로 생성하는 것이 좋다. 또한, 셋 데이터를 라이트할 때에는 셋 바이어스(Wbias_SET)는 필라멘트가 고착화되는 것(즉, 필라멘트의 두께가 너무 두꺼워져 많은 셀 전류가 흐르는 것)을 방지하는 바이어스 레벨을 갖는 것이 중요하기 때문에, 전류 제어 방식으로 생성하는 것이 좋다. 다만, 이와 같은 전압 제어 방식의 리셋 바이어스(Wbias_RESET) 생성, 전류 제어 방식의 셋 바이어스(Wbias_SET) 생성은 예시적인 것뿐이고, 본 발명의 권리 범위가 이에 한정되는 것은 아니다.
여기서, 도 3, 도 5a, 도 5b, 도 6a, 도 6b, 도 7을 참조하여 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 구동 방법을 구체적으로 설명한다. 도 5a 및 도 5b는 비휘발성 메모리 장치에 리셋 데이터를 라이트하는 것을 설명하기 위한 순서도 및 타이밍도이고, 도 6a 및 도 6b는 비휘발성 메모리 장치에 셋 데이터를 라이트하는 것을 설명하기 위한 순서도 및 타이밍도이고, 도 7은 라이트 동작 전에 프리 리드(PRE-READ)하는 것을 설명하기 위한 개괄적인 타이밍도이다.
우선, 도 3 및 도 5a를 참조하면, 선택된 비휘발성 메모리 셀(112)에 리셋 바이어스(Wbias_RESET)를 제공하되, 소정 바이어스 레벨에서부터 점점 상승시킨다(S10).
이와 동시에, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)을 실시간으로 모니터링하여, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)과 기준 저 항 레벨(RREF)을 비교한다(S20). 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 작으면, 리셋 바이어스(Wbias_RESET)의 바이어스 레벨을 더 상승시킨다. 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 크면, 리셋 바이어스(Wbias_RESET)의 바이어스 레벨을 더 이상 상승시키지 않고 라이트 동작을 종료한다. 이러한 과정을 도 3 및 도 5b의 타이밍도를 통해서 다시 확인하면, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 작은 구간에서는 출력 신호(OS)가 하이 레벨이고 이 구간에서는 리셋 바이어스(Wbias_RESET)의 바이어스 레벨이 점점 상승되고, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 커지는 순간, 출력 신호(OS)는 로우 레벨로 전이(transition)되고, 리셋 바이어스(Wbias_RESET)를 더 이상 제공하지 않음을 알 수 있다. 라이트 종료시점의 리셋 바이어스(Wbias_RESET)의 바이어스 레벨은 리셋 임계 전압(Vth.RESET)과 셋 임계 전압(Vth.SET) 사이에 위치함을 알 수 있다.
이어서, 도 3 및 도 6a를 참조하면, 선택된 비휘발성 메모리 셀(112)에 셋 바이어스(Wbias_SET)를 제공하되, 소정 바이어스 레벨에서부터 점점 상승시킨다(S10).
이와 동시에, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)을 실시간으로 모니터링하여, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)과 기준 저항 레벨(RREF)를 비교한다(S22). 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 크면, 셋 바이어스(Wbias_SET)의 바이어스 레벨을 더 상승시킨다. 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 작으면, 셋 바이어스(Wbias_SET)의 바이어스 레벨을 더 이상 상승시키지 않고 라이트 동작을 종료한다. 이러한 과정을 도 3 및 도 6b의 타이밍도를 통해서 다시 확인하면, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 큰 구간에서는 출력 신호(OS)가 로우 레벨이고 이 구간에서는 리셋 바이어스(Wbias_RESET)의 바이어스 레벨이 점점 상승되고, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 기준 저항 레벨(RREF)보다 작아지는 순간, 출력 신호(OS)는 하이 레벨로 전이(transition)되고, 리셋 바이어스(Wbias_RESET)를 더 이상 제공하지 않음을 알 수 있다. 라이트 종료 시점의 셋 바이어스(Wbias_SET)의 바이어스 레벨은 셋 임계 전압(Vth.SET)보다 조금 큰 정도임을 알 수 있다.
여기서, 도 6a 및 도 6b를 참조하면, 리셋 바이어스(Wbias_RESET)의 레벨 상승 속도와 셋 바이어스(Wbias_SET)의 레벨 상승 속도가 서로 다름을 알 수 있다. 예를 들어, 리셋 바이어스(Wbias_RESET)의 레벨 상승 속도가 셋 바이어스(Wbias_SET)의 레벨 상승 속도보다 늦을 수 있다. 이는 전술하였듯이, 리셋 데이터의 라이트 동작은 수㎲ 정도의 긴 시간 동안 이루어지고, 셋 데이터의 라이트 동작은 수 ns 정도의 짧은 시간동안 이루어지기 때문이다.
한편, 센싱 회로(210)가 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)의 변화를 센싱하여 출력 신호(OS)를 제공하는 데에는 소정 시간(도 6b의 Δt 참조)이 소요된다. 그런데, 셋 바이어스(Wbias_SET)의 레벨 상승 속도는 빠르기 때문 에, 선택된 비휘발성 메모리 셀(112)의 저항 레벨(RDET)이 변하는 시점 후에도 소정 시간(Δt) 동안 상승할 수 있고, 이런 시간(Δt) 동안 상승한 바이어스 레벨로 인해서, 가변 저항 물질(2) 내에 많은 셀 전류가 흐를 수 있다. 따라서, 이를 유의하여 셋 바이어스(Wbias_SET)의 레벨 상승 속도를 조절해야 한다.
도 7을 참조하면, 데이터를 라이트하기 전에, 선택된 비휘발성 메모리 셀(112)과 커플링된 비트 라인(BL)을 통해서 선택된 비휘발성 메모리 셀(112)에 리드 바이어스(Rbias)를 제공하여 선택된 비휘발성 메모리 셀(112)에 저장된 데이터를 먼지 리드할 수 있다. 리드 결과에 따라 라이트 동작의 수행 여부가 결정된다. 도면 부호(a)를 참조하면, 리드 데이터(RDATA)와 라이트하려는 데이터(WDATA)가 동일한 경우(RDATA=WDATA)에는 라이트 동작을 수행하지 않고, 도면 부호(b)를 참조하면, 리드 데이터(RDATA)와 라이트하려는 데이터(WDATA)가 동일하지 않은 경우(RDATA≠WDATA)에는 비휘발성 메모리 셀(112)에 라이트 바이어스(Wbias)를 제공하여 데이터의 라이트 동작을 수행한다.
한편, 리드 바이어스(Rbias)는 라이트 바이어스(Wbias)에 비해 바이어스 레벨이 낮다. 특히, 리드 바이어스(Rbias)는 리셋 임계 전압(Vth.RESET)보다 작고, 이는 가변 저항 물질(2) 내의 저항 레벨이 변하지 않는 범위 내에서 리드 동작을 수행하기 위함이다.
도 8는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 8은 도 3의 어댑티브 라이트 회로를 보다 구체적으로 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 어댑티브 라이트 회로(200)는 선택된 비휘발성 메모리 셀(112)에 라이트 바이어스(Wbias)를 제공하고, 선택된 비휘발성 메모리 셀(112)을 관통하여 흐르는 셀 전류(Icell)에 의해 발생하는 센싱 노드(NS)의 전압 레벨 변화를 감지하고, 감지 결과에 따라 라이트 바이어스(Wbias)의 전압 레벨을 조절한다.
이러한 비휘발성 메모리 장치의 어댑티브 라이트 회로(200)는 센싱 노드(NS), 센싱 회로(210a), 라이트 바이어스 제어 회로(220a)를 포함한다.
센싱 회로(210a)는 센싱 노드(NS)의 전압 레벨과, 기준 전압(VREF) 레벨을 비교하여 그 결과를 출력한다. 예를 들어, 센싱 노드(NS)의 전압 레벨이 더 낮으면 하이 레벨의 출력 신호(OS)를 제공할 수 있고, 센싱 노드(NS)의 전압 레벨이 더 높으면 로우 레벨의 출력 신호(OS)를 제공할 수 있다.
라이트 바이어스 제어 회로(220a)는 라이트 바이어스(Wbias)를 제공하되, 센싱 회로(210a)의 출력 결과에 따라 라이트 바이어스(Wbias)의 전압 레벨을 조절한다. 구체적으로 설명하면, 라이트 바이어스 제어 회로(220a)는 센싱 노드(NS)의 전압 레벨이 기준 전압(VREF) 레벨보다 낮음을 나타내는 출력 신호(OS)(예를 들어, 하이 레벨의 출력 신호(OS))를 이용하여 다수의 제어 펄스(PS)를 발생시키는 제어 펄스 발생부(222)와, 다수의 제어 펄스(PS)를 이용하여 소정 전압 레벨에서부터 전압 레벨이 상승하는 라이트 바이어스(Wbias)을 제공하는 라이트 바이어스 발생부(224)를 포함할 수 있다.
이러한 라이트 바이어스 발생부(224)의 구체적 회로 및 동작에 대해서는 도 6 내지 도 9를 참조하여 후술한다.
도 9a은 도 8의 라이트 바이어스 발생부의 예시적 회로도이고, 도 9b은 도 9a의 라이트 바이어스 발생부의 동작을 설명하기 위한 타이밍도이다. 도 9a의 회로도는 도 4a의 라이트 바이어스를 생성하기 위한 회로도를 예시적으로 도시한 것이다.
도 9a를 참조하면, 라이트 바이어스 발생부(224a)는 서로 다른 전류량을 갖는 다수의 전류원(I1~In)(예를 들어, I1<I2< … <In-1<In)과, 전류원(I1~In)과 각각 커플링되고 제어 펄스(PS1~PSn)에 응답하여 턴온되어 커플링된 전류원(I1~In)의 전류를 출력하는 다수의 스위치(330_1~330_n)를 포함한다. 도면에서는 스위치(330_1~330_n)로 PMOS 트랜지스터를 도시하였으나, 이에 한정되는 것은 아니다. 또한, 라이트 바이어스 발생부(224)는 센싱 회로(210a)의 출력 신호의 반전 신호(OSB)를 제공받아 턴온되는 트랜지스터(340)와, 상기 다수의 전류원(I1~In)에 의해 제공된 전류를 일시 충전하는 커패시터(Cap)를 포함한다.
도 9a 및 도 9b를 참조하여 동작을 설명하면, 센싱 회로(210a)의 출력 신호의 반전 신호(OSB)를 이용하여 형성된 다수의 제어 펄스(PS1~PSn)가 순차적으로 라이트 바이어스 발생부(224a)에 제공되고, 라이트 바이어스 발생부(224a)는 각 제어 펄스(PS1~PSn)에 대응되는 전류원(I1~In)이 전류를 출력하여 라이트 바이어스(Wbias)를 생성한다. 출력 신호의 반전 신호(OSB)가 하이 레벨이 되면, 더 이상 라이트 바이어스의 전압 레벨을 상승시키지 않는다.
도 10a은 도 8의 라이트 바이어스 발생부의 다른 예시적 회로도이고, 도 10b 는 도 10a의 라이트 바이어스 발생부의 동작을 설명하기 위한 타이밍도이다. 도 10a의 회로도는 도 4c의 라이트 바이어스를 생성하기 위한 회로도를 예시적으로 도시한 것이다.
도 10a를 참조하면, 라이트 바이어스 발생부(224b)는 다수의 저항(R0~Rn)을 포함하는 저항열(310)과, 저항열(310)의 다수의 노드에 각각 커플링되고 제어 펄스(PS1~PSn, PS1B~PSnB)에 응답하여 턴온되어 커플링된 노드의 전압을 출력하는 다수의 스위치(320_1~320_n)를 포함한다. 도면에서는 스위치(320_1~320_n)로 트랜스미션 게이트를 도시하였으나, 이에 한정되는 것은 아니다. 펄스(PS1B~PSnB)는 제어 펄스(PS1~PSn)의 반전 신호를 나타낸다.
도 10a 및 도 10b을 참조하여 동작을 구체적으로 설명하면, 센싱 노드(NS)의 전압 레벨이 기준 전압(VREF) 레벨보다 낮아 하이 레벨의 출력 신호(OS)가 발생되면, 제어 펄스 발생부(222)는 이를 이용하여 다수의 제어 펄스(PS1~PSn)를 순차적으로 라이트 바이어스 발생부(224b)에 제공한다. 라이트 바이어스 발생부(224b)는 각 제어 펄스(PS1~PSn)에 대응되는 노드의 전압을 출력하여 라이트 바이어스(Wbias)를 생성한다. 센싱 노드(NS)의 전압 레벨이 기준 전압(VREF) 레벨보다 높아지면 로우 레벨의 출력 신호(OS)가 발생된다. 따라서, 더 이상 제어 펄스(PS1~PSn)는 생성되지 않으므로, 더 이상 라이트 바이어스(Wbias)의 전압 레벨을 상승시키지 않는다.
도 11은 본 발명의 실시예들에 따른 비휘발성 메모리 장치에 사용될 수 있는 비휘발성 메모리 셀의 여러가지 예들을 설명하기 위한 회로도이다.
도 11을 참조하면, 비휘발성 메모리 셀(112)은 억세스 소자로 여러가지 소자를 사용할 수 있다. 즉, 비휘발성 메모리 셀(112a)의 억세스 소자(Ac1)는 FET를 사용한 것이고, 비휘발성 메모리 셀(112b)의 억세스 소자(Ac2)는 PNP 바이폴라 트랜지스터를 사용한 것이고, 비휘발성 메모리 셀(112c)의 억세스 소자(Ac3)는 NPN 바이폴라 트랜지스터를 사용한 것이고, 비휘발성 메모리 셀(112d)의 억세스 소자(Ac4)는 다이오드를 사용한 것이고, 비휘발성 메모리 셀(112e)의 억세스 소자(Ac5)는 서로 반대 방향으로 배치된 2개의 다이오드를 사용한 것이다. 다만, 본 발명의 비휘발성 메모리 장치는 이러한 예들에 한정되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 비휘발성 메모리 장치는 메모리 셀 어레이 내의 다수의 비휘발성 메모리 셀 각각의 리셋 임계 전압과 셋 임계 전압 사이의 바이어스 레벨을 갖는 리셋 바이어스를 만들 수 있고, 메모리 셀 어레이 내의 다수의 비휘발성 메모리 셀 각각의 필라멘트가 고착화되지 않는 바이어스 레벨을 갖는 셋 바이어스를 만들 수 있다. 따라서, 비휘발성 메모리 셀 내에 데이터를 정확하게 라이트할 수 있어, 라이트 동작의 신뢰성이 높아진다.

Claims (24)

  1. 다수의 워드 라인, 다수의 비트 라인, 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이로, 상기 각 비휘발성 메모리 셀은 상기 각 워드 라인 및 상기 각 비트 라인 사이에 커플링된 가변 저항 물질과 억세스 소자를 포함하고, 상기 가변 저항 물질은 저장되는 데이터에 따라 저항 레벨이 변하는 메모리 셀 어레이;
    상기 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하는 선택 회로; 및
    상기 선택된 비휘발성 메모리 셀과 커플링된 비트 라인을 통해서 상기 선택된 비휘발성 메모리 셀에 라이트 바이어스(write bias)를 제공하여 상기 선택된 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 라이트 바이어스를 소정 전압 레벨에서부터 상기 선택된 비휘발성 메모리 셀의 저항 레벨이 변화할 때까지 상승시키는 어댑티브(adaptive) 라이트 회로를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서, 상기 어댑티브 라이트 회로는
    상기 선택된 비휘발성 메모리 셀에 라이트 바이어스를 제공하는 동안 상기 선택된 비휘발성 메모리 셀의 저항 레벨을 피드백받고, 상기 선택된 비휘발성 메모리 셀의 저항 레벨과, 기준 저항 레벨을 비교하여, 그 결과를 출력하는 센싱 회로와,
    상기 선택된 비휘발성 메모리 셀에 라이트 바이어스를 제공하되, 상기 센싱 회로의 출력 결과에 따라 상기 라이트 바이어스의 전압 레벨을 상승시키는 라이트 바이어스 제공 회로를 포함하는 비휘발성 메모리 장치.
  3. 제 1항에 있어서, 상기 어댑티브 라이트 회로는
    상기 선택된 비휘발성 메모리 셀을 관통하여 흐르는 셀 전류에 의해 전압 레벨이 변하는 센싱 노드;
    상기 센싱 노드의 전압 레벨과, 기준 전압 레벨을 비교하여 그 결과를 출력하는 센싱 회로; 및
    상기 센싱 노드를 통해서 상기 선택된 비휘발성 메모리 셀에 라이트 바이어스를 제공하되, 상기 센싱 회로의 출력 결과에 따라 상기 라이트 바이어스의 바이어스 레벨을 상승시키는 라이트 바이어스 제공 회로를 포함하는 비휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 라이트 바이어스는 계단형으로(stepwise) 상승하는 비휘발성 메모리 장치.
  5. 제 1항에 있어서,
    상기 라이트 바이어스는 선형(linearly) 또는 비선형으로(non-linearly) 상승하는 비휘발성 메모리 장치.
  6. 제 4항 또는 제 5항에 있어서,
    상기 라이트 바이어스의 상승 정도는 시간이 지남에 따라 작아지는 비휘발성 메모리 장치.
  7. 제 4항 또는 제 5항에 있어서,
    상기 라이트 바이어스는 리셋 데이터를 라이트하기 위한 리셋 바이어스와 셋 데이터를 라이트하기 위한 셋 바이어스를 포함하고,
    상기 리셋 바이어스와 상기 셋 바이어스의 상승 속도는 서로 다른 비휘발성 메모리 장치.
  8. 제 1항에 있어서,
    상기 어댑티브 라이트 회로는 리셋 데이터를 라이트하기 위한 리셋 바이어스를 제공하되, 상기 리셋 바이어스는 전압 제어 방식(voltage control method)을 통해서 제공하는 비휘발성 메모리 장치.
  9. 제 1항에 있어서,
    상기 어댑티브 라이트 회로는 셋 데이터를 라이트하기 위한 셋 바이어스를 제공하되, 상기 셋 바이어스는 전류 제어 방식(current control method)을 통해서 제공하는 비휘발성 메모리 장치.
  10. 제 1항에 있어서, 상기 어댑티브 라이트 회로는
    상기 라이트 동작을 수행하기 전에, 상기 선택된 비휘발성 메모리 셀과 커플링된 비트 라인을 통해서 상기 선택된 비휘발성 메모리 셀에 리드 바이어스(read bias)를 제공하여 상기 선택된 비휘발성 메모리 셀에 저장된 데이터를 리드하고,
    상기 리드된 데이터와 상기 라이트하려는 데이터가 동일하지 않은 경우에는 상기 라이트 동작을 수행하고, 상기 리드된 데이터와 상기 라이트하려는 데이터가 동일한 경우에는 상기 라이트 동작을 수행하지 않는 비휘발성 메모리 장치.
  11. 제 10항에 있어서,
    상기 리드 바이어스는 상기 라이트 바이어스보다 바이어스 레벨이 낮은 비휘발성 메모리 장치.
  12. 제 1항에 있어서,
    상기 비휘발성 메모리 셀은 저항 메모리 셀(resistive memory cell)인 비휘발성 메모리 장치.
  13. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이로, 상기 각 비휘발성 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 메모리 셀 어레이;
    상기 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하는 선택 회로; 및
    상기 선택된 비휘발성 메모리 셀의 저항 레벨을 실시간으로 모니터링하면서 상기 선택된 비휘발성 메모리 셀에 소정 전압 레벨에서부터 점점 상승하는 라이트 바이어스(write bias)를 제공하되, 상기 선택된 비휘발성 메모리 셀의 저항 레벨이 변화되면 더 이상 상기 라이트 바이어스의 전압 레벨을 상승시키지 않는 어댑티브 라이트 회로를 포함하는 비휘발성 메모리 장치.
  14. 제 13항에 있어서,
    상기 라이트 바이어스는 계단형으로(stepwise) 상승하는 비휘발성 메모리 장치.
  15. 제 13항에 있어서,
    상기 라이트 바이어스는 선형(linearly) 또는 비선형으로(non-linearly) 상승하는 비휘발성 메모리 장치.
  16. 제 13항에 있어서,
    상기 어댑티브 라이트 회로는 리셋 데이터를 라이트하기 위한 리셋 바이어스를 제공하되, 상기 리셋 바이어스는 전압 제어 방식(voltage control method)을 통해서 제공하는 비휘발성 메모리 장치.
  17. 제 13항에 있어서,
    상기 어댑티브 라이트 회로는 셋 데이터를 라이트하기 위한 셋 바이어스를 제공하되, 상기 셋 바이어스는 전류 제어 방식(current control method)을 통해서 제공하는 비휘발성 메모리 장치.
  18. 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 비휘발성 메모리 셀;
    상기 비휘발성 메모리 셀을 관통하여 흐르는 셀 전류에 의해 전압 레벨이 변하는 센싱 노드;
    상기 센싱 노드의 전압 레벨과, 기준 전압 레벨을 비교하여 그 결과를 출력하는 센싱 회로; 및
    상기 센싱 노드를 통해서 상기 선택된 비휘발성 메모리 셀에 라이트 바이어스를 제공하되, 상기 센싱 회로의 출력 결과에 따라 상기 라이트 바이어스의 바이어스 레벨을 상승시키는 라이트 바이어스 제공 회로를 포함하는 비휘발성 메모리 장치.
  19. 제 18항에 있어서,
    상기 라이트 바이어스는 계단형으로(stepwise) 상승하는 비휘발성 메모리 장치.
  20. 제 18항에 있어서,
    상기 라이트 바이어스는 선형(linearly) 또는 비선형으로(non-linearly) 상승하는 비휘발성 메모리 장치.
  21. 제 18항에 있어서,
    상기 라이트 바이어스 회로는 리셋 데이터를 라이트하기 위한 리셋 바이어스를 제공하되, 상기 리셋 바이어스는 전압 제어 방식(voltage control method)을 통해서 제공하는 비휘발성 메모리 장치.
  22. 제 18항에 있어서,
    상기 라이트 바이어스 회로는 셋 데이터를 라이트하기 위한 셋 바이어스를 제공하되, 상기 셋 바이어스는 전류 제어 방식(current control method)을 통해서 제공하는 비휘발성 메모리 장치.
  23. 다수의 비휘발성 메모리 셀을 제공하되, 상기 각 비휘발성 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하고,
    상기 다수의 비휘발성 메모리 셀 중 라이트할 비휘발성 메모리 셀을 선택하고,
    상기 비휘발성 메모리 셀의 저항 레벨을 실시간으로 모니터링하면서 상기 선 택된 비휘발성 메모리 셀에 소정 전압 레벨에서부터 점점 상승하는 라이트 바이어스(write bias)를 제공하여 상기 선택된 비휘발성 메모리 셀에 데이터를 라이트하되, 상기 선택된 비휘발성 메모리 셀의 저항 레벨이 변화되면 더 이상 상기 라이트 바이어스의 전압 레벨을 상승시키지 않는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  24. 제 23항에 있어서,
    상기 라이트 동작 전에, 상기 선택된 비휘발성 메모리 셀에 리드 바이어스(read bias)를 제공하여 상기 선택된 비휘발성 메모리 셀에 저장된 데이터를 리드하고,
    상기 리드된 데이터와 상기 라이트하려는 데이터가 동일하지 않은 경우에는 상기 라이트 동작을 수행하고, 상기 리드된 데이터와 상기 라이트하려는 데이터가 동일한 경우에는 상기 라이트 동작을 수행하지 않는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
KR1020060131245A 2006-12-20 2006-12-20 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 KR100809339B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060131245A KR100809339B1 (ko) 2006-12-20 2006-12-20 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US11/957,756 US7920405B2 (en) 2006-12-20 2007-12-17 Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
TW096149039A TW200842877A (en) 2006-12-20 2007-12-20 Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131245A KR100809339B1 (ko) 2006-12-20 2006-12-20 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100809339B1 true KR100809339B1 (ko) 2008-03-05

Family

ID=39397406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131245A KR100809339B1 (ko) 2006-12-20 2006-12-20 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US7920405B2 (ko)
KR (1) KR100809339B1 (ko)
TW (1) TW200842877A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095829B1 (ko) * 2009-12-30 2011-12-16 주식회사 하이닉스반도체 비휘발성 메모리 장치
US8582353B2 (en) 2009-12-30 2013-11-12 Hynix Semiconductor Inc. Nonvolatile memory device
KR101528180B1 (ko) * 2010-11-19 2015-06-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
KR20150099093A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
US9355720B2 (en) 2014-08-05 2016-05-31 SK Hynix Inc. Write driver, variable resistance memory apparatus including the same, and operation method
KR20180024070A (ko) * 2016-08-25 2018-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210009040A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102670952B1 (ko) * 2019-07-16 2024-05-30 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
US8027209B2 (en) * 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
US8279650B2 (en) * 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
EP2337031B1 (en) * 2009-12-18 2015-03-04 Nxp B.V. Voltage control circuit for phase change memory
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US8385102B2 (en) 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
JP5149414B2 (ja) * 2010-07-16 2013-02-20 シャープ株式会社 半導体記憶装置およびその駆動方法
US8194441B2 (en) 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8456930B2 (en) * 2010-10-07 2013-06-04 Hynix Semiconductor Inc. Variable resistance memory device having equal resistances between signal paths regardless of location of memory cells within the memory array
US8971091B2 (en) * 2010-11-19 2015-03-03 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
TWI506627B (zh) * 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
JP2013127826A (ja) * 2011-12-16 2013-06-27 Sharp Corp 可変抵抗素子の駆動方法
JP5603895B2 (ja) * 2012-03-21 2014-10-08 株式会社東芝 半導体記憶装置の駆動方法および半導体記憶装置
US9064590B2 (en) * 2012-03-02 2015-06-23 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device
JP5774556B2 (ja) 2012-08-03 2015-09-09 株式会社東芝 半導体記憶装置
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
TWI596610B (zh) * 2013-10-04 2017-08-21 財團法人工業技術研究院 電阻式非揮發性記憶體及其操作方法
CN105024010B (zh) * 2014-04-16 2017-10-13 华邦电子股份有限公司 存储器元件的形成方法
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
US9715930B2 (en) * 2015-06-04 2017-07-25 Intel Corporation Reset current delivery in non-volatile random access memory
TWI579848B (zh) * 2015-07-07 2017-04-21 華邦電子股份有限公司 記憶體寫入裝置以及方法
SG10201601703UA (en) 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
US9728231B1 (en) 2016-05-03 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for data-writing
SG10201606137YA (en) 2016-07-26 2018-02-27 Silicon Storage Tech Inc Current forming of resistive random access memory (rram) cell filament
US10629251B2 (en) * 2016-08-30 2020-04-21 SK Hynix Inc. Semiconductor memory system and operating method thereof
WO2018057766A1 (en) * 2016-09-21 2018-03-29 Rambus Inc. Adaptive memory cell write conditions
US10373682B2 (en) * 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
CN112703557B (zh) * 2018-06-27 2024-05-24 北京时代全芯存储技术股份有限公司 记忆体驱动装置
US10748611B2 (en) 2018-11-02 2020-08-18 Windbond Electronics Corp. Resistive random access memory device and method for performing memory operations
JP2020155642A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置
US11581030B2 (en) 2020-07-20 2023-02-14 Nxp Usa, Inc. Resistive memory with adjustable write parameter
KR20220021075A (ko) 2020-08-12 2022-02-22 삼성전자주식회사 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치
US20220172762A1 (en) * 2020-11-30 2022-06-02 Arm Limited Ramp Write Techniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928022B2 (en) 2003-11-27 2005-08-09 Samsung Electronics Co., Ltd. Write driver circuit in phase change memory device and method for applying write current
US7236388B2 (en) 2004-06-30 2007-06-26 Sharp Kabushiki Kaisha Driving method of variable resistance element and memory device
US7236393B2 (en) 2004-10-26 2007-06-26 Samsung Electronics Co., Ltd. Phase-change semiconductor memory device and method of programming same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950331B2 (en) 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP2004158119A (ja) * 2002-11-06 2004-06-03 Sharp Corp 不揮発性半導体記憶装置
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法
DE60227534D1 (de) * 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
KR100564577B1 (ko) 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR20050118331A (ko) 2004-06-14 2005-12-19 삼성전자주식회사 반도체 메모리에서의 저항 산포 측정회로
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
JP4148210B2 (ja) * 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100816752B1 (ko) * 2006-09-15 2008-03-25 삼성전자주식회사 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
KR100868105B1 (ko) * 2006-12-13 2008-11-11 삼성전자주식회사 저항 메모리 장치
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7535756B2 (en) * 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928022B2 (en) 2003-11-27 2005-08-09 Samsung Electronics Co., Ltd. Write driver circuit in phase change memory device and method for applying write current
US7236388B2 (en) 2004-06-30 2007-06-26 Sharp Kabushiki Kaisha Driving method of variable resistance element and memory device
US7236393B2 (en) 2004-10-26 2007-06-26 Samsung Electronics Co., Ltd. Phase-change semiconductor memory device and method of programming same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095829B1 (ko) * 2009-12-30 2011-12-16 주식회사 하이닉스반도체 비휘발성 메모리 장치
US8582353B2 (en) 2009-12-30 2013-11-12 Hynix Semiconductor Inc. Nonvolatile memory device
US8711609B2 (en) 2009-12-30 2014-04-29 SK Hynix Inc. Nonvolatile memory device
KR101528180B1 (ko) * 2010-11-19 2015-06-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
US9324421B2 (en) 2010-11-19 2016-04-26 Hewlett Packard Enterprise Development Lp Method and circuit for switching a memristive device
KR20150099093A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
KR102179275B1 (ko) 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
US9355720B2 (en) 2014-08-05 2016-05-31 SK Hynix Inc. Write driver, variable resistance memory apparatus including the same, and operation method
KR20180024070A (ko) * 2016-08-25 2018-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102571185B1 (ko) 2016-08-25 2023-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210009040A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102670952B1 (ko) * 2019-07-16 2024-05-30 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US20080151601A1 (en) 2008-06-26
TW200842877A (en) 2008-11-01
US7920405B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
KR100809339B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100868105B1 (ko) 저항 메모리 장치
US9710747B2 (en) Neuromophic system and configuration method thereof
US7324371B2 (en) Method of writing to a phase change memory device
KR100843144B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7929339B2 (en) Phase change memory device
US8861258B2 (en) Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
JP5159224B2 (ja) 抵抗変化メモリ装置
US10748613B2 (en) Memory sense amplifiers and memory verification methods
KR20110035744A (ko) 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
US20070171705A1 (en) Writing phase change memories
WO2016067805A1 (ja) 不揮発性メモリ装置
KR20100097407A (ko) 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
JP6547758B2 (ja) 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
KR20140061849A (ko) 비휘발성 메모리 장치 및 그의 구동방법
JP2011198445A (ja) 半導体記憶装置
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
JP5774154B1 (ja) 抵抗変化型メモリ
TWI751921B (zh) 記憶體裝置及操作其的方法
KR100919566B1 (ko) 상 변화 메모리 장치의 동작방법
CN116189736A (zh) 非易失性存储器件
JP2020155162A (ja) 抵抗変化型メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee