KR100809000B1 - semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same - Google Patents

semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same Download PDF

Info

Publication number
KR100809000B1
KR100809000B1 KR1020060023861A KR20060023861A KR100809000B1 KR 100809000 B1 KR100809000 B1 KR 100809000B1 KR 1020060023861 A KR1020060023861 A KR 1020060023861A KR 20060023861 A KR20060023861 A KR 20060023861A KR 100809000 B1 KR100809000 B1 KR 100809000B1
Authority
KR
South Korea
Prior art keywords
thin film
ald
nickel
deposited
gate pattern
Prior art date
Application number
KR1020060023861A
Other languages
Korean (ko)
Other versions
KR20070093688A (en
Inventor
이정희
함성호
공성호
조현익
도관우
배남진
김윤수
Original Assignee
경북대학교 산학협력단
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단, 한국화학연구원 filed Critical 경북대학교 산학협력단
Priority to KR1020060023861A priority Critical patent/KR100809000B1/en
Publication of KR20070093688A publication Critical patent/KR20070093688A/en
Application granted granted Critical
Publication of KR100809000B1 publication Critical patent/KR100809000B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment

Abstract

본 발명은 원자층 증착 (atomic layer deposition : ALD) 방법으로 낮은 저항의 Ni 박막을 증착하여 니켈 실리사이드를 형성하는 반도체 디바이스 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device for forming nickel silicide by depositing a low resistance Ni thin film by atomic layer deposition (ALD), and a method of manufacturing the same.

이를 위해, 본 발명은, 실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와, 상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와, 상기 니켈 박막을 열처리하여 상기 게이트 패턴과 소오스/드레인 영역 상에 니켈 실리사이드막(NiSi)을 형성하는 단계와, 상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고, 상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법 및 이에 의해 제조되는 반도체 디바이스를 제공한다.To this end, the present invention comprises the steps of forming a gate pattern and a source / drain region on a silicon substrate, depositing a Ni thin film in an ALD process using a Ni precursor on the gate pattern and the source / drain region; Heat treating the nickel thin film to form a nickel silicide layer (NiSi) on the gate pattern and the source / drain regions, and selectively removing the nickel thin film that has not reacted when the nickel silicide layer is formed; The Ni thin film is provided with a Ni phase and a Ni 3 C phase, and provides a method for manufacturing a semiconductor device and a semiconductor device manufactured thereby.

실리사이드, ALD, RTP, 살리사이드 Silicide, ALD, RTP, salicide

Description

ＡＬＤ 방법에 의한 반도체 디바이스 및 그 제조방법{semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same}Semiconductor device using ALD method and its manufacturing method {semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same}

도 1a 내지 도 1d는 본 발명에 따른 니켈 살리사이드 공정 및 니켈 FUSI 게이트 공정을 이용한 반도체 디바이스의 제조공정을 설명하는 도면,1A to 1D illustrate a manufacturing process of a semiconductor device using a nickel salicide process and a nickel FUSI gate process according to the present invention;

도 2는 도 1에서 설명한 반도체 디바이스의 제조공정을 설명하기 위한 흐름도,2 is a flowchart for explaining a manufacturing process of the semiconductor device described with reference to FIG. 1;

도 3a 및 도 3b는 본 발명에 따른 Ni 박막 증착을 위한 ALD 장치 및 그 증착공정을 보여주는 도면,3a and 3b is a view showing an ALD device and a deposition process for depositing a Ni thin film according to the present invention,

도 4a 및 도 4b는 본 발명에 따른 Ni 박막 증착시의 ALD 성장 온도창 및 ALD 증착율을 나타낸 도면,4a and 4b is a view showing the ALD growth temperature window and ALD deposition rate during the deposition of Ni thin film according to the present invention,

도 5a 및 도 5b는 본 발명의 ALD 방법에 따른 Ni 박막 증착시의 증착온도에 따른 전기적 특성을 나타낸 도면,5a and 5b is a view showing the electrical characteristics according to the deposition temperature during the deposition of Ni thin film according to the ALD method of the present invention,

도 6은 본 발명의 ALD 방법에 따른 Ni 박막 증착시의 H2 주입량에 따른 면저항 특성을 나타낸 도면,6 is a view showing the sheet resistance characteristics according to the H 2 injection amount during the deposition of Ni thin film according to the ALD method of the present invention,

도 7a 내지 도 7c는 상기 도 6에서 H2 주입량에 따른 웨이퍼 상의 면저항 분포를 나타낸 그래프,7A to 7C are graphs showing the sheet resistance distribution on the wafer according to the H 2 injection amount in FIG. 6;

도 8a 내지 도 8c는 본 발명의 ALD 방법으로 증착된 Ni 박막의 조성 분석을 나타낸 그래프,8a to 8c is a graph showing the composition analysis of the Ni thin film deposited by the ALD method of the present invention,

도 9a 및 도 9b는 본 발명의 ALD 방법으로 증착된 Ni 박막의 깊이 방향 분석을 나타낸 그래프,9A and 9B are graphs showing depth direction analysis of Ni thin films deposited by the ALD method of the present invention;

도 10은 본 발명의 ALD 방법으로 증착된 Ni 박막의 XPS 측정을 나타낸 그래프,10 is a graph showing the XPS measurement of the Ni thin film deposited by the ALD method of the present invention,

도 11a 내지 도 11c는 본 발명의 ALD 방법으로 증착 온도에 따른 Ni 박막의 표면 AFM 측정을 나타낸 그래프,11a to 11c is a graph showing the surface AFM measurement of the Ni thin film according to the deposition temperature by the ALD method of the present invention,

도 12 및 도 13은 본 발명의 ALD 방법으로 증착된 Ni 박막의 단차 피복 특성을 나타낸 도면,12 and 13 are diagrams showing the step coverage characteristics of the Ni thin film deposited by the ALD method of the present invention,

도 14는 본 발명의 ALD 방법에 따른 RTP 온도 구간에 따른 NiSi의 면저항을 측정한 그래프,14 is a graph measuring the sheet resistance of NiSi according to the RTP temperature section according to the ALD method of the present invention;

도 15a 및 도 15b는 본 발명의 ALD 방법에 따른 RTP 공정 온도에 따라 형성된 NiSi의 깊이 방향 분석을 나타낸 그래프이다.15A and 15B are graphs illustrating depth direction analysis of NiSi formed according to an RTP process temperature according to the ALD method of the present invention.

<도면의 주요부호에 대한 설명><Description of Major Symbols in Drawing>

110: 실리콘 기판 130: 필드 영역110: silicon substrate 130: field region

140: 소오스/드레인 영역 150: 게이트 절연막140: source / drain region 150: gate insulating film

170: 게이트 전극 171: 스페이서170: gate electrode 171: spacer

180: Ni 박막 185: NiSi(니켈 실리사이드)180: Ni thin film 185: NiSi (nickel silicide)

190: 게이트 패턴190: gate pattern

본 발명은 반도체 디바이스에 관한 것으로, 보다 상세하게는 원자층 증착 (atomic layer deposition : ALD) 방법으로 낮은 저항의 Ni 박막을 증착하여 니켈 실리사이드를 형성하는 반도체 디바이스 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device for forming a nickel silicide by depositing a low resistance Ni thin film by an atomic layer deposition (ALD) method and a manufacturing method thereof.

현재 CMOS(Complementary Metal-Oxide Semiconductor) 공정상에서 소자의 집적도와 성능을 높이기 위해 경쟁적으로 소자의 크기를 축소하고 있다.Currently, devices are being scaled down competitively in order to increase device density and performance in Complementary Metal-Oxide Semiconductor (CMOS) processes.

또한, 소자의 크기가 축소됨에 따라 증가하는 소스/드레인과 게이트의 접촉저항을 낮추기 위해 실리사이드가 사용되어 왔고, 최근에는 금속 게이트의 응용으로 FUSI(fully silicide)가 연구되고 있다.In addition, silicide has been used to reduce the contact resistance between the source / drain and the gate, which increases as the size of the device decreases, and recently, FUSI (fully silicide) has been studied for the application of metal gates.

상기 실리사이드는 LSI(Large Scale Integrated Circuit) 소자들에서 폴리 실리콘 게이트의 전극으로 사용하기 위해 polycide로부터 소개되었다.The silicides were introduced from polycide for use as electrodes of polysilicon gates in large scale integrated circuit (LSI) devices.

1980년대부터 MoSi2가 polycide의 물질로 사용되어 왔으며, 그 후 WSi2가 MoSi2보다 면저항이 작은 이점 때문에 1980년도 중반부터 MoSi2로 대체되어 사용되었다.Since the 1980s, MoSi 2 has been used as a material of polycide, then WSi 2 was used from the mid-1980s has been replaced by the MoSi 2 because the sheet resistance of less benefit than the MoSi 2.

1990년대 들어오게 되면서 게이트에만 적용되어오던 실리사이드가 소스/드레인에 까지 적용되면서, salicide(self-aligned silicidation) 공정으로 사용되기 시작했다. 상기 살리사이드(salicide) 공정 적용에 따라 TiSi2가 WSi2를 대체해 사 용되어 왔으나, 고온 공정에서의 응집 문제로 저항이 상승하는 문제가 발생하게 되어 1990년대 후반부터 CoSi2가 사용되게 되었다.In the 1990s, silicide, which had been applied only to gates, was applied to the source / drain, and started to be used as a salicide (self-aligned silicidation) process. TiSi 2 has been used as a substitute for WSi 2 in accordance with the salicide process, but a problem of increasing resistance due to coagulation problems in a high temperature process has caused CoSi 2 to be used since the late 1990s.

그러나, 65나노 이하의 선폭을 가지는 CMOS 소자에서 CoSi2는 큰 실리콘 소모에 의한 초미세 접합 형성의 어려움과 줄어드는 게이트 면적에 따라 저항이 상승하는 문제점들이 보고되었다. 이를 보완하기 위해 65나노 이하의 선폭을 가지는 CMOS 소자의 살리사이드 공정과 FUSI 게이트 응용으로 NiSi가 활발하게 연구되고 있다. 상기 NiSi(nickel silicide)는 CoSi2에 비해 낮은 Si 소모, 낮은 공정온도, 낮은 접촉저항, 면적에 따른 저항의 비의존성, 한 단계의 열처리 등의 장점을 가진다.However, in the CMOS devices having a line width of 65 nm or less, problems have been reported in that CoSi 2 has an increase in resistance due to difficulty in forming ultrafine junctions due to large silicon consumption and decreasing gate area. To compensate for this, NiSi is being actively researched for the salicide process and FUSI gate application of CMOS devices having a line width of less than 65nm. The nickel silicide (NiSi) has advantages such as low Si consumption, low process temperature, low contact resistance, independence of resistance according to area, and one step heat treatment, compared to CoSi 2 .

그러나, 이런 장점에도 불구하고 소자 적용에 어려움이 있었던 것은 NiSi를 형성하기 위한 Ni 증착이 물리적 기상 증착(physical vapor deposition: PVD)에 의존하고 있었기 때문이다. 이것은 CoSi2를 형성하기 위해 화학 기상 증착(chemical vapor deposition : CVD) 방법으로 Co를 증착하고 있는 것에 비해, PVD 증착은 65나노 이하의 좁은 선폭을 가지는 소자에서 증착 두께 조절의 어려움, 굴곡이 큰 구조에 증착 문제와 같은 단점을 가지고 있다. 이런 단점들을 개선하기 위해 Ni의 CVD 증착 연구가 계속 되어 왔으나, CVD 증착 공정 중에 발생하는 불순물의 박막 내 포함으로 낮은 저항의 Ni 박막을 얻기 어려웠다. 이 때문에, NiSi 형성시 낮은 접촉 저항의 형성에 문제가 발생하여 소자 적용에도 어려움을 겪어 왔다.However, despite these advantages, device application has been difficult because Ni deposition for forming NiSi was dependent on physical vapor deposition (PVD). This is due to the fact that PVD deposition is difficult to control the deposition thickness in the device having a narrow line width of less than 65 nanometers, whereas the Co is deposited by chemical vapor deposition (CVD) to form CoSi 2 . Has the same disadvantages as deposition problems. Although CVD deposition research of Ni has been continued to improve these disadvantages, it is difficult to obtain a low resistance Ni thin film by including the thin film of impurities generated during the CVD deposition process. For this reason, there is a problem in forming low contact resistance when forming NiSi, and it has been difficult to apply the device.

본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 원자층 증착 방법(atomic layer deposition : ALD) 방법으로 낮은 저항의 Ni 박막을 증착하여 니켈 실리사이드를 형성하는 반도체 디바이스 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a semiconductor device for forming a nickel silicide by depositing a low resistance Ni thin film by an atomic layer deposition (ALD) method and a method of manufacturing the same. It aims to do it.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일측면에 따르면, 실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와, 상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와, 상기 니켈 박막을 열처리하여 상기 게이트 패턴과 소오스/드레인 영역 상에 니켈 실리사이드막(NiSi)을 형성하는 단계와, 상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고; 상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법을 제공한다.In order to achieve the above object, according to an aspect of the present invention, forming a gate pattern and a source / drain region on a silicon substrate, and using an ALD using a Ni precursor on the gate pattern and source / drain region Depositing a Ni thin film in a process, heat treating the nickel thin film to form a nickel silicide layer (NiSi) on the gate pattern and the source / drain regions, and the nickel thin film that is not reacted when the nickel silicide layer is formed Optionally removing; The Ni thin film is provided with a method for manufacturing a semiconductor device, characterized in that consisting of Ni phase and Ni 3 C phase.

다른 바람직한 실시예는, 실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와, 상기 게이트 패턴 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와, 상기 니켈 박막을 열처리하여 상기 게이트 패턴 상에 니켈 실리사이드막(FUSI)을 형성하는 단계와, 상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고; 상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법을 제공한다.Another preferred embodiment includes forming a gate pattern and a source / drain region on a silicon substrate, depositing a Ni thin film by an ALD process using a Ni precursor on the gate pattern, and heat treating the nickel thin film. Forming a nickel silicide layer (FUSI) on the gate pattern, and selectively removing the nickel thin film that has not reacted when the nickel silicide layer is formed; The Ni thin film is provided with a method for manufacturing a semiconductor device, characterized in that consisting of Ni phase and Ni 3 C phase.

또한, 상기 Ni 박막을 형성하는 ALD 온도창은 200 ~ 250℃의 범위인 것을 특징으로 한다.In addition, the ALD temperature window for forming the Ni thin film is characterized in that the range of 200 ~ 250 ℃.

또한, 상기 Ni 상과 Ni3C 상의 구성비는 3:7인 것을 특징으로 하는 반도체 디바이스의 제조방법.Further, the Ni and the composition ratio on the Ni 3 C is 3: The method of manufacturing a semiconductor device according to claim 7.

또한, 상기 열처리 공정은 급속 열처리 공정(RTP)인 것을 특징으로 한다.In addition, the heat treatment process is characterized in that the rapid heat treatment process (RTP).

또한, 상기 RTP의 공정 온도는 800℃ 이하의 범위인 것을 특징으로 한다.In addition, the process temperature of the RTP is characterized in that the range of 800 ℃ or less.

또한, 상기 열처리 공정에서 상기 Ni 박막 표면상에 탄소가 잔류하여 상기 니켈 실리사이드막 상에 캡핑층을 형성하는 것을 특징으로 한다.In the heat treatment process, carbon remains on the surface of the Ni thin film to form a capping layer on the nickel silicide layer.

삭제delete

또한, 상기 ALD 공정은 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 공정으로 대체되는 것을 특징으로 한다.In addition, the ALD process is characterized in that it is replaced by a cyclic CVD process in which the purging process is removed.

또한, 상기 ALD 공정에서, H2는 반응 가스로 사용되고, Ar은 퍼지 가스로 사용되는 것을 특징으로 한다.In the ALD process, H 2 is used as a reaction gas, and Ar is used as a purge gas.

또한, 상기 H2 주입양은 3000 sccm 이상인 것을 특징으로 한다.In addition, the H 2 Injection amount is characterized in that more than 3000 sccm.

또한, 상기 ALD 공정에서 반응물질의 주입과정은, 1주기당 니켈 전구체, 퍼지가스, 반응가스, 퍼지가스 순의 공정 사이클을 갖는 것을 특징으로 한다.In addition, the injection process of the reactant in the ALD process, it characterized in that it has a process cycle of the order of nickel precursor, purge gas, reaction gas, purge gas per cycle.

본 발명의 다른 측면에 따르면, 실리콘 기판상에 형성되는 게이트 패턴 및 소오스/드레인 영역과; 상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 박막을 증착하고 상기 증착된 Ni 박막을 열처리하여 상기 Ni와 실리콘을 반응시켜 형성되는 니켈 실리사이드(NiSi)막과; 상기 니켈 실리사이드막 상에 형성되는 탄소 캡핑층을 포함하는 반도체 디바이스를 제공한다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a gate pattern and a source / drain region formed on a silicon substrate; A nickel silicide (NiSi) film formed by depositing a Ni thin film on the gate pattern and the source / drain regions and heat-treating the deposited Ni thin film to react with the Ni and silicon; It provides a semiconductor device comprising a carbon capping layer formed on the nickel silicide film.

다른 바람직한 실시예는, 실리콘 기판상에 형성되는 게이트 패턴 및 소오스/드레인 영역과; 상기 게이트 패턴 상에 Ni 박막을 증착하고 상기 증착된 Ni 박막을 열처리하여 상기 Ni와 실리콘을 반응시켜 형성되는 니켈 실리사이드(Ni FUSI)막과; 상기 니켈 실리사이드막 상에 형성되는 탄소 캡핑층을 포함하는 반도체 디바이스를 제공한다.Another preferred embodiment includes a gate pattern and a source / drain region formed on a silicon substrate; A nickel silicide (Ni FUSI) film formed by depositing a Ni thin film on the gate pattern and heat-treating the deposited Ni thin film to react with the Ni and silicon; It provides a semiconductor device comprising a carbon capping layer formed on the nickel silicide film.

또한, 상기 Ni 박막은 ALD 공정 또는 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 공정 중의 어느 하나에 의해 형성되는 것을 특징으로 한다.In addition, the Ni thin film is characterized in that formed by any one of the cyclic CVD process in the state of removing the ALD process or purging (purging) process.

이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 ALD(Atomic Layer Deposition) 공정을 사용하여 SiO2/Si 또는 Si 기판상에 고순도 Ni 박막을 증착하여 NiSi를 형성하는데, 먼저 ALD 공정에 대해 살펴보면 다음과 같다.The present invention forms a NiSi by depositing a high purity Ni thin film on a SiO 2 / Si or Si substrate using an atomic layer deposition (ALD) process. First, the ALD process will be described as follows.

상기 ALD의 기본 원리는 각 반응 물질들이 교대로 반응 챔버 안으로 주입되어 흡착, 표면반응 및 탈착과 같은 화학적 반응의 반복에 의해 박막이 형성되는 것이다. 이런 메커니즘에 따라 ALD는 자기 제어 특성으로 대 면적에서도 균일한 박막을 얻을 수 있으며, 표면의 굴곡이 큰 경우에도 매우 균일한 두께의 박막을 증착할 수 있다. 특히, ALD 방법은 종래의 CVD 방법과 비교하여 더 낮아진 증착 온도, 좋은 단차 피복성 특성은 차후 FinFET과 같은 3D 구조의 소자 적용에 큰 장점을 가 지게 된다.The basic principle of the ALD is that each reactant is alternately injected into the reaction chamber to form a thin film by repetition of chemical reactions such as adsorption, surface reaction and desorption. This mechanism enables ALD to achieve a uniform thin film even in large areas due to its self-control characteristics, and to deposit a very uniform thickness even when the surface is curved. In particular, the lower deposition temperature and better step coverage characteristics of the ALD method compared to the conventional CVD method have great advantages for future application of 3D structures such as FinFET.

도 1a 내지 도 1d는 본 발명에 따른 니켈 살리사이드 공정 및 니켈 FUSI 게이트 공정을 이용한 반도체 디바이스의 제조공정을 설명하는 도면이고, 도 2는 도 1에서 설명한 반도체 디바이스의 제조공정을 설명하기 위한 흐름도이다.1A to 1D are views illustrating a manufacturing process of a semiconductor device using a nickel salicide process and a nickel FUSI gate process according to the present invention, and FIG. 2 is a flowchart illustrating a manufacturing process of the semiconductor device described with reference to FIG. 1. .

도 1a 내지 도 1d를 참조하면, p형 실리콘 기판(110)상에 필드 영역(130)을 형성하여 액티브 영역을 한정하며, 상기 필드 영역(130)은 필드 산화막으로 형성한다. 이때, p형 실리콘 기판 외에 n형 실리콘 기판, SiO2/Si 기판도 가능하다.1A to 1D, a field region 130 is formed on a p-type silicon substrate 110 to define an active region, and the field region 130 is formed of a field oxide layer. At this time, in addition to the p-type silicon substrate, n-type silicon substrate, SiO 2 / Si substrate is also possible.

이후, 상기 액티브 영역 상에 게이트 패턴(190)을 형성한다. 상기 게이트 패턴(190)은 게이트 절연막(150) 및 게이트 전극(170)으로 이루어진다. 상기 게이트 절연막(150)은 산화막으로 형성하며, 상기 게이트 전극(170)은 불순물이 도핑된 폴리실리콘막(Poly-Si)으로 형성한다.Thereafter, a gate pattern 190 is formed on the active region. The gate pattern 190 includes a gate insulating layer 150 and a gate electrode 170. The gate insulating layer 150 is formed of an oxide film, and the gate electrode 170 is formed of a polysilicon film (Poly-Si) doped with impurities.

이후, 상기 게이트 패턴(190)의 양측벽에 스페이서(171)를 형성한다. 상기 스페이서(171)는 게이트 패턴(190)이 형성된 실리콘 기판(110)의 전면에 스페이서용 절연막, 예컨대 질화막을 형성한 후 스페이서 에치하여 형성한다.Thereafter, spacers 171 are formed on both sidewalls of the gate pattern 190. The spacer 171 is formed by forming a spacer insulating film, for example, a nitride film, on the entire surface of the silicon substrate 110 on which the gate pattern 190 is formed, and then etching the spacer.

이후, 상기 스페이서(171)에 얼라인(aline)되도록 상기 실리콘 기판(110)에 불순물을 주입하여 소오스/드레인 영역(140)을 형성한다. 상기 실리콘 기판(110)이 p형 실리콘 기판일 경우에는 n형 불순물을 주입하고, 상기 실리콘 기판(110)이 n형 실리콘 기판일 경우에는 p형 불순물을 주입한다. 결과적으로, 도 1a의 공정을 통하여 n-MOS 트랜지스터나 p-MOS 트랜지스터가 형성된다(S210).Thereafter, an impurity is implanted into the silicon substrate 110 to align the spacer 171 to form a source / drain region 140. When the silicon substrate 110 is a p-type silicon substrate, n-type impurities are implanted, and when the silicon substrate 110 is an n-type silicon substrate, p-type impurities are implanted. As a result, an n-MOS transistor or a p-MOS transistor is formed through the process of FIG. 1A (S210).

이후, 상기 소오스/드레인 영역(140), 스페이서(171) 및 게이트 패턴(190)이 형성된 실리콘 기판(110)의 전면에 니켈을 ALD 방법에 의해 증착하여 니켈 박막(180)을 형성한다(Metal deposition)(S220).Thereafter, nickel is deposited on the entire surface of the silicon substrate 110 on which the source / drain region 140, the spacer 171, and the gate pattern 190 are formed by an ALD method to form a nickel thin film 180 (metal deposition). (S220).

여기서, 니켈 전구체(Metal orgnic)를 사용하는 니켈 박막의 ALD 증착에서 상기 니켈 전구체의 리간드에 존재하던 탄소가 완전히 제거되지 못하고 상기 니켈 박막 내에 탄소(carbon)가 포함되게 된다. 금속 유기 전구체를 사용한 Ni 박막의 ALD 증착에서는 Ni 상과 Ni3C의 비는 3:7로 구성된다. 즉, ALD로 증착된 Ni 박막 내의 탄소는 Ni과 결합하여 Ni3C 상을 이루게 된다.Here, in the ALD deposition of the nickel thin film using a nickel precursor (Metal orgnic), the carbon present in the ligand of the nickel precursor is not completely removed, carbon is included in the nickel thin film. In ALD deposition of a Ni thin film using a metal organic precursor, the ratio of Ni phase and Ni 3 C is 3: 7. That is, the carbon in the Ni thin film deposited with ALD combines with Ni to form a Ni 3 C phase.

이후, 상기 니켈 박막(180)이 형성된 실리콘 기판(110)을 열처리하여 실리시데이션 공정을 진행한다(Silicidation). 이렇게 되면, 게이트 패턴(190)의 상부 표면과 소오스/드레인 영역(140)의 표면상에는 니켈과 실리콘이 반응하여 니켈 실리사이드막(NiSi)(185)이 형성된다. 상기 니켈 실리사이드막(185) 형성을 위한 열처리 공정은 급속 열처리 공정(RTP:Rapid Thermal Processing), 노(furnace), 또는 스퍼터 장치(sputter system)를 이용하여 단독 또는 조합으로 수행한다(실리시데이션 및 열처리 공정(thermal annealing)(S230).Thereafter, the silicon substrate 110 on which the nickel thin film 180 is formed is heat treated to perform a silicidation process (Silicidation). In this case, nickel and silicon react on the upper surface of the gate pattern 190 and the surface of the source / drain region 140 to form a nickel silicide layer (NiSi) 185. The heat treatment process for forming the nickel silicide layer 185 is performed alone or in combination using a rapid thermal processing (RTP), a furnace, or a sputter system (silication and Thermal annealing (S230).

여기서, ALD 방법으로 증착된 Ni 박막의 NiSi 형성시, 상기 Ni 박막의 표면에 남아 있었던 탄소가 캡핑층(capping layer) 역할을 하게 된다. 즉, ALD 방법으로 증착된 Ni 박막은 열처리 공정 진행상에서 탄소의 잔류에 의해 상기 NiSi(185) 상에 자동 캡핑층(auto-capping layer)(미도시)을 형성하게 된다.Here, in forming NiSi of the Ni thin film deposited by the ALD method, carbon remaining on the surface of the Ni thin film serves as a capping layer. That is, the Ni thin film deposited by the ALD method forms an auto-capping layer (not shown) on the NiSi 185 due to the carbon remaining during the heat treatment process.

이와 같이 탄소 캡핑층(미도시)의 형성은 제조공정 도중 발생하는 불순물이 상기 실리콘 기판(110) 내로 침투하는 것을 방지하게 된다.As such, the formation of the carbon capping layer (not shown) prevents impurities generated during the manufacturing process from penetrating into the silicon substrate 110.

이는, 지금까지 제조공정 도중 발생할 수 있는 불순물의 침투와 열 안정성을 확보하기 위해 TiN, Ti, TaN 등의 캡핑층을 선 증착하고 이후 급속 열처리 공정을 진행하는 방식과 달리 자동 탄소 캡핑층을 형성하여, 기존의 캡핑층 증착 공정을 필요로 하지 않게 되어, 공정장비 사용에 따른 비용 및 노력을 절감하거나 공정시간의 단축으로 보다 효율적인 NiSi 형성이 가능하게 된다. In order to ensure the penetration of impurities that may occur during the manufacturing process and thermal stability until now, the capping layer of TiN, Ti, TaN, etc. is pre-deposited, and then the automatic carbon capping layer is formed, unlike the method of rapid heat treatment. Since the existing capping layer deposition process is not required, more efficient NiSi formation can be achieved by reducing the cost and effort of using process equipment or shortening the processing time.

이후, 니켈 박막(180) 및 니켈 실리사이드막(185)이 형성된 상기 실리콘 기판(110)을 습식 세정하여 실리콘과 미반응된 니켈 박막(180)을 선택적으로 제거한다(Removal of non reactive metal)(S240). 이렇게 되면, 실질적으로 게이트(190) 표면과 소오스/드레인 영역(140)의 표면에서만 니켈 실리사이드막(185)이 형성되게 된다.Thereafter, the silicon substrate 110 on which the nickel thin film 180 and the nickel silicide layer 185 are formed is wet-cleaned to selectively remove silicon and the unreacted nickel thin film 180 (Removal of non reactive metal) (S240). ). In this case, the nickel silicide layer 185 is substantially formed only on the surface of the gate 190 and the surface of the source / drain region 140.

또한, 니켈 실리사이드막(185) 표면의 탄소 캡핑층도 필요에 따라 이온 에칭 장비를 이용하여 식각 공정을 통해 제거할 수 있다.In addition, the carbon capping layer on the surface of the nickel silicide layer 185 may also be removed through an etching process using an ion etching equipment, if necessary.

이상에서 니켈 살리사이드(Ni salicide) 공정을 위주로 설명하였으나, Ni FUSI 게이트 공정은 특히 게이트 패턴(190)의 상부 표면에만 니켈을 증착하여 니켈 실리사이드막(FUSI)를 형성하는 것으로, 그 공정에 있어 니켈 살리사이드 공정의 축소 및 생략 과정으로 이에 대한 설명은 생략한다.Although the nickel salicide process has been described above, the Ni FUSI gate process, in particular, deposits nickel only on the upper surface of the gate pattern 190 to form a nickel silicide layer (FUSI). As a reduction and elimination process of the salicide process, a description thereof will be omitted.

또한, ALD 공정 위주로 설명하였으나, 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 방법으로도 상기 Ni 박막의 증착이 가능하다.In addition, although described mainly on the ALD process, the Ni thin film may be deposited by the cyclic CVD method in which the purging process is removed.

이하, 도 3 내지 도 7을 참조하여 니켈 실리사이드막(NiSi) 형성을 위해서, ALD 공정 위주로 Ni 박막을 증착하는 공정에 대해 보다 상세히 설명하기로 한다.Hereinafter, a process of depositing a Ni thin film around an ALD process will be described in detail with reference to FIGS. 3 to 7 to form a nickel silicide layer (NiSi).

도 3a 및 도 3b는 본 발명에 따른 Ni 박막 증착을 위한 ALD 장치 및 그 증착공정을 보여주는 도면이다.3A and 3B are views illustrating an ALD device for depositing Ni thin film according to the present invention and a deposition process thereof.

도 3a에 도시된 바와 같이, 본 발명에 따른 ALD 장치는, 초기진공을 10-6 Torr로 유지하며 증착시 외벽의 out-gassing에 의해 증착 기판이 오염되는 문제를 최소화하기 위해 스테인레스 재질을 갖는 반응 챔버(310)와, 상기 반응 챔버(310)의 상부에 형성되어 플라즈마를 발생시키는 플라즈마 챔버(320)를 구비한다.As shown in FIG. 3A, the ALD apparatus according to the present invention maintains initial vacuum at 10 −6 Torr and reacts with a stainless material to minimize the problem that the deposition substrate is contaminated by out-gassing of the outer wall during deposition. A chamber 310 and a plasma chamber 320 formed on the reaction chamber 310 to generate a plasma.

또한, 상기 플라즈마 형태는 ICP 타입의 리모트(remote) 플라즈마이고, 발생장치는 주파수 13.56MHz인 플라즈마 전원기와 π타입의 정합기를 사용하며, Ni 전구체의 가스라인은 히팅 테이프(heating tape)를 이용해 80℃로 유지하여 라인 내에 반응물의 흡착을 막는다.In addition, the plasma form is a remote plasma of the ICP type, the generator uses a plasma power supply having a frequency of 13.56 MHz and a π type matching device, the gas line of the Ni precursor is 80 ℃ using a heating tape (heating tape) To keep adsorption of reactants in the line.

또한, 반응 챔버(310)에서 실리콘 기판이 놓여질 서셉터(susceptor)(311)는 탄소 불순물의 흡착이 작은 스테인레스를 사용하고, 상기 서섭터(311) 내부에 열선을 설치하여 온도를 500℃까지 조절이 가능하다.In addition, the susceptor 311 in which the silicon substrate is to be placed in the reaction chamber 310 uses stainless steel having low adsorption of carbon impurities, and installs a heating wire inside the susceptor 311 to adjust the temperature to 500 ° C. This is possible.

또한, 각 반응가스들의 교대 스위칭(alternative switching), 즉 순차적인 주입을 위해 뉴매틱 밸브(pneumatic valve), 솔레노이드 밸브(solenoid valve)를 사용한다. 그리고, 플라즈마 발생기를 PLC(programmable logic controller)하여 온/오프가 가능하도록 연결하여 사용한다. 이때, ALD 장치의 동작은 윈도우 XP 기 반의 서버 컴퓨터에 의해 PLC와의 통신으로 자동으로 이루어지며, 각각의 반응가스에 대한 유량을 조절하기 위해 MFC(mass flow controller)를 사용한다.In addition, pneumatic valves and solenoid valves are used for alternating switching of each reaction gas, that is, sequential injection. The plasma generator is connected to the programmable logic controller (PLC) so as to be turned on and off. At this time, the operation of the ALD device is automatically performed by communication with the PLC by the server computer based on Windows XP, and uses a mass flow controller (MFC) to control the flow rate for each reaction gas.

이와 같이 구성된 ALD 장치를 이용하여 Ni 박막의 증착이 이루어지는데, 즉, 상기 플라즈마 챔버(320)의 상부에 형성된 유입구(321)를 통해 Ni 전구체(Bis-Ni), 반응가스(Ar, H2)가 유입되고, 유입된 가스는 상기 ICP 타입 안테나를 통해 상기 플라즈마 챔버 내에 플라즈마를 발생시키고, 발생된 플라즈마는 반응 챔버 공간 내 에 유입된 서셉터에 놓여진 기판상에 니켈 박막을 증착시킨다.Ni thin film is deposited using the ALD device configured as described above. That is, Ni precursor (Bis-Ni) and reaction gas (Ar, H 2 ) are formed through the inlet 321 formed on the plasma chamber 320. Is introduced, and the introduced gas generates plasma in the plasma chamber through the ICP type antenna, and the generated plasma deposits a nickel thin film on a substrate placed on the susceptor introduced into the reaction chamber space.

여기서, 본 발명에서의 상기 Ni 박막의 ALD 증착을 위한 순차적인 주입과정(injection sequence)은 다음과 같다. 즉, 도 3b에 도시된 바와 같이, 1 주기(cycle) 당 Ni 금속유기 전구체(10sec)-> 퍼지가스(Ar)(5sec)-> 반응가스 H2(10sec)-> 퍼지가스(Ar)(5sec) 순의 공정 사이클(cycle)을 갖는다.Here, the sequential injection sequence for the ALD deposition of the Ni thin film in the present invention is as follows. That is, as shown in Figure 3b, Ni metal organic precursor (10sec)-> purge gas (Ar) (5sec)-> reaction gas H 2 (10sec)-> purge gas (Ar) (per cycle) ( 5 sec) followed by a process cycle.

일반적으로 ALD 방법으로 Ni 박막을 증착하기 위해서는 금속 유기 전구체의 선정과 ALD 공정 온도 구간의 확보가 무엇보다도 중요하다.In general, in order to deposit Ni thin films by the ALD method, it is important to select a metal organic precursor and to secure an ALD process temperature range.

여기서, 본 발명은 효율적인 박막의 증착을 위해 상온에서 액화된 상태로 존재하고, 충분한 기화압력을 얻을 수 있어 수송가스(Ar)를 사용하여 그 양을 조절할수 있는 특성을 가지는 Ni 유기 전구체를 사용한다.Here, the present invention uses a Ni organic precursor that exists in the liquefied state at room temperature for efficient deposition of the thin film, and has a characteristic that can obtain a sufficient vaporization pressure to control the amount using a transport gas (Ar) .

도 4a 및 도 4b는 본 발명에 따른 Ni 박막 증착시의 ALD 성장 온도창 및 ALD 증착율을 나타낸 도면이다.4A and 4B illustrate ALD growth temperature windows and ALD deposition rates during deposition of a Ni thin film according to the present invention.

즉, ALD 온도창을 얻기 위해서, 증착 온도는 175℃부터 300℃까지 각 단계마 다 25℃씩 온도를 증가시키면서 증착된 박막의 두께를 측정하였는데, 특히 XRR(X-ray Reflectory) 및 엘립소미터(Ellipsometer)를 사용하여 Ni 박막의 두께를 측정하여 나타낸 그래프이다.That is, in order to obtain the ALD temperature window, the deposition temperature was measured by increasing the temperature of the deposited thin film by 25 ° C at each step from 175 ° C to 300 ° C. In particular, the X-ray reflectory (XRR) and ellipsometer were measured. It is a graph which measured the thickness of Ni thin film using (Ellipsometer).

여기서, ALD 성장시 온도에 상관없이 표면 포화 반응에 의해 성장속도가 일정한 온도구간이 있는데, 이를 ALD 성장 온도창(temperature window of ALD)이라 한다.Here, there is a temperature section in which the growth rate is constant due to the surface saturation reaction regardless of the temperature during ALD growth, which is called a temperature window of ALD.

도 4a에 도시된 바와 같이, 175℃~300℃의 ALD 성장 온도 범위에서 200℃~250℃ 범위가 대략 200Å 정도의 Ni 박막 두께 특성을 보이므로, ALD 성장 온도창(ALD window)을 200℃에서 250℃ 사이 범위로 설정한다.As shown in FIG. 4A, the ALD growth temperature window (ALD window) at 200 ° C. is shown in the ALD growth temperature range of 175 ° C. to 300 ° C., while the 200 ° C. to 250 ° C. shows a Ni film thickness of about 200 μm. Set in the range between 250 ° C.

또한, 도 4b는 본 발명에 따른 ALD 방법을 이용한 Ni 박막의 공정 사이클 당 증착율을 나타낸 그래프인데, Ni 박막 증착 공정은 공정온도 220 ℃에서 증착 사이클을 100, 200, 300으로 달리하여 증착하고, 증착 두께는 XRR 측정과 엘립소미터를 사용하여 값을 비교하여 두께를 결정한다. 이때, 증착된 Ni 박막의 두께는 100사이클에서 132Å, 200 사이클에서 227Å, 300 사이클에서 363Å을 보여 각 사이클 마다 증착율은 각각 1.32, 1.13. 1.21(Å/cycle)을 나타낸다. 또한, 사이클 변화에 따른 Ni 박막의 ALD 증착은 선형적인 특성을 보이며, 증착율은 평균 1.25(Å/cycle)의 값을 보여준다.In addition, Figure 4b is a graph showing the deposition rate per process cycle of the Ni thin film using the ALD method according to the present invention, Ni thin film deposition process is deposited by varying the deposition cycle to 100, 200, 300 at a process temperature of 220 ℃, deposition The thickness is determined by comparing the values using an XRR measurement and an ellipsometer. At this time, the thickness of the deposited Ni thin film was 132 에서 in 100 cycles, 227 에서 in 200 cycles, and 363 Å in 300 cycles, so that the deposition rates were 1.32 and 1.13, respectively. 1.21 (Å / cycle) is shown. In addition, ALD deposition of the Ni thin film with a cycle change shows a linear characteristic, and the deposition rate shows an average value of 1.25 (µs / cycle).

도 5a 및 도 5b는 본 발명의 ALD 방법에 따른 Ni 박막 증착시의 증착온도에 따른 전기적 특성(특히, 면저항 특성)을 나타낸 도면으로서, NiSi 공정에 사용하기 위한 Ni 박막은 기본적으로 불순물이 포함되지 않은 낮은 저항의 박막을 요구한다.5A and 5B are diagrams showing electrical characteristics (especially sheet resistance characteristics) according to deposition temperature during deposition of a Ni thin film according to the ALD method of the present invention. Ni thin films for use in the NiSi process basically do not contain impurities. Not require low resistance thin film.

도 5a는 다른 조건들은 고정시킨 상태에서 증착 온도만을 변화시켜 증착된 Ni 박막의 면저항을 측정한 그래프이다.Figure 5a is a graph measuring the sheet resistance of the deposited Ni thin film by changing only the deposition temperature while fixing other conditions.

여기서, 공정 조건은 220℃의 공정 온도에서 공정 기압을 3 Torr로 유지하고 Bis-Ni(10sec)-> Purge(Ar: 5sec)-> Reactant(H2: 10sec)-> Purge(Ar: 5sec)의 공정 조건으로 200 사이클을 진행하였으며, 증착 온도만을 변화시켜 증착한 Ni 박막의 저항을 4-point probe를 이용하여 측정한 것이다.Here, the process condition is to maintain the process air pressure of 3 Torr at the process temperature of 220 ℃, Bis-Ni (10sec)-> Purge (Ar: 5sec)-> Reactant (H 2 : 10sec)-> Purge (Ar: 5sec) 200 cycles were carried out under the process conditions of, and the resistance of the Ni thin film deposited by changing only the deposition temperature was measured using a 4-point probe.

또한, 증착된 Ni 박막의 면저항은 220℃에서 18.56 Ω/□(ohm/sq)로 가장 낮은 면저항 값을 보였으며, 이 값은 PVD 방법에 의해 얻어진 면저항 값 이하의 낮은 값이다.In addition, the sheet resistance of the deposited Ni thin film was the lowest sheet resistance value of 18.56 Ω / □ (ohm / sq) at 220 ℃, this value is lower than the sheet resistance obtained by the PVD method.

또한, 240℃까지 50 Ω/□ 이하의 값으로 NiSi 공정에 이용 가능한 Ni 박막의 면저항 값을 보여 주었으나, 250℃를 기점으로 급격히 증가하는 모습을 보여 주었다. 이 면저항 특성으로 보아 증착 온도에 따라 박막의 특성이 변함을 알 수 있으며, 특히 면저항의 상승은 불순물에 의한 영향과 관계가 깊을 것으로 생각이 된다. 이 증착 온도에 따른 면저항의 상승은 박막에 포함된 탄소의 영향으로 인한 특성으로 판단된다.In addition, the sheet resistance value of the Ni thin film usable for the NiSi process was shown to be less than 50 Ω / □ up to 240 ° C, but it showed a sharp increase from 250 ° C. It can be seen from the sheet resistance characteristics that the characteristics of the thin film change with deposition temperature. In particular, the increase in sheet resistance is thought to be deeply related to the influence of impurities. The increase in the sheet resistance according to the deposition temperature is judged to be a characteristic due to the influence of carbon contained in the thin film.

도 5b는 증착 온도에 따라 증착된 Ni 박막의 기판상에서의 면저항 분포를 나타낸 그래프이다.5B is a graph showing the sheet resistance distribution on the substrate of the Ni thin film deposited with the deposition temperature.

여기서, X축은 기판상의 위치를 나타낸 것으로, 기판상의 위치는 가령 6인치 웨이퍼의 잘린 방향을 좌측 기준으로 LE(left-side edge), RE(Right-side edge), UE(upside edge), DE(downside edge), C(Center), RM(Right-side middle), UM(Upside middle), DM(Downside middle) 로 하였다.Here, the X-axis represents the position on the substrate, the position on the substrate is left-side edge (LE), right-side edge (RE), upside edge (UE), DE ( downside edge), C (Center), right-side middle (RM), upside middle (UM), and downside middle (DM).

도 5b에 도시된 바와 같이, 200℃에서 240℃ 까지는 기판 전면에서 면저항의 큰 편차 없이 증착된 모습을 보여준다. 그러나, 250℃ 이상에서는 증착된 Ni 박막의 면저항은 전체적으로 높고 웨이퍼 전면에서 부분적인 면저항의 편차도 큰 것으로 나타났다. 이 특성도 Ni 박막의 탄소 포함의 문제로 보인다.As shown in Figure 5b, from 200 ℃ to 240 ℃ shows the appearance deposited without a large deviation of the sheet resistance on the front surface of the substrate. However, above 250 ° C., the sheet resistance of the deposited Ni thin film was high overall and the variation of the partial sheet resistance at the front surface of the wafer was also large. This property also seems to be a problem of carbon inclusion in the Ni thin film.

따라서, ALD 성장 온도창으로 정한 200 ~ 250℃ 구간에서 면저항 특성을 고려하면, 200 ~ 240℃ 범위가 ALD 성장 온도창으로서 바람직하다.Therefore, considering the sheet resistance characteristics in the 200 ~ 250 ℃ section determined by the ALD growth temperature window, the range of 200 ~ 240 ℃ is preferable as the ALD growth temperature window.

도 6은 본 발명의 ALD 방법에 따른 Ni 박막 증착시의 H2 주입량에 따른 면저항 특성을 나타낸 도면이다.6 is a view showing the sheet resistance characteristics according to the H 2 injection amount during the deposition of Ni thin film according to the ALD method of the present invention.

여기서, Ni 박막의 ALD 증착에서 H2는 금속 유기 전구체의 리간드(ligand)를 제거하기 위한 반응 가스로 사용되는데, H2의 적절한 주입량은 금속 유기 전구체의 리간드를 완벽히 제거하여 불순물이 낮은 Ni 박막을 얻는데 필수 요건이 된다.Here, in the ALD deposition of Ni thin film, H 2 is used as a reaction gas for removing ligands of the metal organic precursor, and an appropriate injection amount of H 2 completely removes the ligand of the metal organic precursor to remove the Ni thin film having low impurities. It is essential to get.

또한, 220℃의 공정 온도에서 공정 기압을 3 Torr로 유지하고, 니켈 금속유기 전구체(10sec) -> Purge(Ar: 5sec)-> Reactant(H2: variation) -> Purge(Ar: 5sec)의 공정 조건으로 200 사이클을 진행하였으며, H2의 량을 변화시켜 증착한 Ni 박막의 저항을 4-point probe를 이용하여 측정한 것이다.In addition, the process air pressure was maintained at 3 Torr at a process temperature of 220 ° C., and the nickel metal organic precursor (10 sec)-> Purge (Ar: 5 sec)-> Reactant (H 2 : variation)-> Purge (Ar: 5sec) 200 cycles were carried out under the process conditions, and the resistance of the Ni thin film deposited by changing the amount of H 2 was measured using a 4-point probe.

도 6에 도시된 바와 같이, H2의 주입을 750 sccm, 1000 sccm, 1500 sccm, 2000 sccm, 2500 sccm, 3000 sccm, 4000 sccm, 5000 sccm 으로 증가시켜며, Ni 박막을 증착하였다. 이때, 750 sccm(9.76 MΩ/□)부터 3000 sccm(267.3 Ω/□)까지 급격하게 저항이 감소하는 모습을 보였으며, 4000 sccm(18.56 Ω/□)부터 포화되는 모습을 보였다. 이것은 주입된 H2량이 금속유기 전구체의 리간드를 제거하기에 충분한가 아닌가에 따라 박막의 면저항이 달라지는 특성을 보인다. 특히 750 sccm에서 수 MΩ의 저항을 나타내는 것은 제거되지 못한 금속유기 전구체의 리간드들이 증착된 Ni 박막에 포함되어 불순물로 작용하여 박막의 면저항을 증가시키기 때문이다.As shown in FIG. 6, the injection of H 2 was increased to 750 sccm, 1000 sccm, 1500 sccm, 2000 sccm, 2500 sccm, 3000 sccm, 4000 sccm, 5000 sccm, and the Ni thin film was deposited. At this time, the resistance decreased rapidly from 750 sccm (9.76 MΩ / □) to 3000 sccm (267.3 Ω / □) and saturated from 4000 sccm (18.56 56 / □). This shows that the sheet resistance of the thin film varies depending on whether the amount of H 2 injected is sufficient to remove the ligand of the metal organic precursor. In particular, the resistance of several MΩ at 750 sccm is because ligands of metal organic precursors, which cannot be removed, are included in the deposited Ni thin film and act as impurities to increase the sheet resistance of the thin film.

도 7a 내지 도 7c는 상기 도 6에서 H2 주입량에 따른 웨이퍼 상의 면저항 분포를 나타낸 그래프이다.7A to 7C are graphs showing the sheet resistance distribution on the wafer according to the H 2 injection amount in FIG. 6.

여기서, 6 inch 웨이퍼를 기준으로 Ni 박막을 증착, 면저항 분포를 나타낸 것이며 공정 기준은 각각 수소 주입량 2000 sccm(도 8a), 3000 sccm(도 8b), 4000 sccm(도 8c) 일 때의 면저항 분포를 측정하였다.Here, the Ni film is deposited on the 6 inch wafer, and the sheet resistance distribution is shown. The process standard is the sheet resistance distribution at the hydrogen injection amount of 2000 sccm (FIG. 8A), 3000 sccm (FIG. 8B), and 4000 sccm (FIG. 8C), respectively. Measured.

또한, X축은 웨이퍼 상의 위치를 나타낸 것이며, 웨이퍼 상의 위치는 6인치 웨이퍼의 잘린 방향을 좌측 기준으로 LE(left-side edge), RE(Right-side edge), UE(upside edge), DE(downside edge), C(Center), RM(Right-side middle), UM(Upside middle), DM(Downside middle) 로 하였다.In addition, the X axis represents the position on the wafer, and the position on the wafer is left-side edge (LE), right-side edge (RE), upside edge (UE), and downside (DE) relative to the left side of the 6-inch wafer. edge), C (Center), right-side middle (RM), upside middle (UM), and downside middle (DM).

도 7a에 도시된 바와 같이, H2를 2000 sccm 주입했을 경우, Center가 3.237 KΩ/□의 가장 낮은 면저항 값을 보였으며, DM(Downside middle)이 3.482 KΩ/□로 가장 높은 면저항 값을 보였다. 따라서, 최대-최소 편차는 245 Ω/□의 높은 편차를 보이는데, 이는 주입된 H2의 량이 Bis-Ni의 리간드를 완벽히 제거하기에는 부족하다는 것을 의미하며, 이 결과는 부분적으로 많은 불순물의 포함으로 면저항의 편차가 심한다는 것을 나타낸다.As shown in FIG. 7A, when 2,000 sccm of H 2 was injected, the center showed the lowest sheet resistance value of 3.237 KΩ / □, and the DM (Downside middle) showed the highest sheet resistance value of 3.482 KΩ / □. Therefore, the maximum-minimum deviation shows a high deviation of 245 Ω / □, which means that the amount of H 2 injected is insufficient to completely remove the Bis-Ni ligand, which results in the sheet resistance due to the inclusion of many impurities. Indicates that the deviation of is severe.

도 7b에 도시된 바와 같이, H2가 3000 sccm 주입된 경우, 각 위치의 측정에서 UE가 252.7 Ω/□로 가장 낮은 면저항 값을 보였고, DM이 271.7 Ω/□로 가장 높은 면저항 값을 보였다. 최대-최소 편차는 19 Ω/□로 나타났다. 이는 H2가 2000 sccm 주입된 경우에 비해 현격히 낮은 편차를 보인다.As shown in FIG. 7B, when 3000 sccm of H 2 was injected, the UE showed the lowest sheet resistance value of 252.7 Ω / □ and the DM showed the highest sheet resistance value of 271.7 Ω / □. Maximum-minimum deviation was 19 dB / square. This shows a significantly lower deviation than H 2 injected at 2000 sccm.

도 7c에 도시된 바와 같이, H2가 4000 sccm 주입된 경우, C(Center)를 기준으로 18~19 Ω/□ 대의 낮은 면저항 값을 보이는데, 최대값은 DE에서 19.01 Ω/□를 보였으며 최소값은 UE에서 18.5 Ω/□의 면저항 값을 보였다. As shown in FIG. 7C, when H 2 is injected at 4000 sccm, the sheet resistance value of 18 ~ 19 Ω / □ is low based on C (Center). The maximum value is 19.01 Ω / □ at DE and the minimum value Shows a sheet resistance of 18.5 Ω / □ in the UE.

이때, 최대-최소 편차는 0.51 Ω/□이며, 이는 6 inch 웨이퍼 전면에 불순물 포함이 낮은 균일한 박막이 증착되는 것을 보여 준다.At this time, the maximum-minimum deviation is 0.51 dl / ?, which shows that a uniform thin film containing low impurities is deposited on the entire surface of the 6 inch wafer.

이와 같이, ALD 증착은 대면적에 균일한 증착이 가능한 장점을 가지고 있는데, H2에 의해 완전히 제거되지 못한 리간드는 기판상의 Ni 증착 시 박막 내부에 포함되어 균일한 전기적 특성을 나타내지 못할 것으로 판단된다.As described above, ALD deposition has the advantage of uniform deposition over a large area. Ligands not completely removed by H 2 may be included in the thin film during Ni deposition on a substrate and thus may not exhibit uniform electrical characteristics.

따라서, H2 주입양은 면저항 특성을 고려할때, 최소 3000 sccm 이상의 주입량을 필요로 하며, 최적의 H2주입량은 4000 sccm로 판단된다.Thus, H 2 Considering the sheet resistance characteristics, the injection amount requires a minimum injection amount of 3000 sccm or more, and the optimum H 2 injection amount is determined to be 4000 sccm.

이하, 도 8 내지 도 12를 참조하여, 전술한 본 발명의 ALD 방법에 따라 증착된 Ni 박막의 물리적 특성을 설명한다. 상기 물리적 특성의 분석 결과, 본 발명에 ALD 방법으로 균일하게 증착된 Ni 박막은 Ni:Ni3C(3:7)로 구성된 Ni 박막임을 알 수 있으며, 이하에서 상세히 설명한다.8 to 12, the physical properties of the Ni thin film deposited according to the ALD method of the present invention described above will be described. As a result of analyzing the physical properties, it can be seen that the Ni thin film uniformly deposited by the ALD method according to the present invention is a Ni thin film composed of Ni: Ni 3 C (3: 7), which will be described in detail below.

도 8a 내지 도 8c는 본 발명의 ALD 방법으로 증착된 Ni 박막의 조성 분석을 나타낸 그래프이다.8A to 8C are graphs showing compositional analysis of Ni thin films deposited by the ALD method of the present invention.

도 8a는 상기 Ni 박막의 XRD 측정을 나타낸 그래프로서, XRD를 이용한 측정은 ALD 증착 도중 발생할 수 있는 불순물의 박막 내 포함과 박막의 조성 및 결정성을 확인하기 위한 것이다.FIG. 8A is a graph illustrating XRD measurement of the Ni thin film, and the measurement using XRD is for confirming inclusion of a thin film of impurities that may occur during ALD deposition, and composition and crystallinity of the thin film.

여기서, XRD 측정을 위한 Ni 박막의 증착은 박막의 면저항이 가장 낮았던 220℃의 공정 조건으로 증착하였으며, 이전 Ni 박막의 전기적 특성에서 공정 온도 220℃에서 증착된 박막이 18.5 Ω/□로 낮은 저항값을 보임을 보였다. 이는 e-beam이나 스퍼터링 방법으로 증착된 Ni과 같은 수준의 면저항 값이다. 그래서, XRD 측정에서 가장 낮은 면저항을 보였던 Ni 박막은 불순물이 포함되지 않은 순수한 Ni 박막을 기대하였으나, 도 9a에 도시된 바와 같이, ALD 방법으로 220℃에서 18.5 Ω/□로 가장 낮은 면저항을 보였던 Ni 박막은 Ni 상과 Ni3C 상이 공존하는 형태의 XRD 피크를 보였다.Here, the deposition of Ni thin film for XRD measurement was carried out at the process condition of 220 ° C. where the sheet resistance of the thin film was the lowest. Showed. This is the same sheet resistance value as Ni deposited by e-beam or sputtering. Therefore, the Ni thin film having the lowest sheet resistance in XRD measurement was expected to be a pure Ni thin film containing no impurities, but as shown in FIG. 9A, the Ni had the lowest sheet resistance of 18.5 Ω / □ at 220 ° C. by the ALD method. The thin film showed XRD peaks in the form of coexistence of Ni phase and Ni 3 C phase.

이와 같이, 금속유기 전구체를 사용한 Ni 박막의 ALD 증착에서 Ni 박막 내의 탄소(carbon) 포함은 금속유기 전구체의 리간드에 존재하던 탄소가 완전히 제거되지 못하고 박막에 포함된 것으로 보인다. 그리고 XRD 측정으로 얻은 Ni 상과 Ni3C의 비는 3:7로 구성된다.As such, in the ALD deposition of the Ni thin film using the metal organic precursor, carbon inclusion in the Ni thin film does not completely remove the carbon present in the ligand of the metal organic precursor and appears to be included in the thin film. And the ratio of Ni phase and Ni 3 C obtained by XRD measurement is composed of 3: 7.

일반적으로 ALD 증착 도중 불순물, 즉 탄소나 산소 등의 포함은 많은 문제점들을 일으켜 왔으며, 박막의 전기적 특성을 떨어뜨리는 주요인으로 작용해 왔다.In general, the inclusion of impurities such as carbon or oxygen during ALD deposition has caused many problems, and has been a major factor in deteriorating the electrical properties of the thin film.

그러나, 도 5a 및 도 5b에 도시된 바와 같이, 220 ℃에서 증착된 Ni 박막은 탄소가 포함되어 있음에도 불구하고, 18.5 Ω/□의 낮은 면저항을 보이고 있다. 이는 Ni 박막 내에 포함된 탄소가 불순물이 아닌 Ni과 결합한 Ni3C 상을 나타내고 있기 때문인 것으로 판단된다.However, as shown in FIGS. 5A and 5B, the Ni thin film deposited at 220 ° C. has a low sheet resistance of 18.5 μs / □ even though carbon is included. This is considered to be because the carbon contained in the Ni thin film exhibits a Ni 3 C phase bonded with Ni rather than an impurity.

또한, 도 8a에 도시된 바와 같이, 비교 데이터로 e-beam을 사용하여 같은 두께로 증착한 Ni 박막의 XRD peak을 고려해 볼 때, ALD로 증착된 Ni 박막이 e-beam으로 증착된 Ni 박막보다 높은 결정성을 보이는 것을 확인할 수 있다. 이것은 PVD로 증착되는 Ni 박막에 비해 ALD 방법에 의한 Ni 증착이 좀 더 치밀한 Ni 박막을 얻을 수 있음을 나타낸다.  In addition, as shown in Figure 8a, considering the XRD peak of the Ni thin film deposited to the same thickness using the e-beam as a comparison data, the Ni thin film deposited by ALD than the Ni thin film deposited by the e-beam It can be seen that high crystallinity is shown. This indicates that Ni deposition by the ALD method can obtain a more dense Ni thin film than the Ni thin film deposited by PVD.

도 8b는 도 8a에서의 Ni 증착과 같은 조건에서 퍼징(purging) 공정을 제거한 상태인 사이클릭(Cyclic) CVD 방법으로 증착된 Ni 박막의 XRD 측정과 비교한 그래프이다.FIG. 8B is a graph comparing XRD measurements of Ni thin films deposited by a cyclic CVD method in which a purging process is removed under the same conditions as Ni deposition in FIG. 8A.

도 8b에 도시된 바와 같이, 같은 200 cycle 공정상에서 ALD로 증착된 Ni 박막은 250Å의 두께를 보였으나, 사이클릭 CVD 방법으로 증착된 Ni 박막은 810Å의 두께를 보였다. 이것은 사이클릭 CVD 방법으로 두껍게 증착된 Ni 박막은 확실한 Ni3C 상의 존재를 확인할 수 있으며, 사이클릭 CVD 증착 가능성도 보여준다.As shown in FIG. 8B, the Ni thin film deposited with ALD had a thickness of 250 μs on the same 200 cycle process, but the Ni thin film deposited by the cyclic CVD method had a thickness of 810 μs. This shows that the Ni film deposited thickly by the cyclic CVD method can confirm the presence of the Ni 3 C phase and also show the possibility of cyclic CVD deposition.

도 8c는 증착 온도에 따라 증착된 Ni 박막의 XRD 분석을 나타낸 그래프로서, 증착 온도에 따라 면저항 특성을 보았던 도 6a와 같은 공정 조건에서 공정온도를 200℃에서 300℃까지 25℃씩 증가시키며 증착된 Ni 박막을 XRD 측정한 것이다.FIG. 8C is a graph illustrating XRD analysis of Ni films deposited according to deposition temperature, and the process temperature is increased by 25 ° C. from 200 ° C. to 300 ° C. under the same process conditions as in FIG. The Ni thin film was measured by XRD.

상기 XRD peak에서 확인할 수 있듯이 면저항이 가장 낮았던 220℃에서 Ni 상과 Ni3C 상의 결정성이 가장 높음을 알 수 있다. 그러나, 250℃를 기점으로 증착 온도가 상승할수록 Ni3C 상의 peak가 감소하며 300℃에서는 Ni peak 만이 확인되며, 전체적인 Ni peak의 결정성 감소도 확인된다.As can be seen from the XRD peak, it can be seen that the crystallinity of the Ni phase and the Ni 3 C phase is the highest at 220 ° C. at the lowest sheet resistance. However, as the deposition temperature increases from 250 ° C, the peak of the Ni 3 C phase decreases, and only the Ni peak is observed at 300 ° C, and the crystallinity of the overall Ni peak is also reduced.

도 8c의 XRD 측정과 도 5a의 증착 온도에 따른 면저항 특성을 고려해 볼 때 Ni3C 상의 존재와 면저항의 크기가 연관성을 가지는 것을 알 수 있다. 즉, XRD 측정에서 Ni3C peak의 감소는 면저항의 증가로 나타나며, 이는 ALD 방법으로 증착된 Ni 박막 내의 탄소가 Ni과 결합하여 Ni3C 상을 이루며 결정성을 가지는지 아니면 모바일 차지(mobile charge)의 형태로 박막 내에 불순물로 작용하는가의 문제이다.Considering the XRD measurement of FIG. 8C and the sheet resistance characteristic according to the deposition temperature of FIG. 5A, it can be seen that the presence of the Ni 3 C phase and the size of the sheet resistance are related. In other words, the reduction of Ni 3 C peak in XRD measurement is shown to increase the sheet resistance, which means that the carbon in the Ni thin film deposited by ALD method forms Ni 3 C phase by combining with Ni and has crystallinity or mobile charge. Is an impurity in the thin film in the form of).

또한, Ni3C 상으로써 Ni과 탄소의 결합은 증착 온도에 따른 XRD 측정에서 증착 온도에 의존한다는 것을 확인할 수 있다. 증착 온도가 250℃ 이상이 될 경우 Bis-Ni의 리간드에 포함되어있던 탄소는 높은 증착 온도에 의하여 증착된 Ni과 결합하지 못하고 박막 내 불순물로 포함되어 Ni3C 상을 나타내지 못하는 것으로 판단 된다. 따라서, 불순물로 작용하는 탄소는 박막의 면저항을 높이는 것으로 판단된다.In addition, it can be seen that the bonding of Ni and carbon as the Ni 3 C phase depends on the deposition temperature in the XRD measurement according to the deposition temperature. When the deposition temperature is above 250 ° C., the carbon contained in the ligand of Bis-Ni does not bind with Ni deposited by the high deposition temperature and is included as an impurity in the thin film, and thus the Ni 3 C phase does not appear. Therefore, carbon acting as an impurity is considered to increase the sheet resistance of the thin film.

도 9a 및 도 9b는 본 발명의 ALD 방법으로 증착된 Ni 박막의 깊이 방향 분석을 나타낸 그래프이다.9A and 9B are graphs showing depth direction analysis of Ni thin films deposited by the ALD method of the present invention.

도 9a는 SiO2(1000Å)/p-type Si 기판 위에 증착된 Ni 박막의 깊이 방향 특성을, 도 9b는 p-type Si 기판 위에 증착된 Ni 박막의 깊이 방향 특성을 나타낸 것이다.FIG. 9A illustrates depth direction characteristics of a Ni thin film deposited on a SiO 2 (1000 μs) / p-type Si substrate, and FIG. 9B illustrates depth direction characteristics of a Ni thin film deposited on a p-type Si substrate.

이전의 Ni 박막의 조성 분석에서 XRD로 분석된 ALD Ni 박막은 Ni 상과 Ni3C 상이 3:7로 존재하는 것으로 나타났다. 특히 ALD로 증착된 Ni 박막 내의 탄소는 Ni과 결합하여 Ni3C 상을 이루고 있는 것을 확인할 수 있었다.In the composition analysis of the previous Ni thin film, the ALD Ni thin film analyzed by XRD showed that the Ni phase and the Ni 3 C phase were present at 3: 7. In particular, it was confirmed that the carbon in the Ni thin film deposited with ALD was combined with Ni to form a Ni 3 C phase.

도 9a 및 도 9b에서 Auger depth profile로 확인할 수 있듯이, 증착된 Ni 박막의 표면에서부터 내부까지 대략 25%의 다량의 탄소를 포함하고 있는 것이 확인 된다. 이 탄소는 XRD 조성 분석에서 나타난 Ni3C에서 확인되는 탄소로 판단되며 이 결과는 이전 XRD 조성 분석에서 나타난 Ni3C 존재를 뒷받침한다.As can be seen from the Auger depth profile in Figures 9a and 9b, it is confirmed that the carbon contains a large amount of approximately 25% from the surface of the deposited Ni film to the interior. This carbon is believed to be the carbon identified in Ni 3 C in the XRD composition analysis, which supports the presence of Ni 3 C in the previous XRD composition analysis.

도 10은 본 발명의 ALD 방법으로 증착된 Ni 박막의 XPS 측정을 나타낸 그래프이다.10 is a graph showing XPS measurements of Ni thin films deposited by the ALD method of the present invention.

도 10에 도시된 바와 같이, 공정온도 220℃에서, C_1s peak을 기준으로 하여 Ni과 탄소의 결합 상태를 확인할 수 있다.As shown in FIG. 10, at a process temperature of 220 ° C., the bonding state of Ni and carbon may be confirmed based on the C_1s peak.

여기서, C_1s peak의 결합에너지가 284.6eV임을 감안할 때, 측정된 Ni 박막의 피팅(fitting)된 peak는 248.2eV로 우측으로 0.4eV 시프트(shift)되어 있는 것을 확인할 수 있다. 이것은 Ni 박막 내부의 탄소가 단독으로 불순물 형태로 존재하지 않음을 보인다. 또한, Ni과 탄소 결합의 결합 에너지 284eV를 고려해 볼 때 측정된 Ni 박막 내부의 탄소는 Ni과 결합한 상태인 Ni3C 임을 확인할 수 있다.Here, considering that the binding energy of the C_1s peak is 284.6 eV, it can be seen that the fitted peak of the measured Ni thin film is shifted to 0.4 eV to the right at 248.2 eV. This shows that the carbon inside the Ni thin film alone does not exist in an impurity form. In addition, considering the binding energy of 284 eV of Ni and carbon bonds, it can be seen that the carbon in the Ni thin film measured is Ni 3 C in a state of bonding with Ni.

도 11a 내지 도 11c는 본 발명의 ALD 방법으로 증착 온도에 따른 Ni 박막의 표면 AFM 측정을 나타낸 그래프이다.11A to 11C are graphs showing surface AFM measurements of Ni thin films according to deposition temperatures by the ALD method of the present invention.

도 9a, 도 9b, 도10을 참조하면, 이전 Ni 박막의 조성 분석과 깊이 방향 분석에서 Ni3C 상의 존재와 역할을 알 수 있었다. 그러나, 증착 온도가 고온으로 가면서 면저항이 높아졌고 이는 탄소와 Ni의 결합이 불완전함에서 비롯된 것으로 생각된다. 이 불완전한 결함은 탄소가 불순물로 작용하게 되어 면저항을 떨어뜨리는 원인으로 판단이 되었다. 이때, 이 불완전 Ni과 탄소의 결합이 박막 표면에 어떤 영향을 미치는 것인지 AFM으로 표면 측정을 통해 관찰하였다.9A, 9B, and 10, the presence and role of the Ni 3 C phase in the compositional analysis and the depth direction analysis of the previous Ni thin film could be seen. However, as the deposition temperature increased to a high temperature, the sheet resistance was increased, which is thought to be due to the incomplete coupling of carbon and Ni. This incomplete defect was judged to be a cause of carbon to act as an impurity and lower the sheet resistance. At this time, the effect of the incomplete Ni and carbon bond on the surface of the thin film was observed through the surface measurement by AFM.

도 11a, 도 11b, 및 도 11c는 각각 220℃, 250℃, 300℃에서 증착된 Ni 박막을 AFM 측정한 것이다.11A, 11B, and 11C are AFM measurements of Ni thin films deposited at 220 ° C., 250 ° C., and 300 ° C., respectively.

각 온도마다 증착된 Ni 박막은 도 5a의 면저항 측정에서 사용되었던 것과 같은 조건으로 증착하였다. 이는 Ni3C 상의 감소와 면저항의 증가가 Ni 박막의 표면에 어떤 변화를 가져오는지를 확인하기 위해서이다.Ni thin films deposited at each temperature were deposited under the same conditions as those used in the sheet resistance measurement of FIG. 5A. This is to confirm the change of the Ni 3 C phase and the increase of sheet resistance on the surface of the Ni thin film.

도 11a는 18.5 Ω/□의 가장 낮은 저항 값을 보였던 Ni 박막의 AFM 측정이다. 거칠기(RMS)는 4.5nm로 다른 ALD 방법으로 증착되는 물질의 일반적인 거칠기보다 거친 것이다. 이는 high-K 물질이나 barrier 물질을 증착하는 다른 ALD 증착 박막은 대부분 비정질의 상을 띄고 있는 것에 비해 Ni 박막의 ALD 증착은 결정성을 띄고 있기 때문이다. 특히 Ni3C 박막은 Ni과 탄소의 결합에 의해 어느 정도의 grain size를 가지는 것으로 알려져 있다. 이 grain size는 Ni3C가 Ni에 비해 좀더 큰 grain size를 가지는 것으로 알려져 있으며 현재 연구된 결과에 의하면 Ni: Ni3C 상의 grain size는 24nm: 32nm로 확인되고 있다. 이런 결정성을 가지는 ALD Ni 박막은 grain과 grain 사이 경계지점의 불규칙성 때문에 전체적으로 거칠기가 큰 것으로 판단된다.FIG. 11A is an AFM measurement of a Ni thin film showing the lowest resistance value of 18.5 μs / square. Roughness (RMS) is 4.5 nm, which is rougher than the general roughness of materials deposited by other ALD methods. This is because ALD deposition of Ni thin film is crystalline while most ALD deposited thin films that deposit high-K material or barrier material have an amorphous phase. In particular, Ni 3 C thin film is known to have a certain grain size by the combination of Ni and carbon. This grain size is known to have a larger grain size than Ni 3 C compared with Ni, and the present study has confirmed that the grain size of Ni: Ni 3 C is 24nm: 32nm. The ALD Ni thin film having such crystallinity is considered to have a large roughness due to the irregularity of the boundary point between grains and grains.

도 11b는 증착 온도 250℃에서 증착된 112.3 Ω/□ 면저항을 가지는 ALD Ni 박막의 AFM 측정이다.FIG. 11B is an AFM measurement of an ALD Ni thin film having 112.3 GPa / □ sheet resistance deposited at a deposition temperature of 250 ° C. FIG.

도 11a를 고려해 볼 때, 도 11b에서는 표면에서 날카로운 peak들이 많아진 것을 확인할 수 있다. 이는 거칠기의 상승을 가져왔으며 측정된 거칠기 값은 5.1 nm로 220℃에서 증착된 Ni 박막보다 0.6nm 상승한 값이다.Considering FIG. 11A, it can be seen from FIG. 11B that there are many sharp peaks on the surface. This resulted in an increase in roughness and the measured roughness value is 5.1 nm, which is 0.6 nm higher than that of the Ni thin film deposited at 220 ° C.

도 8c의 XRD 측정에서 나타나듯이 250℃에서 증착된 Ni 박막은 220℃에서 증착된 Ni 박막에 비해 Ni3C 상이 감소한 것을 확인할 수 있었다. 이것은 AFM 표면 측정에서 Ni3C 상의 감소로 인한 탄소의 불순물화로 grain이 작아지면서 더욱더 거친 표면을 가지게 된 것으로 판단된다.As shown in the XRD measurement of FIG. 8C, the Ni thin film deposited at 250 ° C. was found to have reduced Ni 3 C phase compared to the Ni thin film deposited at 220 ° C. FIG. It is believed that this resulted in the grains becoming smaller due to the carbon impurity due to the reduction of the Ni 3 C phase in the AFM surface measurement.

도 11c는 증착 온도 300℃에서 증착된 Ni 박막의 AFM 측정을 나타낸 그래프로서, 표면이 도 11b보다 더욱더 거칠어 진 것을 확인할 수 있다. AFM 측정으로 측정된 거칠기 값은 5.4nm이다. 도 11b보다 0.3nm 더 증가한 수치이다.FIG. 11C is a graph showing the AFM measurement of the Ni thin film deposited at the deposition temperature of 300 ° C., and it can be seen that the surface becomes even rougher than FIG. 11B. The roughness value measured by AFM measurement is 5.4 nm. It is 0.3 nm more than figure 11b.

도 8c의 XRD 측정에서 300℃에 증착된 Ni 박막은 Ni3C 상이 거의 존재하지 않았으며, 면저항 값도 도 5a에서 확인했듯이 447.9 Ω/□ 가장 낮은 수치를 보인다. 이는 ALD로 증착된 Ni 박막 내부에서 대부분의 탄소들이 Ni과 결합하지 못한 상태로 존재하고 있다는 것을 말한다. 이는 탄소가 불순물 역할을 하여 박막의 면저항을 떨어뜨리게 된다. 더욱이 grain이 큰 Ni3C 상이 거의 사라짐에 따라 Ni 단독의 작은 grain size를 가지게 되고, 이것에 의해서 더욱 AFM의 거칠기 값은 큰 값을 가지게 되는 것으로 판단된다.In the XRD measurement of FIG. 8C, the Ni thin film deposited at 300 ° C. had almost no Ni 3 C phase, and the sheet resistance value was 447.9 μs / □ as shown in FIG. 5A. This means that most of the carbons in the ALD deposited Ni film do not bond with Ni. This causes carbon to act as an impurity to lower the sheet resistance of the thin film. Moreover, as the grains of Ni 3 C phase disappeared, the grains of Ni alone had a small grain size, and thus the roughness of the AFM had a large value.

도 12 및 도 13은 본 발명의 ALD 방법으로 증착된 Ni 박막의 단차 피복 특성을 나타낸 도면이다.12 and 13 are diagrams showing the step coverage characteristics of the Ni thin film deposited by the ALD method of the present invention.

도 12a 및 도 12b는 1(100nm):16(1.6㎛)의 단차 비를 가지는 비아나 컨택트 홀(via 또는 contact hole) 또는 트렌치(trench)에 증착된 Ni 박막의 SEM 측정 사진이다.12A and 12B are SEM photographs of Ni films deposited in vias or contact holes or trenches having a step ratio of 1 (100 nm): 16 (1.6 μm).

여기서, 도 12a는 증착 온도 220℃, 200cycle로 증착된 Ni 박막의 표면을 SEM 측정한 것이며, 100nm의 폭을 가지는 비아 홀(via hole)이 관측된다.12A is a SEM measurement of the surface of a Ni thin film deposited at a deposition temperature of 220 ° C. and 200 cycles, and a via hole having a width of 100 nm is observed.

도 12b는 깊이 방향으로 식각되어 있는 트렌치의 모습을 관찰하기 위해서 단면을 SEM 측정한 것으로, 비아나 컨택트 홀, 또는 트렌치의 최종 하단부를 15만배 확대해서 측정한 것이다. 도 12b에서 확인되는 것과 같이 좌우 벽 쪽에 25.74nm ~ 25.81 nm, 바닥 부분에 23.76nm 정도의 Ni 박막이 증착된 것을 확인할 수 있다.FIG. 12B is a SEM measurement in order to observe the state of the trench etched in the depth direction, and the bottom end of the via, the contact hole, or the trench is expanded by 150,000 times. As can be seen in Figure 12b it can be seen that the Ni thin film of about 25.74nm to 25.81nm on the left and right walls, 23.76nm on the bottom portion is deposited.

일반적으로 ALD 증착율이 1.25Å이고 SEM 측정임을 감안할 때, 200 cycle 공정을 진행한 것임으로 위의 값들은 오차 범위 안에 있다. 이는 1(100nm):16(1.6㎛)의 단차비를 가지는 비아나 컨택트 홀 또는 트렌치에 완벽하게 ALD 증착이 이루어진다는 것을 보여준다. 그러나, SEM 측정상 낮은 해상도로 인해 200Å 내외의 얇은 박막은 확인하기 쉽지 않기 때문에, 정확한 두께나 증착 특성을 확인하기에는 한계가 있어 TEM을 이용해서 단차 피복성을 좀더 세밀하게 확인하였다.In general, considering that ALD deposition rate is 1.25Å and SEM measurement, 200 cycle process is performed, so the above values are within error range. This demonstrates the complete ALD deposition in vias or contact holes or trenches with a step ratio of 1 (100 nm): 16 (1.6 μm). However, due to the low resolution of the SEM measurement, the thin film of about 200 Å is not easy to identify, and thus there is a limit in confirming accurate thickness or deposition characteristics.

도 13a 내지 도 13d는 1(100nm):16(1.6㎛)의 단차비를 가지는 비아나 컨택트 홀 또는 트렌치에 증착된 Ni 박막의 TEM 측정 사진이다.13A to 13D are photographs of TEM measurements of Ni thin films deposited on vias or contact holes or trenches having a step ratio of 1 (100 nm): 16 (1.6 μm).

도 13a는 비아나 컨택트 홀 또는 트렌치(이하, 트렌치)의 전체 단면 사진이다. 깊이 방향으로 1.6㎛ 파져있는 트렌치에 상단부터 하단까지 외벽에 검은 선으로 Ni이 증착 되어있는 것을 확인할 수 있다.13A is an overall cross sectional view of a via or contact hole or trench (hereinafter, trench). It can be seen that Ni is deposited as a black line on the outer wall from the top to the bottom in the trench trenched 1.6㎛ in the depth direction.

도 13b는 비아나 컨택트 홀 또는 트렌치의 표면 사진으로, 좌측 홀 트렌치 도면은 측정된 Ni 박막은 grain을 가지며 두께는 대략 260Å정도로 좋은 증착 특성을 보인다. 또한, 우측 도면은 트렌치의 상부 외벽 사진으로, 그 두께는 표면과 동일한 두께를 보인다.FIG. 13B is a surface photograph of a via or a contact hole or a trench. In the left hole trench diagram, the measured Ni thin film has grains and a good thickness of about 260 μs. In addition, the figure on the right is a photograph of the upper outer wall of the trench, the thickness of which is the same as the surface.

도 13c는 비아나 컨택트 홀 또는 트렌치의 중단 외벽 사진으로, 표면 및 상부와 마찬가지로 균일한 증착 특성을 보인다.FIG. 13C is a picture of the interrupted outer wall of the via or contact hole or trench, showing uniform deposition characteristics as well as surface and top.

도 13d는 비아나 컨택트 홀 또는 트렌치의 하단부 사진으로, 증착 두께는 250Å 정도로 증착 된 것으로 보이며 grain 사이즈가 상부보다 큰 것으로 확인된다. 그러나, Ni 박막의 끊어짐 없이 완벽하게 증착된 것을 확인 할 수 있다. Figure 13d is a photograph of the bottom of the via or contact hole or trench, the deposition thickness appears to be deposited to about 250Åm and the grain size is confirmed to be larger than the top. However, it can be seen that the Ni film is completely deposited without breakage.

위의 SEM과 TEM 측정을 통해 ALD 방법으로 증착되는 Ni 박막이 1(100nm):16(1.6㎛)과 같은 큰 단차를 가진 굴곡(비아나 컨택트 홀 또는 트렌치)에서 완벽하게 증착된 모습을 확인할 수 있다. 이는 차후 단차가 큰 FinFET와 같은 3D 소자에서 ALD NiSi가 적용 가능함을 보이는 것이며, 이는 기존의 PVD NiSi 공정을 대체할 수 있을 것으로 판단된다.The SEM and TEM measurements above show that the Ni films deposited by the ALD method are perfectly deposited in large stepped bends (vias, contact holes or trenches) such as 1 (100 nm): 16 (1.6 μm). . This suggests that ALD NiSi can be applied to 3D devices such as FinFETs with large steps in the future, which may replace the existing PVD NiSi process.

이하에서, 도 14 및 도 15를 참조하여, 전술한 본 발명의 ALD 방법에 따라 증착된 Ni 박막의 니켈 실리사이드(NiSi) 형성과정을 설명한다. 특히, NiSi의 형성은 RTP(Rapid Thermal Process)에 의해 수행되었으며, 그 결과 형성된 NiSi의 구조적 및 물질적인 속성은 4-point 프로브, XRD, 및 TEM에 의해 파악할 수 있다.Hereinafter, referring to FIGS. 14 and 15, a process of forming nickel silicide (NiSi) of a Ni thin film deposited according to the ALD method described above will be described. In particular, the formation of NiSi was performed by a rapid thermal process (RTP), and the structural and physical properties of the resulting NiSi can be determined by 4-point probes, XRD, and TEM.

도 14는 본 발명의 ALD 방법에 따른 RTP 온도 구간에 따른 NiSi의 면저항을 측정한 그래프이다.14 is a graph measuring sheet resistance of NiSi according to the RTP temperature section according to the ALD method of the present invention.

먼저, 도 5a에서 Ni 박막은 증착 온도 220℃에서 200 cycle의 공정을 통해 두께 250Å, 면저항 18.56Ω/□의 특성을 가지며, 증착된 기판은 p-type Si 기판을 사용하였다.First, in FIG. 5A, the Ni thin film has a thickness of 250 μs and a sheet resistance of 18.56 μs / □ through a process of 200 cycles at a deposition temperature of 220 ° C., and the p-type Si substrate was used as the deposited substrate.

반면, 도 14에 도시된 바와 같이, 급속 열처리 공정(RTP) 온도는 400℃에서 900℃까지 100℃씩 상승시키며 공정을 진행하였으며, ALD 증착된 Ni 박막의 NiSi 특성과 비교하기 위해서 같은 기판에 e-beam evaporator(PVD)를 사용하여 동일한 두께로 증착한 Ni 박막 시료를 함께 동일한 조건의 열처리로 진행하였다.On the other hand, as shown in Figure 14, the rapid heat treatment process (RTP) temperature was increased by 100 ℃ from 400 ℃ to 900 ℃, the process was carried out in the same substrate to compare the NiSi characteristics of the ALD deposited Ni thin film Ni thin film samples deposited at the same thickness using a -beam evaporator (PVD) were subjected to heat treatment under the same conditions.

각 온도마다 측정된 면저항 값은 PVD로 증착된 경우에는 700℃까지 3Ω/□에서 6Ω/□ 대의 모노 니켈실리사이드(mono NiSi)의 면저항 값을 보였고, 800℃부터 급격하게 면저항 값이 상승하는 것을 확인할 수 있다. 이에 비해 ALD 방법으로 증착된 경우에는 3Ω/□에서 8Ω/□ 대의 면저항 값을 800℃까지 유지하는 모습을 볼 수 있다.The sheet resistance measured at each temperature showed a sheet resistance of mono nickel silicide (mono NiSi) in the range of 3 Ω / □ to 6 Ω / □ up to 700 ℃ when PVD was deposited, and it was confirmed that the sheet resistance increased rapidly from 800 ℃. Can be. On the other hand, when deposited by the ALD method, the sheet resistance values of 3 Ω / □ to 8 Ω / □ can be maintained up to 800 ° C.

이를 살펴보면, 이전의 XRD 측정과 auger depth profile에서 보았듯이 ALD로 증착된 Ni 박막은 Ni3C 상이 70% 정도 포함되어있으며, Ni과 결함한 탄소는 박막에 깊이 방향으로 균일하게 분포하고 있는 것을 확인할 수 있다. 만약 Ni과 결합하고 있는 Ni3C 상의 탄소가 급속 열처리 도중 Ni과 같이 Si 기판 내부로 들어가게 된다면, 탄소는 불순물로 작용할 확률이 높고 그렇기 때문에 NiSi가 형성되더라도 높은 탄소 불순물의 영향으로 낮은 저항을 얻을 수 없을 것이라 판단했다.As seen in the previous XRD measurement and auger depth profile, the Ni film deposited with ALD contains about 70% of Ni 3 C phase, and Ni and defective carbon are uniformly distributed in the depth direction. Can be. If the carbon on Ni 3 C bonded with Ni enters into the Si substrate like Ni during rapid heat treatment, the carbon is likely to act as an impurity, so even if NiSi is formed, low resistance can be obtained under the influence of high carbon impurities. I thought it would not be.

그러나, 도 14에서 확인하였듯이 ALD로 증착된 Ni 박막은 PVD 방법으로 증착된 경우와 같이 700℃까지 mono NiSi 특성의 낮은 면저항을 보였다. 이것은 Ni과 Ni3C 상으로 결합하고 있는 탄소가 급속 열처리 공정 도중 박막 내부로 포함되지 않을 가능성을 말하는 것이다. 또한, 면저항 측정에서 특히 주목할 만한 것은 ALD 방법의 NiSi가 PVD 방법의 NiSi보다 낮은 mono NiSi 형성을 위한 RTP 온도 구간이 100℃ 증가한 것이다. 이 특성은 이제까지 문제가 되어왔던 후속 고온 열처리 공정상에서의 열화 문제를 해결할 수 있을 것으로 판단된다.However, as confirmed in FIG. 14, the Ni thin film deposited with ALD exhibited low sheet resistance of mono NiSi characteristics up to 700 ° C. as in the case of PVD deposition. This refers to the possibility that the carbon bonded to the Ni and Ni 3 C phases is not included in the thin film during the rapid heat treatment process. In addition, it is particularly noteworthy in the sheet resistance measurement that the temperature range of RTP for mono NiSi formation in which the NiSi of the ALD method is lower than that of the PVD method is increased by 100 ° C. This property is considered to be able to solve the deterioration problem in the subsequent high temperature heat treatment process that has been a problem until now.

도 15a 및 도 15b는 본 발명의 ALD 방법에 따른 RTP 공정 온도에 따라 형성 된 NiSi의 깊이 방향 분석을 나타낸 그래프이다.15A and 15B are graphs illustrating depth direction analysis of NiSi formed according to an RTP process temperature according to the ALD method of the present invention.

즉, 도 15a 및 도 15b는 각각 6.7Ω/□의 낮은 면저항 값을 얻었던 600℃ RTP 시료와, 99.1Ω/□로 높은 면저항을 보였던 900℃ RTP 시료를 깊이 방향으로 auger depth profile한 것이다.15A and 15B show an auger depth profile of a 600 ° C RTP sample having a low sheet resistance value of 6.7 kW / square and a 900 ° C RTP sample having a high sheet resistance of 99.1 kV / square, respectively.

도 15a에 도시된 바와 같이, 6.7Ω/□으로 낮은 면저항을 보였던 600℃ 시료는 auger depth profile에서 표면부터 90%이상의 탄소가 확인되었다. 그리고, 10분의 스퍼터 시간(sputter time)이 지난 후부터 Ni과 Si의 원자 농도가 1:1의 mono NiSi 상을 확인 할 수 있다. 특히, ALD로 증착된 Ni 박막 내부에서 Ni과 결합한 탄소가 Ni3C 상을 나타내고 있어, 급속 열처리 공정 이후 박막 내부로 탄소 침투를 우려 하였으나, auger depth profile 결과 급속 열처리 이후 표면에만 탄소가 존재하였고 mono NiSi 형성에서는 탄소의 존재를 확인할 수 없다는 것이다.As shown in FIG. 15A, the sample at 600 ° C., which had a low sheet resistance of 6.7 Ω / □, was found to have 90% or more of carbon from the surface in the auger depth profile. After 10 minutes of sputter time, the Ni and Si atomic concentrations of 1: 1 can be identified as mono NiSi phase. In particular, the Ni-bonded carbon inside the Ni thin film deposited with ALD exhibited a Ni 3 C phase, which was a concern for carbon infiltration into the thin film after the rapid heat treatment process. In NiSi formation, the presence of carbon cannot be confirmed.

또한, ALD로 증착된 Ni 박막 내부에서 Ni3C 상으로 존재했던 탄소가 급속 열처리 공정에서 Ni과의 결합이 끊어지면서 Ni은 Si 내부로 확산 mono NiSi를 형성 하였고, 탄소는 표면에 잔류하게 된 것으로 판단된다. 이렇게 표면에 잔류하게 된 탄소는 ALD 증착된 Ni 박막의 두께(250Å), 조성비(Ni:Ni3C=3:7), Ni3C 상의 탄소의 원자수 등을 고려할 때 43Å정도의 두께를 가질 수 있다. 이런 특성 때문에 이전 급속 열처리 공정 이후 면저항 측정에서 4-point probe의 tip은 얇은 탄소층(carbon layer)를 뚫고 NiSi의 면저항을 측정할 수 있었으며, mono NiSi의 낮은 저항을 측정할 수 있었다.In addition, Ni, which existed as Ni 3 C phase inside Ni thin film deposited by ALD, loses the bond with Ni in the rapid heat treatment process, and Ni forms mono NiSi diffused into Si, and carbon remains on the surface. Judging. The carbon remaining on the surface has a thickness of about 43Å considering the thickness of ALD deposited Ni film (250Å), composition ratio (Ni: Ni 3 C = 3: 7), and the number of atoms of carbon on Ni 3 C. Can be. Because of this characteristic, in the sheet resistance measurement after the previous rapid heat treatment process, the tip of the 4-point probe was able to measure the sheet resistance of NiSi through the thin carbon layer, and the low resistance of mono NiSi.

그리고, 도 14의 면저항 데이터를 고려해 볼 때 PVD 방법으로 증착된 Ni 박막의 NiSi 특성에서 700℃ 이상에서 면저항이 상승하는 특성을 보이는 반면, ALD 방법으로 증착된 Ni 박막의 NiSi 형성 특성에서 800℃까지 mono NiSi의 낮은 면저항을 유지하는 것은, 표면에 남아 있었던 탄소가 캡핑층(capping layer) 역할을 하여 NiSi 형성 RTP 구간을 넓힌 것으로 판단된다. 특히, 지금까지 여러 다른 연구에서 공정도중 발생할 수 있는 불순물의 침투와 열 안정성을 확보하기 위해 TiN, Ti, TaN 등의 캡핑층을 선 증착하고 이후 급속 열처리 공정을 진행하고 있으나, ALD 방법으로 증착된 Ni 박막은 RTP 공정 진행상에서 탄소의 잔류에 의한 자동 캡핑층(auto-capping layer) 형성으로 공정도중 발생하는 불순물의 침투를 방지하고 NiSi 형성을 위한 RTP 구간을 넓게 확보할 수 있다. 이는 기존의 캡핑층 증착에 필요한 공정장비 축소 및 공정시간의 단축으로, 보다 효율적인 NiSi 형성이 가능 할 것으로 판단된다.In addition, considering the sheet resistance data of FIG. 14, the sheet resistance of the Ni thin film deposited by the PVD method was increased at 700 ° C. or higher, whereas the NiSi formation property of the Ni thin film deposited by the ALD method was increased to 800 ° C. Maintaining the low sheet resistance of mono NiSi, it is determined that the carbon remaining on the surface acts as a capping layer to widen the NiSi forming RTP section. In particular, capillary layers such as TiN, Ti, TaN, etc. have been pre-deposited in order to secure impurity penetration and thermal stability that can be generated during the process. Ni thin film can prevent the penetration of impurities generated during the process by forming an auto-capping layer due to the carbon remaining in the RTP process and secure a wide RTP section for forming NiSi. This is because the reduction of process equipment and process time required for the existing capping layer deposition, it is determined that more efficient NiSi formation.

또한, 표면의 탄소 캡핑층은 필요에 따라 이온 에칭 장비를 이용하여 식각이 가능하다.In addition, the surface carbon capping layer may be etched using ion etching equipment as needed.

도 15b는 도 14의 면저항 측정에서 면저항이 99.1Ω/□로 급격히 상승했던 900 ℃ RTP 시료의 auger depth profile이다. 도 15a와 비교해 볼 때, Ni과 Si의 원자 농도가 7:3으로 Si의 원자 농도가 급격하게 증가한 것을 확인 할 수 있다.FIG. 15B is an auger depth profile of a 900 ° C. RTP sample in which the sheet resistance rose sharply to 99.1 μs / square in the sheet resistance measurement of FIG. 14. As compared with FIG. 15A, it can be seen that the atomic concentration of Ni and Si rapidly increased to 7: 3.

이것은 600℃ RTP 공정 이후에 Ni과 Si의 원자 농도 비가 1:1을 보여 mono NiSi 형성을 확인할 수 있었던 것과는 달리, 900℃ RTP 공정에서 Si의 원자 농도의 증가로 인한 NiSi2 형성 특성을 보이는 것이다. 이 때문에 면저항 측정에서 높은 값을 얻게 된다.This shows the NiSi 2 formation characteristics due to the increase in the atomic concentration of Si in the 900 ℃ RTP process, unlike the mono-NiSi formation was confirmed by a 1: 1 ratio of Ni and Si after 600 ℃ RTP process. This results in high values in sheet resistance measurements.

이상에서, 온도를 변화시켜 증착된 니켈의 mono NiSi 형성 온도 구간을 확인하였으며, ALD로 증착된 Ni 박막의 mono NiSi RTP 공정 구간은 400~800℃까지로 확인된다.In the above, the mono NiSi formed temperature range of the deposited nickel was confirmed by changing the temperature, and the mono NiSi RTP process section of the Ni thin film deposited with ALD was confirmed to be 400 to 800 ° C.

또한, ALD 법으로 균일하게 증착된 Ni 박막은 Ni:Ni3C(3:7)로 구성된 Ni 박막임을 알 수 있으며, 상기 ALD 법으로 증착된 Ni 박막의 Ni 실리사이드 형성에서 Ni3C 상의 존재는 급속 열처리(RTP) 공정 이후, 형성된 Ni 실리사이드 박막에서 탄소가 자동 캡핑층으로서 역할을 수행한다. 즉, ALD 방법으로 증착된 Ni 박막은 RTP 공정 진행상에서 탄소의 잔류에 의한 자동 캡핑층(auto-capping layer) 형성으로 공정도중 발생하는 불순물의 침투를 방지하고 NiSi 형성을 위한 RTP 구간을 넓게 확보할 수 있게 한다.In addition, it can be seen that the Ni thin film uniformly deposited by the ALD method is a Ni thin film composed of Ni: Ni 3 C (3: 7), and the presence of the Ni 3 C phase in the Ni silicide formation of the Ni thin film deposited by the ALD method is After the rapid heat treatment (RTP) process, carbon serves as an auto capping layer in the formed Ni silicide thin film. That is, Ni thin film deposited by ALD method can prevent the penetration of impurities generated during the process by forming an auto-capping layer due to the carbon remaining in the RTP process and secure a wide RTP section for forming NiSi. To be able.

이상에서 본 발명은 바람직한 실시예를 통해 저저항의 NiSi 형성을 위해 ALD 기술을 사용함에 의해서 낮은 온도에서 고품질의 Ni 박막을 증착하였다.In the above, the present invention deposited the high quality Ni thin film at low temperature by using ALD technology for forming low-resistance NiSi through a preferred embodiment.

이상에서 살펴본 바와 같이, 본 발명은 원자층 증착 방법(ALD) 방법으로 Ni 박막을 증착하여 니켈 실리사이드를 형성함으로써, 65나노 이하의 선폭을 가지는 CMOS 소자의 살리사이드 공정과 FUSI 게이트 공정에 적용할 수 있게 한다.As described above, the present invention can be applied to the salicide process and the FUSI gate process of a CMOS device having a line width of 65 nm or less by depositing a Ni thin film by depositing a Ni thin film by an atomic layer deposition method (ALD) method. To be.

또한, 증착된 Ni 박막은 보다 낮은 온도에서 증착됨에도 PVD 방법에 의해 얻 어진 면저항 값 이하의 낮은 저항값을 가질 수 있게 한다.In addition, the deposited Ni thin film can have a low resistance value less than the sheet resistance value obtained by the PVD method even when deposited at a lower temperature.

또한, Ni 박막은 1(100nm):16(1.6㎛)과 같은 큰 단차를 가진 굴곡(비아나 컨택트 홀, 또는 트렌치)에서 완벽하게 증착될 수 있다. 이는 차후 단차가 큰 FinFET와 같은 3D 소자에서도 ALD NiSi가 적용 가능하다.In addition, Ni thin films can be deposited perfectly in large stepped bends (vias or contact holes, or trenches) such as 1 (100 nm): 16 (1.6 μm). It is possible to apply ALD NiSi to 3D devices such as FinFET which has a large step later.

또한, ALD 방법으로 증착된 Ni 박막은 RTP 공정 진행상에서 탄소의 잔류에 의한 자동 캡핑층(auto-capping layer) 형성으로 공정도중 발생하는 불순물의 침투를 방지하고 NiSi 형성을 위한 RTP 구간을 넓게 확보할 수 있게 한다.In addition, the Ni thin film deposited by the ALD method prevents the penetration of impurities generated during the process by forming an auto-capping layer due to the carbon remaining in the RTP process and secures a wide RTP section for forming NiSi. To be able.

Claims (15)

실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와,Forming a gate pattern and a source / drain region on the silicon substrate, 상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와,Depositing a Ni thin film in an ALD process using a Ni precursor on the gate pattern and the source / drain regions; 상기 니켈 박막을 열처리하여 상기 게이트 패턴과 소오스/드레인 영역 상에 니켈 실리사이드막(NiSi)을 형성하는 단계와,Heat treating the nickel thin film to form a nickel silicide layer (NiSi) on the gate pattern and the source / drain regions; 상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고;Selectively removing the non-reacted nickel thin film when the nickel silicide film is formed; 상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법.The Ni thin film comprises a Ni phase and a Ni 3 C phase manufacturing method of a semiconductor device. 실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와;Forming a gate pattern and a source / drain region on the silicon substrate; 상기 게이트 패턴 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와;Depositing a Ni thin film on the gate pattern by an ALD process using a Ni precursor; 상기 니켈 박막을 열처리하여 상기 게이트 패턴 상에 니켈 실리사이드막(FUSI)을 형성하는 단계와;Heat treating the nickel thin film to form a nickel silicide layer (FUSI) on the gate pattern; 상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고;Selectively removing the non-reacted nickel thin film when the nickel silicide film is formed; 상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법.The Ni thin film comprises a Ni phase and a Ni 3 C phase manufacturing method of a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 Ni 박막을 형성하는 ALD 온도창은 200 ~ 250℃의 범위인 것을 특징으로 하는 반도체 디바이스의 제조방법.ALD temperature window for forming the Ni thin film is a method of manufacturing a semiconductor device, characterized in that the range of 200 ~ 250 ℃. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 열처리 공정은 급속 열처리 공정(RTP)인 것을 특징으로 하는 반도체 디바이스의 제조방법.And the heat treatment step is a rapid heat treatment step (RTP). 제4항에 있어서,The method of claim 4, wherein 상기 RTP의 공정 온도는 800℃ 이하의 범위인 것을 특징으로 하는 반도체 디바이스의 제조방법.The process temperature of the said RTP is a manufacturing method of the semiconductor device characterized by the above-mentioned. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 Ni 상과 Ni3C 상의 구성비는 3:7인 것을 특징으로 하는 반도체 디바이스의 제조방법.The Ni and the composition ratio on the Ni 3 C is 3: The method of manufacturing a semiconductor device according to claim 7. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 열처리 공정에서 상기 Ni 박막 표면상에 탄소가 잔류하여 상기 니켈 실리사이드막 상에 캡핑층을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조방법.In the heat treatment step, carbon remains on the surface of the Ni thin film to form a capping layer on the nickel silicide layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 ALD 공정은 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 공정으로 대체되는 것을 특징으로 하는 반도체 디바이스의 제조방법.Wherein said ALD process is replaced by a cyclic CVD process in which a purging process is removed. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 ALD 공정에서, H2는 반응 가스로 사용되고, Ar은 퍼지 가스로 사용되는 것을 특징으로 하는 반도체 디바이스의 제조방법.In the ALD process, H 2 is used as a reaction gas, Ar is used as a purge gas. 삭제delete 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 ALD 공정에서 반응물질의 주입과정은, 1주기당 니켈 전구체, 퍼지가스, 반응가스, 퍼지가스 순의 공정 사이클을 갖는 것을 특징으로 하는 반도체 디바이스의 제조방법.The process of injecting a reactant in the ALD process includes a process cycle of nickel precursor, purge gas, reaction gas, and purge gas per cycle. 실리콘 기판상에 형성되는 게이트 패턴 및 소오스/드레인 영역과;A gate pattern and a source / drain region formed on the silicon substrate; 상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 박막을 증착하고 상기 증착된 Ni 박막을 열처리하여 상기 Ni와 실리콘을 반응시켜 형성되는 니켈 실리사이드(NiSi)막과;A nickel silicide (NiSi) film formed by depositing a Ni thin film on the gate pattern and the source / drain regions and heat-treating the deposited Ni thin film to react with the Ni and silicon; 상기 니켈 실리사이드막 상에 형성되는 탄소 캡핑층을 포함하는 것을 특징으로 하는 반도체 디바이스.And a carbon capping layer formed on said nickel silicide film. 실리콘 기판상에 형성되는 게이트 패턴 및 소오스/드레인 영역과;A gate pattern and a source / drain region formed on the silicon substrate; 상기 게이트 패턴 상에 Ni 박막을 증착하고 상기 증착된 Ni 박막을 열처리하여 상기 Ni와 실리콘을 반응시켜 형성되는 니켈 실리사이드(Ni FUSI)막과;A nickel silicide (Ni FUSI) film formed by depositing a Ni thin film on the gate pattern and heat-treating the deposited Ni thin film to react with the Ni and silicon; 상기 니켈 실리사이드막 상에 형성되는 탄소 캡핑층을 포함하는 것을 특징으로 하는 반도체 디바이스.And a carbon capping layer formed on said nickel silicide film. 제12항 또는 제13항에 있어서,The method according to claim 12 or 13, 상기 Ni 박막은 ALD 공정 또는 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 공정 중의 어느 하나에 의해 형성되는 것을 특징으로 하는 반도체 디바이스.The Ni thin film is formed by any one of an cyclic CVD process in which the ALD process or the purging process is removed. 삭제delete
KR1020060023861A 2006-03-15 2006-03-15 semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same KR100809000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060023861A KR100809000B1 (en) 2006-03-15 2006-03-15 semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060023861A KR100809000B1 (en) 2006-03-15 2006-03-15 semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same

Publications (2)

Publication Number Publication Date
KR20070093688A KR20070093688A (en) 2007-09-19
KR100809000B1 true KR100809000B1 (en) 2008-03-05

Family

ID=38687850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023861A KR100809000B1 (en) 2006-03-15 2006-03-15 semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same

Country Status (1)

Country Link
KR (1) KR100809000B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210458B1 (en) * 2009-10-30 2012-12-10 가부시키가이샤 히다치 고쿠사이 덴키 Method of manufacturing semiconductor device and substrate processing apparatus
WO2015016412A1 (en) * 2013-07-31 2015-02-05 건국대학교 산학협력단 Mos2 thin film and method for manufacturing same
KR20160087008A (en) 2015-01-12 2016-07-21 경북대학교 산학협력단 Fabricating Method of Nitride Semiconductor with Short Channel Length

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824536B1 (en) * 2006-11-29 2008-04-24 동부일렉트로닉스 주식회사 Method of fabricating for semiconductor device
KR101335019B1 (en) * 2012-03-14 2013-12-02 한국화학연구원 Preparation method of thin film including antimony useing atomic layer deposition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030038263A (en) * 2001-11-10 2003-05-16 삼성전자주식회사 Method for manufacturing semiconductor device
JP2004022772A (en) 2002-06-17 2004-01-22 Nec Corp Method of forming film, semiconductor device, and method of manufacturing the device
JP2004327928A (en) 2003-04-28 2004-11-18 Toshiba Corp Semiconductor device and its manufacturing method
KR20050006495A (en) * 2003-07-09 2005-01-17 삼성전자주식회사 Method for fabrication interconnection contact to obtain expanded bottom opening in contact hole by deposition and removal of silicide layer
KR20050030994A (en) * 2003-09-27 2005-04-01 삼성전자주식회사 Method for depositing nickel layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030038263A (en) * 2001-11-10 2003-05-16 삼성전자주식회사 Method for manufacturing semiconductor device
JP2004022772A (en) 2002-06-17 2004-01-22 Nec Corp Method of forming film, semiconductor device, and method of manufacturing the device
JP2004327928A (en) 2003-04-28 2004-11-18 Toshiba Corp Semiconductor device and its manufacturing method
KR20050006495A (en) * 2003-07-09 2005-01-17 삼성전자주식회사 Method for fabrication interconnection contact to obtain expanded bottom opening in contact hole by deposition and removal of silicide layer
KR20050030994A (en) * 2003-09-27 2005-04-01 삼성전자주식회사 Method for depositing nickel layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210458B1 (en) * 2009-10-30 2012-12-10 가부시키가이샤 히다치 고쿠사이 덴키 Method of manufacturing semiconductor device and substrate processing apparatus
WO2015016412A1 (en) * 2013-07-31 2015-02-05 건국대학교 산학협력단 Mos2 thin film and method for manufacturing same
CN105408516A (en) * 2013-07-31 2016-03-16 建国大学校产学协力团 MoS2 thin film and method for manufacturing same
US9863039B2 (en) 2013-07-31 2018-01-09 Konkuk University Industrial Cooperation Corp. MoS2 thin film and method for manufacturing same
KR20160087008A (en) 2015-01-12 2016-07-21 경북대학교 산학협력단 Fabricating Method of Nitride Semiconductor with Short Channel Length

Also Published As

Publication number Publication date
KR20070093688A (en) 2007-09-19

Similar Documents

Publication Publication Date Title
KR101958381B1 (en) Metal silicide, metal germanide, methods for making the same and nickel thin film depositions
US10553440B2 (en) Methods for depositing nickel films and for making nickel silicide and nickel germanide
US7867900B2 (en) Aluminum contact integration on cobalt silicide junction
US20050042865A1 (en) Atomic layer deposition of metallic contacts, gates and diffusion barriers
KR100738066B1 (en) Method of forming silicide film having excellent thermal stability, semiconductor device and semiconductor memory device comprising silicide film formed by the same, and methods of manufacturing the same
US20190067436A1 (en) Silicide implants
TWI661080B (en) Selective formation of metal silicides
US20100084713A1 (en) Semiconductor device manufacturing method and semiconductor device
US7968463B2 (en) Formation method of metallic compound layer, manufacturing method of semiconductor device, and formation apparatus for metallic compound layer
JPH1116853A (en) Semiconductor device and its manufacture
KR100809000B1 (en) semiconductor device using Atomic Layer Deposition processing and manufacturing method at the same
US7279422B2 (en) Semiconductor device with silicide film and method of manufacturing the same
KR100763898B1 (en) Fabrication method of semiconductor device and semiconductor device fabricated using the same
Kim et al. Remote plasma enhanced atomic layer deposition of titanium nitride film using metal organic precursor (C12H23N3Ti) and N2 plasma
US20110053329A1 (en) Semiconductor device including a gate electrode of lower electrial resistance and method of manufacturing the same
KR100906616B1 (en) Controlling method of carbon quantity in NiSi film
KR20090007516A (en) Semiconductor device deposited on natural oxide and manufacturing method at the same
US20020192374A1 (en) Method of forming CVD titanium film
KR20080079953A (en) Semiconductor device for depositing caping layer and manufacturing method at the same
JP2004022772A (en) Method of forming film, semiconductor device, and method of manufacturing the device
US20070125748A1 (en) Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
KR20060032919A (en) Chemical vapor deposition methods of forming an ohmic layer and a barrier metal layer in a semiconductor device using plasma
Ishii et al. METAL CLAD LAYER FORMATION FOR CMOSFETs/SIMOX BY SELECTIVE CHEMICAL VAPOR DEPOSITION OF TUNGSTEN

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee