KR100807317B1 - 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법 - Google Patents

반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법 Download PDF

Info

Publication number
KR100807317B1
KR100807317B1 KR1020070012918A KR20070012918A KR100807317B1 KR 100807317 B1 KR100807317 B1 KR 100807317B1 KR 1020070012918 A KR1020070012918 A KR 1020070012918A KR 20070012918 A KR20070012918 A KR 20070012918A KR 100807317 B1 KR100807317 B1 KR 100807317B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
test tray
chip package
test
insert
Prior art date
Application number
KR1020070012918A
Other languages
English (en)
Inventor
선시욱
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020070012918A priority Critical patent/KR100807317B1/ko
Application granted granted Critical
Publication of KR100807317B1 publication Critical patent/KR100807317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H05K13/021—Loading or unloading of containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송 방법에 관한 것으로, 특히 반도체 칩 패키지 제조공정 중의 테스트 공정에서 사용하는 핸들러에 삽입되는 테스트 트레이에 적용되는 발명이다. 상기 테스트 트레이에 적용되는 테스트 트레이 결합용 프레임은 상기 테스트 트레이를 테스트 공정에서 취급하는 핸들러의 핸들링 기구부에 대응하는 크기를 가지는 외곽 프레임으로 구성되고, 상기 테스트 트레이 핸들링 기구부에 대응하는 형상을 가지고, 그 내부에는 적어도 2개 이상의 격자를 포함하는 것을 특징으로 한다. 어레이 인스트는 상기 테스트 트레이 결합용 프레임의 상기 격자에 대응하여 착탈 가능하게 결합하고, 그 내부에는 적어도 하나의 반도체 칩 패키지 탑재를 위한 탑재부를 구비하며 상기 탑재부는 반도체 칩 패키지의 삽탈 시에는 삽탈이 가능하도록 잠금을 해제하고, 삽입 후에는 상기 패키지를 고정하여 잠그도록 하는 기구부를 가지는 인서트가 적어도 하나 포함되는 것을 특징으로 하는데, 본 발명은 상기 어레이 인서트 및 테스트 트레이 결합용 프레임을 포함하는 테스트 트레이 및 이를 이용한 반도체 칩 패키지 이송 방법에 관한 것이다. 이를 통하여 기존의 패키징(유저) 트레이에서 테스트 트레이로의 운반 작업을 생략하여 검사 횟수를 증가시켜 반도체 칩 테스트의 생산성을 높일 수 있는 효과가 있다.
어레이 인서트, 프레임, 테스트 트레이

Description

반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송 방법 {TEST TRAY FOR SEMICONDUCTOR CHIP PACKAGE AND METHOD FOR MOVING SEMICONDUCTOR CHIP PACKAGE}
도 1은 종래의 유저(User) 트레이(tray)와 테스트 트레이를 도시한 도면이다. (위에 도시된 것이 유저 트레이(또는 패키징 트레이)이고, 아래에 도시된 것이 테스트 트레이이다.)
도 2는 종래의 도 1에 도시한 바와 같은 트레이를 이용하는 경우에 반도체 칩 패키지의 핸들러 내에서의 플로우(flow)를 개략적으로 도시한 도면이다. (테스트 트레이에서 인서트가 다 끼워져 실행되나 편의상 하나만 도시함.)
도 3은 본 발명의 테스트 트레이 결합용 프레임, 어레이 인서트 및 테스트 트레이의 일 실시예를 개략적으로 도시한 도면이다.
도 4는 도 3에 도시된 본 발명의 테스트 트레이를 이용하는 경우에 반도체 칩 패키지 핸들러 내에서의 플로우를 개략적으로 도시한 도면이다.
도 5는 상기 도 3에 도시한 실시예의 테스트 트레이의 피치를 도시한 도면이다.
도 6은 본 발명의 테스트 트레이 결합용 프레임, 어레이 인서트 및 테스트 트레이에 대한 다른 실시예를 개략적으로 도시한 도면이다.
도 7은 본 발명의 어레이 인서트에서 그 프레임 부분을 확대 도시한 도면이다.
도 8은 본 발명의 테스트 트레이에 적용되는 결합구와 체결구의 일 실시예를 확대 도시한 도면이다.
도 9는 도 8에 도시한 결합구와 체결구 부분에 대한 부분 단면을 도시한 도면이다.
도 10은 본 발명의 테스트 트레이에 적용되는 결합구와 체결구의 다른 실시예를 확대 도시한 도면이다.
도 11은 도 10에 도시한 결합구와 체결구 부분에 대한 부분 단면을 도시한 도면이다.
도 12는 본 발명의 테스트 트레이에 적용되는 결합구와 체결구의 또 다른 실시예를 도시한 도면이다.
도 13은 도 12에 원으로 나타낸 부분을 확대 도시한 도면이다.
도 14는 도 12의 실시예에 적용되는 프레임만을 도시한 도면이다.
도 15는 도 12의 실시예에서 프레임과 어레이 인서트를 결합한 경우의 후면을 도시한 도면과 이를 확대 도시한 것을 함께 나타낸 도면이다.
도 16은 도 12의 테스트 트레이에 적용되는 결합구와 체결구에 대한 실시예의 부분 단면을 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 종래의 패키징 트레이(또는 유저 트레이)
12: 종래의 인서트
14: 종래의 인서트 트레이 프레임
20: 종래의 인서트 트레이(또는 테스트 트레이)
100: 어레이(array) 인서트
110: 어레이 인서트 외곽 프레임 120: 어레이 인서트 내 격자
130: 체결구 140: 인서트
142: 탑재부 144: (래치) 기구부
200: 테스트 트레이 결합용 프레임 210: 외곽 프레임
220: 격자 300: 핸들링 기구부
410: 구멍 420: 결합구
본 발명은 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송 방법에 관한 것으로, 더욱 상세하게는 기존의 패키징 트레이에서 테스트용 인서트 트레이(테스트 트레이)로의 반도체 칩 패키지의 운반 작업을 생략하여 이송시간을 단축하여 검사 횟수를 증가시켜 반도체 칩 패키지 테스터의 생산성을 높일 수 있는 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송 방법에 관한 것이다.
반도체 칩 패키지 검사장비(테스터)의 핸들러(handler)에 부착된 패키지 트레이 로더(tray loader)는 테스트 트레이에 수납된 다수의 반도체 칩 패키지를 반 도체 칩 패키지 핸들러 내에 반송하고, 각 반도체 칩 패키지를 테스트 헤드에 전기적으로 접촉시켜, 전자부품 시험장치(검사장비) 본체 내에서 시험을 행하게 한다. 그리고 시험을 종료하면 핸들러는 각 반도체 칩 패키지를 테스트 헤드로부터 반출하여, 시험 결과에 따라 패키지 트레이에 탑재함으로써, 양품과 불량품의 카테고리의 구분이 행해진다.
종래의 반도체 칩 패키지 검사에 사용되는 트레이는 도 1에 도시한 바와 같이 시험 전의 반도체 칩 패키지를 수납하거나 시험이 끝난 반도체 칩 패키지를 수납하기 위한 패키징 트레이(10)와, 반도체 칩 핸들러로의 이송 및 그 내부를 순환 반송되는 테스트 트레이(20)(검사를 위하여 반도체 칩 패키지를 트레이 내에서 고정하여야 하므로 인서트(12)를 구비한 형태의 인서트 트레이(20)가 사용됨)가 사용되어진다. 이는 반도체 칩 패키지에 따라 다수의 서로 상이한 타입의 트레이를 사용하여야 하며, 각각의 트레이를 별도로 관리하여야 하므로 그 제작 및 관리에 많은 비용이 소용되는 문제점이 있었다.
또한, 이러한 패키징 트레이(10)와 인서트 트레이(테스트 트레이)(20) 같은 상이한 트레이를 함께 사용하는 경우의 반도체 칩 패키지 이송 방법은 도 2에 도시한 바와 같이 반도체 칩 패키지를 핸들러의 로드부에서 검사장비(test 구간)에 진입하기 전에 패키징 트레이로부터 인서트(insert) 트레이(테스트 트레이)로 반도체 칩 패키지를 일일이 하나씩 집어서 옮겨 담아 탑재하고, 검사가 완료된 이후에 다시 인서트 트레이(테스트 트레이)로부터 패키징 트레이로 반도체 칩을 다시 일일이 하나씩 집어서 옮겨 담아 탑재하는 것이 행해지고 있어 운반시간이 길어지고, 동작 중 오류가 발생하는 확률이 증대되는 문제점이 있다.
따라서 종래의 시험방법은 2개의 상이한 트레이의 사용에 따라 도 2에 도시한 바와 같이 각각의 트레이로부터 다른 트레이로 옮겨 담는 이송단계를 포함하므로 반도체 칩 패키지 이송 시간이 지연되어 검사횟수를 저하시켜 생산성을 떨어뜨리는 문제점이 있고 이러한 문제점을 개선하는 것이 절실한 실정이다.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 기존의 패키징 트레이에서 테스트용 인서트 트레이(테스트 트레이)로의 운반 작업을 단축하여 검사횟수를 증가시켜 반도체 칩 패키지 테스트의 생산성을 높일 수 있으며, 테스트 트레이를 결합용 프레임과 어레이 인스트로 분리시키고 이를 핸들러에서 다시 결합 또는 분리하는 것이 안정적으로 수행될 수 있는 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
반도체 칩 패키지 제조공정 중의 테스트 공정에서 핸들러장비에 삽입되는 테스트 트레이에 적용되는 것으로, 상기 테스트 트레이를 테스트 공정에서 취급하는 핸들러의 핸들링 기구부에 대응하는 크기를 가지는 외곽 프레임으로 구성되고, 상기 테스트 트레이 핸들링 기구부에 대응하는 형상을 가지고, 그 내부에는 적어도 2개의 격자를 포함하는 것을 특징으로 하는 테스트 트레이 결합용 프레임을 제공한다.
또한 본 발명은
상기 테스트 트레이 결합용 프레임의 상기 격자에 대응하여 착탈가능하게 결합하고,
그 내부에는 적어도 하나의 반도체 칩 패키지 탑재를 위한 탑재부를 구비하며 상기 탑재부는 반도체 칩 패키지의 삽탈 시에는 삽탈이 가능하도록 잠금을 해제하고, 삽입 후에는 상기 패키지를 고정하여 잠그도록 하는 기구부를 가지는 인서트가 적어도 하나 포함되는 것을 특징으로 하는 어레이 인서트를 제공한다.
이외에 본 발명은
상기 테스트 트레이 결합용 프레임; 및,
상기 어레이 인서트를 포함하는 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이를 제공한다.
마지막으로 본 발명은
반도체 칩 패키지 이송 방법에 있어서,
핸들러는 반도체 칩 패키지가 장착된 상기 어레이 인서트를 이송 받아 상기 테스트 트레이 결합용 프레임에 하나씩 또는 다수개씩 짝으로 결합하여 테스트 트레이를 준비하는 제1단계;
결합되어진 상기 테스트 트레이를 반도체 칩 검사장비(테스트 헤더)로 이송하여 반도체 칩 테스트를 수행하는 제2단계; 및,
테스트가 완료된 상기 테스트 트레이에서 상기 테스트 트레이 결합용 프레임과 어레이 인서트를 하나씩 또는 다수개씩 짝으로 분리하여 분리된 어레이 인서트 를 다음 단계로 이송하는 제3단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지 이송 방법을 제공한다.
이하 본 발명에 대하여 도면을 참고하여 상세하게 설명한다.
본 발명은 테스트 트레이(test tray) 결합용 프레임(frame)(200)에 관한 것으로 반도체 칩 패키지 제조공정 중의 테스트 공정에서 핸들러에 삽입되는 테스트 트레이에 적용되는 것으로, 상기 테스트 트레이를 테스트 공정에서 취급하는 핸들러의 핸들링 기구부에 대응하는 크기를 가지는 외곽 프레임으로 구성되고, 상기 테스트 트레이 핸들링 기구부에 대응하는 형상을 가지고, 그 내부에는 적어도 2개의 격자(220)를 포함하여 구성된다.
일반적으로 핸들러는 그 장비 제작자에 따라서 그 형상 및 크기가 정의되므로 본 발명의 테스트 트레이(test tray) 결합용 프레임(frame)은 그 외곽 형상 및 크기가 이에 맞게 조절되는 것이고, 따라서 외곽 프레임(110)의 형상 및 크기가 이에 대응되도록 구성되는 것이며, 그 내부에는 다음에 상세하게 기술할 어레이 인서트가 수용(착탈)되도록 하는 격자(220)가 구비된다. 상기 격자는 적어도 2개를 포함하고, 그 형상은 이후에 설명할 어레이 인서트의 형상에 맞는 다양한 형상이 가능하며 이에 대한 구체적인 예로, 직사각형 또는 정사각형 등의 다양한 형상을 들 수 있으며, 바람직하게는 기존의 패키지 트레이의 외곽형상, 더욱 바람직하게는 JEDEC 규격(예를 들면 135.9 mm X 315 mm ± 0.25)에 맞추는 것이 이후 공정에서의 호환을 위하여 좋다. 이에 대한 구체적인 예로는 도 3에 도시한 바와 같은 2*2의 구조를 가지거나 도6 및 도 14에 도시한 바와 같이 격자 자체는 가로로 나란히 배 치된 형태인 1*4이고, 그 내부에 어레이 인서트와 결합하기 위한 추가적인 프레임이 더 포함될 수도 있다.
또한 본 발명은 어레이 인서트(100)에 관한 것으로 상기 테스트 트레이 결합용 프레임(200)의 상기 격자(220)에 대응하여 착탈가능하게 결합하고, 그 내부에는 적어도 하나의 반도체 칩 패키지 탑재를 위한 탑재부(142)를 구비하며 상기 탑재부(142)는 반도체 칩 패키지의 삽탈 시에는 삽탈이 가능하도록 잠금을 해제하고, 삽입 후에는 상기 패키지를 고정하여 잠그도록 하는 기구부(144)를 가지는 인서트(140)가 적어도 하나 포함되어 구성된다.
즉, 탑재부와 기구부를 구비한 인서트를 하나 이상 포함하는 어레이 인서트로서 각각의 인서트는 어레이 인서트 외곽 프레임(110)과 추가적인 내부 프레임에 탈착가능하게 결합하거나, 고정되어 결합할 수도 있으며, 이중에서 탈착가능하게 결합되는 것이 손상되거나 고장이 난 인서트 별로 교환이나 수선이 가능하므로 바람직하며, 이에 대한 구체적인 결합방식은 도 7에 도시한 바와 같다. 상기 인서트는 공지의 다양한 인서트 구조가 이에 적용될 수 있으며, 탑재부가 하나인 인서트나, 도 6에 도시한 바와 같은 탑재부가 2개인 인서트 등 다양한 형태로 이를 구성할 수 있다. 바람직하게는 상기 어레이 인서트는 64개의 탑재부를 가지거나, 32개의 탑재부를 가지거나, 16개의 탑재부를 가지는 것이 테스트 및 기타 공정의 수행에 편의를 제공하므로 좋다. 이와 같은 어레이 인서트는 상기 격자에 대응하는 형상이면 어떠한 형상이든 무관하며, 이에는 직사각형 또는 정사각형 등의 공지의 다양한 형상을 들 수 있으며, 바람직하게는 기존의 패키지 트레이의 외곽형상, 더 욱 바람직하게는 JEDEC 규격(예를 들면 135.9 mm X 315 mm ± 0.25)에 맞추는 것이 이후 공정에서의 호환을 위하여 좋다.
또한 본 발명은 상기와 같은 테스트 트레이 결합용 프레임(200)과 상기와 같은 어레이 인서트(100)를 포함하여 이루어지는 반도체 칩 패키지 테스트 트레이를 제공하는 바, 이에 대한 구체적인 예는 도 3 또는 도 6에 도시한 바와 같다. 즉, 상기 기술한 바와 같이 상기 테스트 트레이 결합용 프레임과 상기 어레이 인서트는 서로 탈착 가능하게 결합되고, 이를 통하여 도 4에 도시한 바와 같이 어레이 인서트는 반도체 칩 패키지를 탑재하여 테스트 전단계에서 이송되어 오고 이와 같은 어레이 인서트는 예를 들면, 4번의 pick & place 동작 혹은 운반에 의하여 테스트 트레이 결합용 프레임에 결합하여 테스트헤더 부분으로 인입을 위한 테스트 트레이 준비를 완료하게 된다. 반면에 기존의 도 2와 같은 경우에는 수많은 pick & place 동작에 의하여 칩 패키지를 개별로 이동시켜야 테스트 트레이 준비가 완료된다. 또한 테스트 완료 후에도 도 4에 그 일 실시예를 도시한 바와 같이 테스트 트레이에서 어레이 인서트를 분리하는 동작도 본 발명의 경우에는 4번의 동작(또는 한꺼번에 2개씩 또는 4개씩 집어서 2번 또는 1번의 동작도 가능)으로 완료되며, 이를 통하여 결합용 프레임과 어레이 인서트는 분리되고, 분리된 어레이 인서트는 다음 공정으로 이송되고, 테스트를 통하여 불량으로 판정된 칩 패키지는 어레이 인서트로부터 분리되어 패키징 트레이 등에 옮겨지게 된다.
또한 바람직하게는 상기 반도체 칩 패키지 테스트 트레이에서 상기 어레이 인서트(100) 내부의 칩 패키지 사이의 피치와 상기 테스트 트레이 결합용 프레 임(200)의 격자(220)를 가로지르는 칩 패키지 사이의 피치가 적어도 한 방향에서는 동일한 것이 좋다. 즉, 상기 테스트 트레이 결합용 프레임은 내부 형상에 대해서는 어레이 인서트와 결합이 잘 이루어지는 한도 내에서 그 형상에 제약이 없고, 다양한 내부 형상을 가질 수 있다.
또한 본 발명과 같이 테스트 트레이 결합용 프레임을 포함하는 경우에는 많은 패키지를 하나의 어레이 인서트로 이송하여 검사하므로 검사 공정 효율을 높일 수 있으나, 결합용 프레임을 사용함에 따라 어레이 인서트 내에서의 각 칩 패키지 사이의 이동 거리와 결합용 프레임을 건너가는(가로지르는) 각 칩 패키지 사이의 이동 거리가 다르면 핸들러의 기구적 동작이 테스터 헤더에서 반도체 칩 패키지를 헤더에 정확히 안착되지 않는 경우가 발생하여 반도체 칩 패키지의 검사를 수행할 수 없어 도 5에 도시한 바와 같이 어레이 인서트(100) 내부의 칩 패키지 사이의 피치와 상기 테스트 트레이 결합용 프레임(200)의 격자(220)를 가로지르는 칩 패키지 사이의 피치가 동일하도록 구성하는 것이 바람직하다. 더욱 바람직하게는 이러한 이동거리의 동일성을 다양한 반도체 칩 패키지에 대하여도 동일한 값으로 유지하는 경우에는 다양한 반도체 칩 패키지의 핸들링이 용이하여 테스트 헤더부의 부가적인 개조 없이 검사공정을 수행할 수 있어 테스트의 효율을 높이데 유연하게 대응할 수 있다. 이를 위하여 반도체 칩의 크기나 타입이 변경되는 경우에 어레이 인서트 내의 인서트의 종류 및 배치를 적절히 조정하여 동일한 이동거리로 조정할 수 있다.
또한 바람직하게는, 상기 결합되어진 테스트 트레이는 어떤 운송과정에서도 결합용 프레임과 어레이 인서트가 분리되는 것을 막기 위하여, 상기 테스트 트레이는 상기 결합용 프레임과 어레이 인서트를 분리 또는 고정하는 착탈구를 더 포함하도록 구성하는 것이 좋다. 즉, 상기 테스트 트레이에서 상기 결합용 프레임(200)은 상기 어레이 인서트(100)와 결합하는 결합구(420)를 더 포함하고, 상기 어레이 인서트(100)는 상기 결합구(420)에 대응하는 체결구(130)를 더 포함하여 구성될 수 있다.
이에 대한 바람직한 예로는 i) 상기 결합구(420)는 구멍 또는 요홈이고, 상기 체결구(130)는 상기 구멍 또는 요홈에 삽입되는 돌출간이거나, ii) 상기 결합구(420)는 돌출간이고, 상기 체결구(130)는 상기 돌출간을 수용하는 구멍 또는 요홈인 형태로 구성할 수도 있고, 이중에서 ii)에 관한 것은 도 6에 그 예를 도시한 바와 같다.
다른 바람직한 예는 도 8 내지 도 11에 도시한 바와 같다. 즉, 도 8 및 도 9에 도시한 구체적인 예는 상기 패키징 트레이가 상기 결합구(420)에 대응하는 구멍(410)을 가지고, 상기 결합구(420)는 상기 구멍(410)에 삽입되어지는 일정간격으로 이격되어지는 한 쌍의 반원형 돌출간으로 이루어져 착탈이 이루어지도록 한 것으로, 도 8은 이를 사시도로, 도 9는 이의 단면을 도시한 것이다.
또한 도 10 및 도 11은 다른 구체적인 예를 도시한 것으로 상기 결합구(420)는 결합 트레이에 일정간격으로 이격되어 회전가능하게 피벗으로 결합되는 한 쌍의 ㄱ자형 걸림구로 이루어진 것으로 도 10은 이를 사시도로, 도 11은 이의 단면을 도시한 것이다.
또 다른 바람직한 예로는 도 12 내지 도 16에 그 구체적인 예를 도시한 바와 같이 상기 결합구(420)는 상기 결합용 프레임(200)을 관통하여 결합용 프레임(200)의 상면 상부에는 상부가 좁고 하부가 넓은 테이퍼진 제1돌기부(422)와 이의 하부에 오목한 걸림부(424)를 가지고, 프레임 상면 하부에는 상기 걸림부(424)에 연장하여 하부가 좁고 상부가 넓은 테이퍼진 제2돌기부(426)를 가지며, 이는 좌우 반으로 쪼개어져 그 사이에 측면방향으로 탄성력을 가지는 탄성부재(428)로 연결되어 이루어지고, 상기 체결구(130)는 제1돌기부(422)를 수용하는 구멍 또는 요홈으로 이루어지는 형태로 구성할 수 있으며, 더욱 바람직하게는 도시한 바와 같이 이에 추가하여 i) 상기 결합구에 상기 돌기부와 이격하여 구비되는 구멍 또는 요홈을 더 포함하고, 상기 체결구에는 상기 구멍 또는 요홈에 삽입되는 돌출간을 더 포함하거나, ii) 상기 결합구에는 상기 돌기부와 이격하여 구비되는 돌출간을 더 포함하고, 상기 체결구에는 상기 돌출간을 수용하는 구멍 또는 요홈을 더 포함하는 형식으로 구성할 수도 있다.
이를 통하여 도 16에 도시한 바와 같이 어레이 인서트가 상부에서 결합하면 제1돌기부가 힘을 받아 기울어진 경사면에 의하여 압축되어 결합이 이루어지고, 어레이 인서트를 분리하는 경우에는 하부에 제2돌기부를 로봇이 하부에서 상부로 눌러 제2돌기부가 힘을 받으면 기울어진 경사면에 의하여 압축되어 결합이 해제되도록 할 수 있다.
이외에 본 발명은 반도체 칩 패키지 이송 방법을 제공하는 바, 이는 반도체 칩 패키지 이송 방법에 있어서, 반도체 칩 패키지가 장착된 상기 어레이 인서트를 이송 받아 상기 테스트 트레이 결합용 프레임에 하나씩 또는 다수개씩 짝으로 결합하여 테스트 트레이를 준비하는 제1단계, 결합되어진 상기 테스트 트레이를 반도체 칩 검사장비의 헤더로 이송하여 반도체 칩 테스트를 수행하는 제2단계 및, 테스트가 완료된 상기 테스트 트레이에서 상기 테스트 트레이 결합용 프레임과 어레이 인서트를 하나씩 또는 다수개씩 짝으로 분리하여 분리된 어레이 인서트를 다음 단계로 이송하는 제3단계를 포함하여 구성된다. 이를 통하여 도 4에 도시한 바와 같이 빠른 반도체 칩 패키지 이송 및 테스트를 수행할 수 있고, 이에 따라 반도체 칩 패키지 단위의 이송공정이 생략되므로 검사횟수를 증가시키는 효과를 얻을 수 있으며, 검사 효율을 높일 수 있다.
여기서 상기 어레이 인서트의 결합용 프레임으로의 결합 및 분리는 상기 기술한 바와 같이 하나씩 또는 다수개씩 짝으로 이루어질 수 있는데, 이를 도 6을 기준으로 설명하면 어레인 인서트를 하나씩 4번에 걸쳐 결합용 프레임에 이송할 수도 있고, 2개씩 2번에 걸쳐서 또는 4개를 한꺼번에 이송하여 결합용 프레임에 결합하고, 이와 같은 방법으로 결합용 프레임으로부터 분리할 수 있다는 것을 의미한다.
또한 이에 추가하여 상기 테스트가 완료된 상기 테스트 트레이의 어레이 인서트에서 불량 반도체 칩만을 인출해 내는 단계를 제2단계 이후(테스트 트레이가 결합된 상태)에 수행하거나, 제3단계의 테스트 트레이 결합용 프레임과 어레이 인서트의 분리 이후에 수행하는 공정을 더 포함하도록 할 수 있다. 이에 대한 예가 도 4에 도시되어진다. 이를 통하여 공수를 절감하고, 트레이의 관리를 용이하게 할 수 있으며, 검사장비의 효율성을 높일 수 있다.
본 발명의 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송 방법에 따르면, 종래의 반도체 칩 패키지 검사공정에 사용되는 트레이는 도 1에 도시한 바와 같이 시험 전의 반도체 칩 패키지를 수납하거나 시험이 끝난 반도체 칩을 수납하기 위한 패키징 트레이(10)와, 반도체 칩 핸들러 장비로의 이송 및 그 내부를 순환 반송되는 인서트 트레이(20)가 상이한 타입이므로 다수의 상이한 트레이를 사용하여야 하며, 각각의 트레이를 별도로 관리하여야 하므로 그 제작 및 관리에 많은 비용이 소용되는 문제점을 해결할 수 있는 효과가 있다.
또한, 이를 통하여 기존의 패키징 트레이에서 테스트용 인서트 트레이로의 운반 작업을 생략하여 운송시간을 단축하여 반도체 칩 패키지 테스트의 생산성을 높일 수 있고, 검사시 칩간 이동거리를 동일하게 하여 반도체 칩 패키지의 위치에 따른 별도의 거리계산이나 부가동작을 생략하고, 동일한 이동거리를 통하여 이동시간을 단축하여 반도체 칩 패키지 테스트의 생산성을 높일 수 있는 효과가 있으며, 이러한 이동거리의 동일성을 다양한 반도체 칩 패키지에 대하여도 동일한 값으로 유지하는 경우에는 다양한 반도체 칩 패키지의 핸들링이 용이하여 테스트 헤더부의 부가적인 개조 없이 검사공정을 수행할 수 있어 테스트의 효율을 높이데 유연하게 대응할 수 있다.
뿐만 아니라 테스트 트레이의 결합을 확실히 하여 검사 겸용 트레이의 취급이 손쉬우며, 이에 주의를 기할 필요가 없는 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의하여 한정되 는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.

Claims (11)

  1. 반도체 칩 패키지 제조공정 중의 테스트 공정에서 테스터에 삽입되는 테스트 트레이에 적용되는 것으로, 상기 테스트 트레이를 테스트 공정에서 취급하는 핸들러의 핸들링 기구부에 대응하는 크기를 가지는 외곽 프레임으로 구성되고, 상기 테스트 트레이 핸들링 기구부에 대응하는 형상을 가지고, 그 내부에는 적어도 2개의 격자를 포함하는 것을 특징으로 하는 테스트 트레이 결합용 프레임.
  2. 제1항의 테스트 트레이 결합용 프레임의 상기 격자에 대응하여 착탈가능하게 결합하고,
    그 내부에는 적어도 하나의 반도체 칩 패키지 탑재를 위한 탑재부를 구비하며 상기 탑재부는 반도체 칩 패키지의 삽탈 시에는 삽탈이 가능하도록 잠금을 해제하고, 삽입 후에는 상기 패키지를 고정하여 잠그도록 하는 기구부를 가지는 인서트가 적어도 하나 포함되는 것을 특징으로 하는 어레이 인서트.
  3. 제1항의 테스트 트레이 결합용 프레임; 및,
    상기 테스트 트레이 결합용 프레임의 상기 격자에 대응하여 착탈가능하게 결합하고, 그 내부에는 적어도 하나의 반도체 칩 패키지 탑재를 위한 탑재부를 구비하며 상기 탑재부는 반도체 칩 패키지의 삽탈 시에는 삽탈이 가능하도록 잠금을 해제하고, 삽입 후에는 상기 패키지를 고정하여 잠그도록 하는 기구부를 가지는 인서트가 적어도 하나 포함되는 어레이 인서트를 포함하는 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  4. 제3항에 있어서,
    상기 어레이 인서트 내부의 칩 패키지 사이의 피치와 상기 프레임의 격자를 가로지르는 칩 패키지 사이의 피치가 적어도 한 방향에서는 동일한 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  5. 제3항에 있어서,
    상기 어레이 인서트는 64 또는 32 또는 16 개의 탑재부를 가지는 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 결합용 프레임은 상기 어레이 인서트와 결합하는 결합구를 더 포함하고,
    상기 어레이 인서트는 상기 결합구에 대응하는 체결구를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  7. 제6항에 있어서,
    i) 상기 결합구는 구멍 또는 요홈이고, 상기 체결구는 상기 구멍 또는 요홈에 삽입되는 돌출간이거나, ii) 상기 결합구는 돌출간이고, 상기 체결구는 상기 돌출간을 수용하는 구멍 또는 요홈인 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  8. 제6항에 있어서,
    상기 결합구는 상기 프레임을 관통하여 프레임의 상면 상부에는 상부가 좁고 하부가 넓은 테이퍼진 제1돌기부와 상기 제1돌기부의 하부에 오목한 걸림부를 가지고, 프레임 상면 하부에는 상기 걸림부에 연장하여 하부가 좁고 상부가 넓은 테이퍼진 제2돌기부를 가지며, 상기 결합구는 좌우 반으로 쪼개어져 그 사이에 측면방향으로 탄성력을 가지는 탄성부재로 연결되어 이루어지고, 상기 체결구는 제1돌기부를 수용하는 구멍 또는 요홈으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  9. 제8항에 있어서,
    i) 상기 결합구는 상기 돌기부와 이격하여 구비되는 구멍 또는 요홈을, 상기 체결구는 상기 구멍 또는 요홈에 삽입되는 돌출간을 더 포함하거나, ii) 상기 결합구는 상기 돌기부와 이격하여 구비되는 돌출간을, 상기 체결구는 상기 돌출간을 수용하는 구멍 또는 요홈을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 테스트 트레이.
  10. 반도체 칩 패키지 이송 방법에 있어서,
    반도체 칩 패키지가 장착된 제2항의 어레이 인서트를 이송 받아 제1항의 테스트 트레이 결합용 프레임에 하나씩 또는 다수개씩 짝으로 결합하여 테스트 트레이를 준비하는 제1단계;
    결합되어진 상기 테스트 트레이를 반도체 칩 검사장비의 헤더로 이송하여 반 도체 칩 테스트를 수행하는 제2단계; 및,
    테스트가 완료된 상기 테스트 트레이에서 상기 테스트 트레이 결합용 프레임과 어레이 인서트를 하나씩 또는 다수개씩 짝으로 분리하여 분리된 어레이 인서트를 다음 단계로 이송하는 제3단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지 이송 방법.
  11. 제10항에 있어서,
    상기 테스트가 완료된 상기 테스트 트레이의 어레이 인서트에서 불량 반도체 칩만을 인출해 내는 단계를 제2단계 이후 또는 제3단계의 테스트 트레이 결합용 프레임과 어레이 인서트의 분리 이후에 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 이송 방법.
KR1020070012918A 2007-02-07 2007-02-07 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법 KR100807317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012918A KR100807317B1 (ko) 2007-02-07 2007-02-07 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012918A KR100807317B1 (ko) 2007-02-07 2007-02-07 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법

Publications (1)

Publication Number Publication Date
KR100807317B1 true KR100807317B1 (ko) 2008-02-28

Family

ID=39383314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012918A KR100807317B1 (ko) 2007-02-07 2007-02-07 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법

Country Status (1)

Country Link
KR (1) KR100807317B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449798Y1 (ko) * 2008-03-26 2010-08-11 주식회사 오킨스전자 인서트 프레임 및 이를 이용한 인서트 조립체
KR101052490B1 (ko) 2009-12-31 2011-07-29 주식회사 탑 엔지니어링 어레이 테스트 장치
KR101087626B1 (ko) * 2009-06-10 2011-11-30 세크론 주식회사 인서트 및 이를 포함하는 테스트 핸들러용 테스트 트레이

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113580A (ja) * 1995-10-18 1997-05-02 Advantest Corp Ｉｃ試験装置
KR20000050380A (ko) * 1999-01-08 2000-08-05 윤종용 반도체 칩 패키지용 트레이
KR20060083150A (ko) * 2005-01-14 2006-07-20 (주)테크윙 테스트 핸들러용 인서트 모듈과 테스트 트레이
KR20060097307A (ko) * 2005-03-05 2006-09-14 삼성전자주식회사 핸들러용 테스트 트레이
JP2006292727A (ja) 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113580A (ja) * 1995-10-18 1997-05-02 Advantest Corp Ｉｃ試験装置
KR20000050380A (ko) * 1999-01-08 2000-08-05 윤종용 반도체 칩 패키지용 트레이
KR20060083150A (ko) * 2005-01-14 2006-07-20 (주)테크윙 테스트 핸들러용 인서트 모듈과 테스트 트레이
KR20060097307A (ko) * 2005-03-05 2006-09-14 삼성전자주식회사 핸들러용 테스트 트레이
JP2006292727A (ja) 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200449798Y1 (ko) * 2008-03-26 2010-08-11 주식회사 오킨스전자 인서트 프레임 및 이를 이용한 인서트 조립체
KR101087626B1 (ko) * 2009-06-10 2011-11-30 세크론 주식회사 인서트 및 이를 포함하는 테스트 핸들러용 테스트 트레이
KR101052490B1 (ko) 2009-12-31 2011-07-29 주식회사 탑 엔지니어링 어레이 테스트 장치

Similar Documents

Publication Publication Date Title
KR100942527B1 (ko) 전자부품 시험장치
US7514946B2 (en) Semiconductor carrier tray, and burn-in board, burn-in test method, and semiconductor manufacturing method using the semiconductor carrier tray
US7611377B2 (en) Interface apparatus for electronic device test apparatus
US7114976B2 (en) Test socket and test system for semiconductor components with easily removable nest
US20080253869A1 (en) Insert for carrier board of test handler
KR100807317B1 (ko) 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법
CN107533102B (zh) 元件处理器
US6133745A (en) Socket type module test apparatus and socket for the same
JP2007333739A (ja) バーンインソータおよびこれを用いたバーンインソート方法
US7872469B2 (en) Apparatus and methods of integrated-circuit device testing
KR100652417B1 (ko) 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
US7381908B1 (en) Circuit board stiffener
KR100973189B1 (ko) 테스트 핸들러
KR100776814B1 (ko) 전자부품 테스트용 핸들러
KR20160033858A (ko) 핸들러 및 그의 관리 방법
KR102198301B1 (ko) 소켓 보드 조립체
KR20110003836A (ko) 반도체 패키지 검사장치용 프레스 커버
KR102369323B1 (ko) 반도체 소자들을 테스트하기 위한 테스트 헤드
KR20190011013A (ko) 인서트의 래치를 개방하기 위한 래치 오픈 장치
US11525859B2 (en) Insertion/extraction mechanism and method for replacing block member
KR20210119344A (ko) 테스트핸들러용 인서트
KR20090091249A (ko) 전자부품 시험장치
KR20080114134A (ko) 테스트 헨들러용 검사 대상 수납모듈
KR20090076297A (ko) 테스트 핸들러
KR101032419B1 (ko) 테스트 핸들러의 캐리어 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 13