KR100794831B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100794831B1
KR100794831B1 KR1020060048497A KR20060048497A KR100794831B1 KR 100794831 B1 KR100794831 B1 KR 100794831B1 KR 1020060048497 A KR1020060048497 A KR 1020060048497A KR 20060048497 A KR20060048497 A KR 20060048497A KR 100794831 B1 KR100794831 B1 KR 100794831B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
manufacturing
gas
insulating film
Prior art date
Application number
KR1020060048497A
Other languages
English (en)
Other versions
KR20060125517A (ko
Inventor
가쯔아끼 나또리
마사유끼 다나까
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060125517A publication Critical patent/KR20060125517A/ko
Application granted granted Critical
Publication of KR100794831B1 publication Critical patent/KR100794831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 일 형태의 반도체 장치의 제조 방법은, 반도체 기판 상에 CVD법에 의해 산화물 절연막을 형성할 때에, 상기 산화물 절연막의 원료 가스와 H2를 동시에 상기 반도체 기판에 공급한다.
반도체 기판, 산화물 절연막, 원료 가스, 캐리어 가스, 챔버

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 2는 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 3은 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 4는 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 5는 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 6은 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 7은 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 8은 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 9는 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 10은 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도.
도 11은 본 발명의 실시예에 따라서 형성한 Al2O3막 내에 받아들여진 불순물의 농도의 성막 온도 의존성을 도시하는 도면.
도 12는 본 발명의 실시예에 따른 H2와 TMA의 유량비에 대한 400℃에서 형성한 Al2O3막 내에 받아들여지는 C의 농도의 관계를 도시하는 도면.
도 13a 및 도 13b는 본 발명의 실시예에 따른 TMA를 Al2O3막 상에 흘렸을 때의 TMA의 표면 반응의 양태를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : p형 실리콘 기판
12 : 제1 절연막
13 : 제1 도전층
14 : 실리콘 질화막
14' : 홈
15 : 실리콘 산화막
16 : 레지스트 마스크
17 : 소자 분리 홈
18 : 절연막
19 : 제2 도전층
20 : 제2 절연막
22 : 제3 도전층
24 : 레지스트
[특허 문헌1] 일본 특개 2004-104025호 공보
본 발명은, 산화물 절연막의 형성 방법으로서 CVD법을 이용하는 반도체 장치의 제조 방법에 관한 것이다.
최근 LSI의 고밀도화에 따라, 캐패시터 절연막, 게이트 절연막은 박막화의 일로를 걷고 있다. 박막화에 따른 리크 전류가 상승하는 것을 피하기 위해, 3차원화 등 구조를 변경함으로써 대책을 도모하는 한편, 고유전률막 등을 이용함으로써 물리 막 두께를 늘려, 리크 전류의 상승을 억제하는 것이 시도되고 있다.
특히, 플래시 메모리 등의 불휘발성 반도체 기억 장치에서는, 전하 축적층과 제어 전극 사이에 형성하는 인터폴리 절연막에 관해서, 예를 들면, ONO막(실리콘 산화막/실리콘 질화막/실리콘 산화막의 3층 적층막)을 이용하여, 유전률의 향상을 도모함과 함께, 3차원적인 구조를 적용하는 것도 시도하고 있다. 그러나, 셀 간의 거리가 축소함에 따라서, 인접하는 셀간의 간섭이 현저히 증대하여 디바이스 특성을 열화시키기 때문에, 3차원 구조를 이용한 면적 증대가 곤란해진다고 하는 문제가 있었다.
그 때문에, 차세대의 불휘발성 반도체 기억 장치를 실현하기 위해, 인터폴리 절연막으로서, 종래보다도 고유전률을 갖는 절연막을 적용하는 것이 필요해진다. 고유전률 절연막을 적용한 결과, 면적을 증대시키지 않고서 용량을 크게할 수 있기 때문에, 3차원적인 구조로 할 필요가 없게 되어, 제조 공정을 간략화할 수 있다. 결과적으로, 소자를 고성능화하고, 또한 제조 방법을 쉽게 하여 고수율의 제조 공정을 실현하는 것이 가능하게 된다.
고유전률 절연막으로서는, Al2O3 등의 산화물이, 균일성이나 커버리지, 양산성, 저손상 등의 이유로부터, ALD법(Atomic Layer Deposition) 등의 CVD법(Chemical Vapor Deposition)에 의해 형성되어 있다. 그러나 이것들의 CVD법에서는, 원료 가스로서 TMA(trimethyl aluminum) 등의 유기 금속 화합물을 사용하기 때문에, 막 내에 C(탄소) 불순물을 받아들여서, 리크 전류의 상승, 유전률의 저하 등을 초래한다는 문제가 있다.
또 특허 문헌1에는, 유기 금속 화합물과 산화제를 소스로 하여 CVD 장치에 도입하여, 해당 CVD 장치 내에 세트된 기판 상에 금속 산화막을 형성하는 막 형성 방법이 개시되어 있다.
본 발명의 일 형태의 반도체 장치의 제조 방법은, 반도체 기판 상에 CVD법에 의해 산화물 절연막을 형성할 때에, 상기 산화물 절연막의 원료 가스와 H2를 동시에 상기 반도체 기판에 공급한다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
도 1 내지 도 10은, 본 발명의 실시예에 따른 반도체 장치의 제조 공정을 도시하는 단면도이다. 이하, 도 1 내지 도 10을 참조하여, 본 실시예에 따른 불휘발성 반도체 기억 장치의 구조를 그 제조 방법와 함께 설명한다.
우선 도 1에 도시한 바와 같이 p형 실리콘 기판(11)(혹은 n형 실리콘 기판 중에 p형 웰을 형성한 것) 상에 제1 절연막(12)을 1~15㎚ 정도의 두께로 형성하고, 그 위에 CVD법에 의해, 부유 게이트이고 전하 축적층으로 되는 폴리실리콘과 같은 제1 도전층(13)을 10~200㎚ 정도의 두께로 형성한다.
그 후, CVD법에 의해서 실리콘 질화막(14)을 50~200㎚ 정도의 두께로 피착하고, 또한 실리콘 산화막(15)을 50~400㎚ 정도의 두께로 형성한다. 또한 실리콘 산화막(15) 상에 포토레지스트를 도포하고, 패터닝하여 레지스트 마스크(16)를 형성한다.
다음에 도 2에 도시한 바와 같이 도 1의 레지스트 마스크(16)를 이용하여, 실리콘 산화막(15)을 선택적으로 에칭한다. 이 에칭 후에 레지스트 마스크(16)를 제거한다. 다음으로 도 3에 도시한 바와 같이 실리콘 산화막(15)을 마스크로 하여 실리콘 질화막(14)을 에칭하고, 계속해서, 제1 도전층(13), 제1 절연막(12) 및 실리콘 기판(11)을 에칭하여, 소자 분리 홈(17)을 형성한다. 에칭 후에, 에칭에 의해 형성된 단면의 손상을 제거하기 위한 고온의 산화 처리를 행한다.
그 후 도 4에 도시한 바와 같이 소자 분리 홈(17)에 실리콘 산화막 등의 절연막(18)을 200~1500㎚의 두께로 매립하고, 질소 분위기 또는 산소 분위기에서 고온의 열처리를 행하여 고밀도화한다. 다음으로, CMP법(Chemical Mechanical Polishing)에 의해, 실리콘 질화막(14)을 스토퍼로 하여 평탄화를 행한다. 계속해서, 실리콘 산화막과 선택비를 갖고 에칭하는 것이 가능한 핫 인산을 이용하여, 실리콘 질화막(14)을 제거한다. 이에 의해, 도 5에 도시하는 바와 같은 단면 구조가 얻어진다.
본 실시예에서는, 소자 분리홈(17)을 형성하는 데 있어서, 실리콘 질화막(14) 및 실리콘 산화막(15)의 적층막을 마스크로 하여 이용하고 있지만, 막 두께 및 반응성 이온 에칭 조건을 적절하게 설정하면, 단층의 실리콘 질화막, 단층의 실리콘 산화막, 혹은 다른 단층막·다층막의 어느 하나라도, 실리콘과의 선택비가 얻어지는 재료이면 마스크로서 사용 가능하다.
다음에 도 6에 도시한 바와 같이 실리콘 질화막(14)의 제거 후에 얻어진 홈(14')과 매립 절연막(18) 상에, 단차 피복성이 우수한 방법을 이용하여, 제1 도전층(13)의 일부로 되는 폴리실리콘의 제2 도전층(19)을 퇴적한다. 다음으로, CMP 법에 의해 매립 절연막(18)을 스토퍼로 하여 제2 도전층(19)의 평탄화를 행한다.
다음에 도 7에 도시한 바와 같이 절연막(18)과 평탄화한 제2 도전층(19)의 상에 실리콘 산화막보다도 고유전률을 갖는 제2 절연막(20)을 형성한다. 여기서, 제2 절연막(20)에 이용하는 고유전률을 갖는 막으로서는, 그 비유전률이 실리콘 산화막(SiO2막)의 비유전률 3.8~4보다도 크고, 특히 종래의 ONO막에 의해 얻어졌던 비유전률 5~5.5 정도보다도 큰 막이 바람직하다.
본 실시예에서는, 고유전률막으로서 제2 절연막(20)에 Al2O3막을 이용했다. 또한, 그 형성 방법으로서, 원료 가스에 H2(수소)를 첨가하는 CVD 법인 ALD 법을 이용했다. 이하에 그 상세 내용을 설명한다.
압력이 0.5torr로 유지된 진공 챔버 내에서, 기판 온도가 380℃로 가열된 웨이퍼에, Al의 원료 가스인 TMA(trimethyl aluminum) 및 H2와, 산화제인 O3를 교대로 흘림으로써, Al2O3막을 층 형상으로 적층시켰다. 이 처리를 원하는 횟수 반복함으로써, 필요로 되는 막 두께로 퇴적시켰다. 원료 가스의 유량은, TMA를 20sccm, H2를 1000sccm, 5slm에서, O3의 농도는 250g/m3으로 했다.
또한 가스의 공급 시간은, TMA+H2가 1초, O3가 3초였다. 또한 TMA+H2와 O3의 공급 동안에, 퍼지를 위한 N2를 5slm에서 2초 흘렸다. 이 시퀀스를 120cycle 행함으로써, 10㎚의 막 두께의 Al2O3막이 얻어졌다. 제2 절연막(20)의 막 두께는, 1~30㎚의 범위에서 적절하게 선택한다.
계속해서 도 8에 도시한 바와 같이 제2 절연막(20) 상에 제어 게이트로 되는 제3 도전층(22), 예를 들면 폴리실리콘을 10~200㎚의 두께로 형성한다. 제3 도전층(22)은, 불휘발성 반도체 기억 장치에서의 제어 전극으로 된다.
제3 도전층(22)을 형성한 후, 500~1200℃의 온도에서, 어닐링(포스트 데포지션 어닐링: PDA)을, 산소, 오존, 물과 같은 산화제를 포함하는 분위기에서 행한다. 예를 들면, 로에서의 어닐링에 있어서 10분 이상 2 시간 이내, 램프 어닐링에 있어서 1초~30분 이내 행한다. 이 PDA에 의해, 제2 절연막(20)의 고밀도화를 행하여, 막질을 개선한다. 그 후 도 9에 도시한 바와 같이 제3 도전층(22) 상에 레지스트(24)를 도포하고, 패터닝하여 레지스트 패턴을 형성하고, 통상의 방법에 의해 제1 절연막(12)까지 에칭한다. 이에 의해, 도 10에 도시하는 바와 같은 단면 구조가 형성된다.
도 10은, 도 9의 지면에 수직인 VII-VII 단면도이다. 도 10에 도시한 바와 같이 게이트 구조와 자기 정합적으로 노출된 기판면에 n형 불순물을 도입한 후, 열처리하여 소스·드레인 영역(25)을 형성하고, 각 메모리 셀을 구성한다.
본 실시예에서는 제2 절연막(20)으로서 알루미늄 산화물(Al2O3)막을 이용한 경우에 대해 설명했지만, 제2 절연막(20)의 고유전률막으로서는, 비유전률이 10 정도인 마그네슘 산화물(MgO)막, 비유전률이 16 정도인 이트륨 산화물(Y2O3)막, 비유전률이 22정도인 하프늄 산화물(HfO2)막 및 지르코늄 산화물(ZrO2)막, 비유전률이 25정도인 탄탈 산화물(Ta2O5)막, 비스무스 산화물(Bi2O3)막, 스트론튬 산화물(SrO)막 중 어느 하나의 단층막 혹은 이들 중 복수를 적층한 복합층막이 사용 가능하다. 그 성막 방법으로서 CVD법을 이용할 때에 원료 가스에 H2를 첨가함으로써, 산화막 중의 불순물(원료를 구성하고 있는 금속 원소 이외의 원소의 혼입)을 저감하는 것이 가능하게 된다.
이하에 복합층(복합 산화막)의 예로서 HfAlO막을 형성한 경우의 시퀀스에 대하여 설명한다. HfAlO막의 형성 방법으로서는 HfO층과 AlO층과의 적층을 행하는 방법과, HfAl의 혼합물의 형성 후에 산화를 하는 방법이 있다. HfO층과 AlO층의 적층인 경우에는, Hf의 원료 가스(예를 들면 TEMAH(테트라키스에틸메틸아미노하프늄))와 H2의 혼합 가스를 흘려 Hf의 흡착층을 형성하고, 그 후 산화제(예를 들면 O3)를 흘림으로써 HfO층을 형성한다. 필요로 되는 횟수 HfO층을 형성한 후, 전술한 바와 같은 방법으로 AlO층을 필요로 되는 횟수 형성하고, 계속해서 다음 HfO 층을 적층하여 최종적으로는 원하는 막 두께와 Hf/Al 조성비를 얻는다. HFAl 혼합층 형성의 방법은, Hf 원료와 Al 원료 또한 H2를 동시에 공급하여 Hf와 Al의 흡착층을 형성한다. 각 가스 유량을 적절하게 선택함으로써 흡착하는 Hf/Al의 조성비를 조정한다. 그 후 산화제를 흘림으로써 HfAl 산화물을 형성한다. 이 공정을 적절하게 반복함으로써 원하는 막 두께의 HfAlO막을 얻는 것이 가능하게 된다.
본 실시예에서는, 플래시 메모리 등의 불휘발성 반도체 기억 장치에서, 전하 축적층과 제어 전극과의 사이에 형성하는 인터폴리 절연막에 고유전률막을 사용한 경우의 성막 방법에 대하여 설명했다. 한편, DRAM의 캐패시터 절연막에 산화물 고유전률막을 사용한 경우나, 게이트 절연막에 산화물 고유전률막을 사용한 경우의 성막 방법으로서, 원료 가스에 H2를 첨가함으로써, 불순물량의 저하를 도모하는 것이 가능해져, 양호한 디바이스 특성이 얻어지는 것도 확인되어 있다.
전술한 TMA와 H2를 동시에 실리콘 기판에 공급하는 방법으로서, 이하와 같은 방법이 있다.
1) 실리콘 기판(실리콘 기판 상에 막 등의 물질이 형성되어 있는 경우를 포함함)이 수용된 챔버 내로의 TMA의 도입구, H2의 도입구, 또한 O3의 도입구를 따로따로 형성하여, 챔버 내에 TMA와 H2를 동시에 공급하고, O3를 도입할 때에는 H2와 TMA의 도입을 멈추는 방법.
2) TMA의 공급 라인과 H2의 공급 라인을 챔버 내로의 도입 전에 합류시켜 TMA와 H2의 혼합 가스를 형성하여, TMA와 H2의 동시 공급을 행하고, 별도로 챔버에 설치된 O3의 도입구로부터 O3의 공급을 행하는 방법.
3) TMA의 캐리어 가스에 H2 혹은 H2와 불활성 가스의 혼합 가스를 사용함으로써, TMA의 버블링 시에 TMA와 H2의 혼합 가스를 제작하여, 챔버 내에 공급하는 방법.
이상의 어느쪽의 방법에서도, 실리콘 기판 상에서 TMA가 분해 반응을 일으킬 때에 H2가 존재하기 때문에, C의 막 내에의 받아들임을 억제할 수 있게 된다.
본 실시예에서는 Al의 원료로서 TMA를 이용한 경우를 설명했지만, 원료로서 는 유기 금속뿐만이 아니라, AlCl3과 같은 무기 화합물을 이용한 경우에도 효과가 있다. 단, 불순물 저감의 효과는, 유기 금속 화합물을 원료로 하는 쪽이 무기 화합물을 원료로 하는 경우보다도 높다.
도 11은, Al의 원료로서 AlCl3를 이용하고, 본 실시예에 따라서 형성한 Al2O3막 내에 받아들여진 불순물의 농도의 성막 온도 의존성을 도시하는 도면이다. AlCl3인 경우에는, H2와 반응을 일으켜 HCl을 형성하면서 성막이 발생하기 때문에, H2를 첨가하지 않은 경우에 비하여 불순물 농도가 내려 가지만, TMA+H2의 반응에 의해 발생하는 CH4의 증기압은 AlCl3+H2의 반응에 의해 발생하는 HCl의 증기압보다도 높기 때문에, 막 내에 받아들여지는 불순물 농도의 저감의 효과는 유기 금속 화합물을 원료로 하는 경우 쪽이 무기 화합물을 원료로 하는 경우보다도 커진다.
본 실시예에 따른 효과는, Al2O3막 내의 불순물 농도의 저감에 의한 전기 특성의 향상에 있지만, 불휘발성 기억 장치, 특히 NAND인 경우에 집적도가 높아짐에 따라, 게이트 길이도 짧아짐에 따라서 게이트 전극의 두께도 얇아지기 때문에, Al2O3막 등의 고유전률막과 게이트 절연막과의 거리가 가깝게 되게 된다. Al2O3막 내의 불순물은, 성막 후의 후 공정의 열처리에 의해 층간막 등을 통하여 게이트에 확산하여, 트랜지스터의 동작 임계값의 변동을 초래한다. 이 임계값 변동을 본 실시예에 의해 저감한다고 하는 효과도 있다.
또한, 본 실시예에서는, TMA의 유량이 20sccm, H2의 유량이 1000sccm인 경 우, 즉 H2/TMA비가 50인 경우에 대하여 설명했지만, H2/TMA 유량비가 0.1 이상이면 효과가 얻어져, 1 이상에서 충분한 효과가 있는 것을 알 수 있다.
도 12는, H2와 TMA의 유량비에 대한 400℃에서 형성한 Al2O3막 내에 받아들여지는 C의 농도의 관계를 도시하는 도면이다. H2의 첨가와 함께 C 농도의 저감이 발생하는데, TMA의 공급에 대하여 H2의 유량이 낮은 동안에는 H2와 다 반응할 수 없는 TMA가 흡착하기 때문에, Al2O3막 내에의 C의 받아들임이 생기게 된다. 그러나, H2의 유량이 TMA의 유량을 초과하면, TMA가 H2와 충분히 반응할 수 있게 되기 때문에, C의 받아들임을 충분히 저감하는 것이 가능하게 된다.
본 실시예에 도시한 바와 같이 TMA와 동시에 H2를 공급함으로써, Al2O3막 내의 C량을 저감할 수 있다. 이하에 그 메카니즘을 설명한다.
도 13a, 도 13b는, TMA를 Al2O3막 상에 흘렸을 때의 TMA의 표면 반응의 양태를 도시하는 도면이다. 도 13a에 도시하는 종래예와 같이 TMA만을 흘린 경우, TMA는 표면의 O와 반응하여 H2O를 생성하여 흡착하는 반응을 일으킨다. 그 때에는, Al-C의 결합이 끊어지지 않고서 흡착하기 때문에, 그 후의 O3에 의한 산화를 행하여도 막 내에 C가 남게 된다. 그에 대하여, 도 13b에 도시하는 본 실시예와 같이 H2 분위기 속에서 TMA의 흡착을 행하면, TMA 중의 CH3기가 H2와 반응하는 것이 가능해 지고, Al-O의 결합을 만들면서 TMA가 표면 흡착 반응을 일으킨다. 이 때문에, 그 후의 O3에 의한 산화에 있어서 Al2O3막 내에 C가 받아들여지는 일이 없게 된다.
이와 같이, 원료 가스에 기인하는 불순물(원료를 구성하고 있는 금속 원소 이외의 원소의 혼입)을 저감하는 것이 가능해짐으로써, 리크 전류의 저감, 유전률의 향상이 도모되어, 양호한 특성을 갖는 반도체 장치를 제공하는 것이 가능하게 된다.
이상과 같이 본 실시예에 따르면, 반도체 장치, 특히 고유전률 절연막을 이용한 캐패시터와 트랜지스터를 갖는 장치에서, 고유전률 절연막의 리크 전류의 저감, 유전률의 향상을 초래함으로써, 양호한 특성을 갖는 반도체 장치를 제공할 수 있다.
구체적으로는, 고유전률 절연막으로서 산화물을 사용하고, 그 제조법으로서 CVD법을 이용하고, CVD법의 원료 가스에 H2를 첨가함으로써, 산화물 절연막 내의 C의 양의 저하를 도모하는 것이 가능해져, 우수한 전기 특성의 고유전률 절연막을 제공할 수 있다.
당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 생성할 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위들 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 변경이 가능하다.
본 발명에 따르면, 절연막의 리크 전류의 저감, 유전률의 향상을 도모하는 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (15)

  1. 반도체 기판 혹은 반도체 기판상에 형성된 물질 위에, 산화물 절연막의 금속 원소의 원료 가스와 산화제를 교대로 공급하는 ALD법으로 산화물 절연막을 형성할 때에, 상기 산화물 절연막의 원료 가스에 H2를 첨가하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 산화물 절연막은, Al, Hf, Ta, Zr, Y, Bi, Sr 중 적어도 하나의 원소를 포함하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 산화물 절연막은, Al2O3로 이루어지는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 산화물 절연막은 복합층막인 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 복합층막은 HfAlO로 이루어지는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 원료 가스는 TMA인 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    H2/TMA 유량비가 0.1 이상인 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 원료 가스는 유기 금속을 포함하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 원료 가스와 상기 H2가 혼합 가스를 이루는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 원료 가스는 무기 화합물을 포함하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 무기 화합물은 AlCl3인 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 반도체 기판이 수용된 챔버 내로의 상기 원료 가스의 도입구, 상기 H2의 도입구, 또한 O3의 도입구를 따로따로 형성하여, 상기 챔버 내에 상기 원료 가스와 상기 H2를 동시에 공급하고, 상기 O3를 도입할 때에는 상기 H2와 상기 원료 가스의 도입을 멈추는 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 원료 가스의 공급 라인과 상기 H2의 공급 라인을 상기 반도체 기판이 수용된 챔버 내로의 도입 전에 합류시켜 상기 원료 가스와 상기 H2의 혼합 가스를 형성하여, 상기 원료 가스와 상기 H2의 동시 공급을 행하고, 별도로 상기 챔버에 설치된 O3의 도입구로부터 O3의 공급을 행하는 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 원료 가스의 캐리어 가스에 상기 H2 혹은 상기 H2와 불활성 가스의 혼합 가스를 사용함으로써, 상기 원료 가스의 버블링 시에 상기 원료 가스와 상기 H2의 혼합 가스를 제작하여, 상기 반도체 기판이 수용된 챔버 내에 공급하는 반도체 장치의 제조 방법.
KR1020060048497A 2005-06-01 2006-05-30 반도체 장치의 제조 방법 KR100794831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005161678A JP2006339371A (ja) 2005-06-01 2005-06-01 半導体装置の製造方法
JPJP-P-2005-00161678 2005-06-01

Publications (2)

Publication Number Publication Date
KR20060125517A KR20060125517A (ko) 2006-12-06
KR100794831B1 true KR100794831B1 (ko) 2008-01-15

Family

ID=37493278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048497A KR100794831B1 (ko) 2005-06-01 2006-05-30 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20060273320A1 (ko)
JP (1) JP2006339371A (ko)
KR (1) KR100794831B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025391A1 (ja) * 2004-08-31 2006-03-09 Kyoto University 分子デバイス及びその製造方法
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
KR100870293B1 (ko) * 2007-03-05 2008-11-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2018148142A (ja) * 2017-03-08 2018-09-20 東芝メモリ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
KR20050001262A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 반도체 장치의 전극 형성 방법
US20060273320A1 (en) * 2005-06-01 2006-12-07 Katsuaki Natori Method of manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605465B2 (ja) * 1990-08-31 1997-04-30 日本電気株式会社 容量絶縁膜の形成方法
JP2764472B2 (ja) * 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
KR100467366B1 (ko) * 2000-06-30 2005-01-24 주식회사 하이닉스반도체 원자층 증착법을 이용한 지르코늄산화막 형성방법
JP4051063B2 (ja) * 2003-03-13 2008-02-20 富士通株式会社 半導体装置の製造方法
JP2004336019A (ja) * 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
KR20050001262A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 반도체 장치의 전극 형성 방법
US20060273320A1 (en) * 2005-06-01 2006-12-07 Katsuaki Natori Method of manufacturing semiconductor device
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006339371A (ja) 2006-12-14
KR20060125517A (ko) 2006-12-06
US20060273320A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
KR100900853B1 (ko) 반도체 장치의 제조 방법
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
US9450108B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
KR101583608B1 (ko) 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
JP4554446B2 (ja) 半導体装置の製造方法
US20070072424A1 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
KR100932321B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP5706353B2 (ja) 半導体装置及びその製造方法
KR100794831B1 (ko) 반도체 장치의 제조 방법
KR100777964B1 (ko) 절연막의 형성 방법, 반도체 장치의 제조 방법 및 반도체장치
US7397094B2 (en) Semiconductor device and manufacturing method thereof
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
KR100879183B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US9355846B2 (en) Non-uniform silicon dioxide and air gap for separating memory cells
KR20090078104A (ko) 플래시 메모리 소자의 제조 방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee