KR100790279B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100790279B1 KR100790279B1 KR1020060080117A KR20060080117A KR100790279B1 KR 100790279 B1 KR100790279 B1 KR 100790279B1 KR 1020060080117 A KR1020060080117 A KR 1020060080117A KR 20060080117 A KR20060080117 A KR 20060080117A KR 100790279 B1 KR100790279 B1 KR 100790279B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- semiconductor substrate
- pmd
- image sensor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 2
- 230000035515 penetration Effects 0.000 abstract 6
- 229910000765 intermetallic Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명에 따른 반도체 소자는, 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판과, 반도체 기판 위에 형성된 PMD(Pre Metal Dielectric)층과, PMD층 위에 형성된 적어도 하나의 IMD층과, 반도체 기판과 PMD층을 관통하여 형성된 제 1 관통전극과, IMD층을 관통하여 형성되며 제 1 관통전극과 연결된 제 2 관통전극을 포함한다.
또한 본 발명에 의하면, 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, IMD층 위에 형성되며 입사되는 빛을 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 더 포함한다.
또한 본 발명에 따른 반도체 소자 제조방법은, 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판을 준비하는 단계와, 반도체 기판에 PMD(Pre Metal Dielectric)층을 형성하는 단계와, PMD층의 상부면부터 반도체 기판의 소정 깊이까지 관통하는 제 1 관통전극을 형성하는 단계와, PMD층 위에 적어도 하나의 IMD층을 형성하는 단계와, IMD층을 관통하여 제 1 관통전극과 연결되는 제 2 관통전극을 형성하는 단계와, 반도체 기판의 하부면을 얇게 제거하여 제 1 관통전극을 노출시키는 단계를 포함한다.
Description
도 1은 종래 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면.
도 2 내지 도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 이미지 센서를 제조하는 과정을 개념적으로 나타낸 도면.
도 7은 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
11... 인터포저 13... 제 1 소자
15... 제 2 소자 17... 제 3 소자
200... 기판 210... PMD(Pre Metal Dielectric)층
215... 제 1 관통전극 220... 제 1 IMD층
225... 제 2 관통전극 230... 제 2 IMD층
240... 제 3 IMD층 710... 이미지 센서
720... 제 2 소자 730... 연결층
735... 연결전극
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
도 1은 종래 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면이다.
종래 SiP 형태의 반도체 소자는, 도 1에 나타낸 바와 같이, 인터포저(interposer)(11), 제 1 소자(13), 제 2 소자(15), 제 3 소자(17)를 포함한다.
상기 제 1 내지 제 3 소자(13)(15)(17)는 예를 들어, CPU, SRAM, DRAM, Flash Memory, Logic LSI, Power IC, Control IC, Analog LSI, MM IC, CMOS RF-IC, Sensor Chip, MEMS Chip 등에서 선택된 어느 하나일 수 있다.
상기 제 1 소자(13)와 제 2 소자(15), 제 2 소자(15)와 제 3 소자(17) 간에는 각 소자 간의 신호연결을 위한 연결수단이 형성되어 있다.
이와 같은 SiP 형태의 반도체 소자를 구성하는 소자의 하나로서 이미지 센서가 선택될 수 있다. 이미지 센서는 빛을 받아 전기 신호를 생성한다. 일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자이다. 이러한 이미지 센서 중에서 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이다. 씨모스(Complementary MOS; 이하 CMOS라 함) 이미지 센서는 제어회로(control circuit) 및 신호처리회 로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이에 따라 이미지 센서는 SiP 형태를 갖는 반도체 소자의 상부에 위치되는 것이 바람직하다. 이러한 경우, 상부에 위치된 이미지 센서와 하부에 위치된 소자 간에 신호를 연결하기 위한 방안이 모색되어야 한다.
본 발명은 SiP(System In a Package) 형태를 갖는 반도체 소자의 상부에 위치되는 이미지 센서와 하부에 위치된 소자 간에 신호를 용이하게 연결할 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판; 상기 반도체 기판 위에 형성된 PMD(Pre Metal Dielectric)층; 상기 PMD층 위에 형성된 적어도 하나의 IMD(Inter Metal Dielectric)층; 상기 반도체 기판과 상기 PMD층을 관통하여 형성된 제 1 관통전극; 상기 IMD층을 관통하여 형성되며, 상기 제 1 관통전극과 연결된 제 2 관통전극; 을 포함한다.
또한 본 발명에 의하면, 상기 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 IMD층 위에 형성되며 입사되는 빛을 상기 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 더 포함한다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판을 준비하는 단계; 상기 반도체 기판에 PMD(Pre Metal Dielectric)층을 형성하는 단계; 상기 PMD층의 상부면부터 상기 반도체 기판의 소정 깊이까지 관통하는 제 1 관통전극을 형성하는 단계; 상기 PMD층 위에 적어도 하나의 IMD층을 형성하는 단계; 상기 IMD층을 관통하여 상기 제 1 관통전극과 연결되는 제 2 관통전극을 형성하는 단계; 상기 반도체 기판의 하부면을 얇게 제거하여 상기 제 1 관통전극을 노출시키는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 제 2 관통전극을 형성하는 단계 이후에, 상기 IMD층 위에 형성되며 입사되는 빛을 상기 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 형성하는 단계를 더 포함한다.
또한 본 발명에 의하면, 상기 제 1 관통전극을 노출시키는 단계에 있어, 상기 반도체 기판의 하부면을 연마하여 상기 제 1 관통전극을 노출시킨다.
또한 본 발명에 의하면, 상기 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판과, 상기 반도체 기판 위에 형성된 PMD(Pre Metal Dielectric)층과, 상기 PMD층 위에 형성된 적어도 하나의 IMD층과, 상기 반도체 기판과 상기 PMD층을 관통하여 형성된 제 1 관통전극과, 상기 IMD층을 관통하여 형성되며 상기 제 1 관통전극과 연결된 제 2 관통전극을 구비하는 이미지 센서; 상기 이미지 센서 하부에 형성된 제 2 소자; 상기 이미지 센서와 상기 제 2 소자 사이에 적층 형성되며, 상기 이미지 센서의 상기 제 1 관통전극과 상기 제 2 소자의 회로전극을 전기적으로 연결하는 연결층; 을 포함한다.
또한 본 발명에 의하면, 상기 이미지 센서의 상기 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 이미지 센서의 상기 IMD층 위에 형성되며 입사되는 빛을 상기 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 더 포함한다.
이와 같은 본 발명에 의하면, SiP(System In a Package) 형태를 갖는 반도체 소자의 상부에 위치되는 이미지 센서와 하부에 위치된 소자 간에 신호를 용이하게 연결할 수 있는 장점이 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 2 내지 도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 이미지 센서를 제조하는 과정을 개념적으로 나타낸 도면이다.
먼저, 도 2에 나타낸 바와 같이 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판(200)을 준비하고, 상기 반도체 기판에 PMD(Pre Metal Dielectric)층(210)을 형성한다.
상기 포토 다이오드 영역 및 트랜지스터 영역은 상기 반도체 기판(200)의 상부 영역에 형성된다. 또한 상기 PMD층(210)에는 콘택(contact)이 형성되어 있다. 이와 같은 PMD층(210)의 제조 방법에 대해서는 이미 많이 알려져 있으며, 그 제조 방법은 본 발명의 주요 관심사가 아니므로 여기서는 그 상세한 설명은 생략하기로 한다.
이어서, 도 3에 나타낸 바와 같이, 상기 PMD층(210)의 상부면부터 상기 반도체 기판(200)의 소정 깊이까지 관통하는 제 1 관통전극(215)을 형성한다. 상기 제 1 관통전극(215)은 상기 반도체 기판(200)에 형성된 소자분리막에 비하여 더 깊게 형성되도록 한다.
상기 제 1 관통전극(215)은 상기 PMD층(210) 및 반도체 기판(200)에 대한 패턴공정, 식각공정, 메탈형성 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 상기 제 1 관통전극(215)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 제 1 관통전극(215)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 제 1 관통 전극(215)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
그리고, 도 4에 나타낸 바와 같이, 상기 PMD층(210) 위에 메탈층을 구비하는적어도 하나의 IMD(Inter Metal Dielectric)층을 형성한다. 도 4에서는 제 1 IMD층(220), 제 2 IMD층(230), 제 3 IMD층(240)이 형성된 경우를 예로서 나타내었으나, 상기 IMD층의 숫자는 배선 설계의 필요에 따라 다양하게 변형될 수 있다.
이후, 도 5에 나타낸 바와 같이, 상기 IMD층을 관통하여 상기 제 1 관통전극(215)과 연결되는 제 2 관통전극(225)을 형성한다.
상기 제 2 관통전극(225)은 상기 제 3 IMD층(240), 제 2 IMD층(230), 제 1 IMD층(220)에 대한 패턴공정, 식각공정, 메탈형성 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 상기 식각공정 및 메탈형성 공정은 패터닝된 제 3 IMD층(240), 제 2 IMD층(230), 제 1 IMD층(220)에 대하여 일괄적으로 수행될 수 있다.
상기 제 2 관통전극(225)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 제 2 관통전극(225)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 제 2 관통전극(225)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
상기 제 2 관통전극(225)이 형성된 후, 상기 제 3 IMD층(240) 위에 컬러필터, 마이크로 렌즈 형성 등, 이미지 센서 제조에 필요한 후속 공정을 진행한다. 상기 컬러필터는 상기 반도체 기판에 형성된 포토다이오드 영역에 입사되는 빛을 파장대역에 맞추어 선택적으로 투과시키는 역할을 수행한다. 상기 마이크로 렌즈는 입사되는 빛을 집광하는 역할을 수행한다.
그리고, 도 6에 나타낸 바와 같이, 상기 반도체 기판(200)의 하부면을 얇게 제거하여 상기 제 1 관통전극(215)을 노출시킨다. 하나의 예로서, 상기 반도체 기판(200)의 하부면을 연마함으로써, 상기 제 1 관통전극(215)이 노출되도록 할 수 있다.
이와 같이 형성된 이미지 센서는 도 7에 나타낸 바와 같이 SiP(System In a Package) 형태의 반도체 소자로 적층될 수 있다.
본 발명에 따른 SiP 형태의 반도체 소자는, 도 7에 나타낸 바와 같이, 이미지 센서(710), 제 2 소자(720), 상기 이미지 센서(710)와 상기 제 2 소자(720)를 전기적으로 연결시키는 연결층(730)을 포함한다.
상기 이미지 센서(710)는 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판(200)과, 상기 반도체 기판(200) 위에 형성된 PMD(Pre Metal Dielectric)층(210)과, 상기 PMD층(210) 위에 형성된 제 1, 제 2, 제 3 IMD층(220)(230)(240)을 포함한다. 또한 상기 이미지 센서(710)는 상기 반도체 기판(200)과 상기 PMD층(210)을 관통하여 형성된 제 1 관통전극(215)과, 상기 제 1, 제 2, 제 3 IMD층(220)(230)(240)을 관통하여 형성되며 상기 제 1 관통전극(215)과 연결된 제 2 관통전극(225)을 포함한다.
상기 제 2 소자(720)는 상기 연결층(730)을 통하여 상기 이미지 센서(710)와 전기적으로 연결된다. 상기 연결층(730)에는 상기 이미지 센서(710)의 상기 제 1 관통전극(215)과 상기 제 2 소자(720)의 회로전극을 전기적으로 연결하는 연결전극(735)이 형성될 수 있다. 상기 제 2 소자(720)는 예를 들어, CPU, SRAM, DRAM, Flash Memory, Logic LSI, Power IC, Control IC, Analog LSI, MM IC, CMOS RF-IC, Sensor Chip, MEMS Chip 등에서 선택된 어느 하나일 수 있다.
이와 같이 본 발명에 의하면, 상기 이미지 센서(710)에 형성된 제 1 관통전극(215) 및 제 2 관통전극(225)에 의하여, SiP(System In a Package) 형태를 갖는 반도체 소자의 상부에 위치되는 이미지 센서(710)와 하부에 위치된 제 2 소자(720) 간에 신호를 용이하게 연결할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, SiP(System In a Package) 형태를 갖는 반도체 소자의 상부에 위치되는 이미지 센서와 하부에 위치된 소자 간에 신호를 용이하게 연결할 수 있는 장점이 있다.
Claims (10)
- 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판;상기 반도체 기판 위에 형성된 PMD(Pre Metal Dielectric)층;상기 PMD층 위에 형성된 적어도 하나의 IMD(Inter Metal Dielectric)층;상기 반도체 기판과 상기 PMD층을 관통하여 형성된 제 1 관통전극;상기 IMD층을 관통하여 형성되며, 상기 제 1 관통전극과 연결된 제 2 관통전극;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 IMD층 위에 형성되며, 입사되는 빛을 상기 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 더 포함하는 것을 특징으로 하는 반도체 소자.
- 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판을 준비하는 단계;상기 반도체 기판에 PMD(Pre Metal Dielectric)층을 형성하는 단계;상기 PMD층의 상부면부터 상기 반도체 기판의 소정 깊이까지 관통하는 제 1 관통전극을 형성하는 단계;상기 PMD층 위에 적어도 하나의 IMD층을 형성하는 단계;상기 IMD층을 관통하여 상기 제 1 관통전극과 연결되는 제 2 관통전극을 형성하는 단계;상기 반도체 기판의 하부면을 얇게 제거하여 상기 제 1 관통전극을 노출시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 4항에 있어서,상기 제 2 관통전극을 형성하는 단계 이후에,상기 IMD층 위에 형성되며, 입사되는 빛을 상기 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 4항에 있어서,상기 제 1 관통전극을 노출시키는 단계에 있어, 상기 반도체 기판의 하부면을 연마하여 상기 제 1 관통전극을 노출시키는 것을 특징으로 하는 반도체 소자 제 조방법.
- 제 4항에 있어서,상기 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
- 포토 다이오드 영역과 트랜지스터 영역이 형성된 반도체 기판과, 상기 반도체 기판 위에 형성된 PMD(Pre Metal Dielectric)층과, 상기 PMD층 위에 형성된 적어도 하나의 IMD층과, 상기 반도체 기판과 상기 PMD층을 관통하여 형성된 제 1 관통전극과, 상기 IMD층을 관통하여 형성되며 상기 제 1 관통전극과 연결된 제 2 관통전극을 구비하는 이미지 센서;상기 이미지 센서 하부에 형성된 제 2 소자;상기 이미지 센서와 상기 제 2 소자 사이에 적층 형성되며, 상기 이미지 센서의 상기 제 1 관통전극과 상기 제 2 소자의 회로전극을 전기적으로 연결하는 연결층;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 8항에 있어서,상기 이미지 센서의 상기 제 1 관통전극 및 제 2 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 반도체 소 자.
- 제 8항에 있어서,상기 이미지 센서의 상기 IMD층 위에 형성되며, 입사되는 빛을 상기 포토다이오드 영역에 파장대역에 맞추어 선택적으로 투과시키는 컬러필터를 더 포함하는 것을 특징으로 하는 반도체 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080117A KR100790279B1 (ko) | 2006-08-23 | 2006-08-23 | 반도체 소자 및 그 제조방법 |
| US11/831,560 US20080048282A1 (en) | 2006-08-23 | 2007-07-31 | Semiconductor Device and Fabricating Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080117A KR100790279B1 (ko) | 2006-08-23 | 2006-08-23 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100790279B1 true KR100790279B1 (ko) | 2008-01-02 |
Family
ID=39112581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060080117A KR100790279B1 (ko) | 2006-08-23 | 2006-08-23 | 반도체 소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080048282A1 (ko) |
| KR (1) | KR100790279B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240047342A1 (en) * | 2022-08-08 | 2024-02-08 | Tokyo Electron Limited | Selective deposition of liner and barrier films for resistance reduction of semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050120280A (ko) * | 2004-06-18 | 2005-12-22 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스택 패키지 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150188A (en) * | 1998-02-26 | 2000-11-21 | Micron Technology Inc. | Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same |
| DE19813239C1 (de) * | 1998-03-26 | 1999-12-23 | Fraunhofer Ges Forschung | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
| JP4123060B2 (ja) * | 2003-06-11 | 2008-07-23 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
-
2006
- 2006-08-23 KR KR1020060080117A patent/KR100790279B1/ko not_active IP Right Cessation
-
2007
- 2007-07-31 US US11/831,560 patent/US20080048282A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050120280A (ko) * | 2004-06-18 | 2005-12-22 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스택 패키지 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080048282A1 (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134794B2 (en) | Image sensor chip sidewall interconnection | |
| TWI503963B (zh) | 封裝結構及其製作方法 | |
| JP5618348B2 (ja) | 半導体イメージセンサ装置及びその製造方法 | |
| US9748304B2 (en) | Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods | |
| TWI509783B (zh) | 半導體裝置及其形成方法 | |
| US10157875B2 (en) | Chip package and method for forming the same | |
| US8558387B2 (en) | Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device | |
| US9997473B2 (en) | Chip package and method for forming the same | |
| US20170018590A1 (en) | Chip package and method for forming the same | |
| US9293630B2 (en) | Semiconductor package and method of forming semiconductor package | |
| US20130249031A1 (en) | Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same | |
| US20130168791A1 (en) | Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same | |
| JP2005191492A (ja) | 固体撮像素子及びその製造方法 | |
| TWI585959B (zh) | 晶片封裝體及其製造方法 | |
| KR100698067B1 (ko) | 씨모스 이미지센서 및 그의 제조방법 | |
| US8809923B2 (en) | Backside illuminated imaging sensor having a carrier substrate and a redistribution layer | |
| US20150056738A1 (en) | Method for manufacturing image sensor | |
| KR100790279B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100798276B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100735483B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100783276B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100840658B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100816243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100838491B1 (ko) | 반도체 소자 제조방법 | |
| KR100861223B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |