KR100789575B1 - Ｃｍｏｓ이미지 센서 및 그 제조 방법 - Google Patents
Ｃｍｏｓ이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100789575B1 KR100789575B1 KR1020060081959A KR20060081959A KR100789575B1 KR 100789575 B1 KR100789575 B1 KR 100789575B1 KR 1020060081959 A KR1020060081959 A KR 1020060081959A KR 20060081959 A KR20060081959 A KR 20060081959A KR 100789575 B1 KR100789575 B1 KR 100789575B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- photodiode
- oxide film
- drain
- transistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 CMOS 이미지 센서 및 그 제조 방법을 개시한다. 본 발명에 따른 CMOS 이미지 센서는 두께차를 갖는 게이트 산화막을 포함하는 트랜지스터를 제공하며, 상기 게이트 산화막의 두께차는 포토 다이오드로 유입되는 잔류 전자의 양을 감소시켜 CMOS 이미지 센서의 성능을 향상시킨다.
포토 다이오드, 게이트 산화막, 잔류 전자
Description
도 1은 종래의 기술에 따른 CMOS 이미지 센서의 회로도.
도 2는 종래의 기술에 따른 CMOS 이미지 센서의 단면도.
도 3a 내지 도 3c는 종래의 기술에 따른 CMOS 이미지 센서 트랜지스터의 동작상태에 따른 전위변화를 나타내는 그래프.
도 4는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 단면도.
도 5는 본 발명의 다른 일 실시예에 따른 CMOS 이미지 센서의 단면도.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 트랜지스터의 동작 상태에 따른 전위변화를 나타내는 그래프.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 제조 방법을 나타내기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
410............ 포토 다이오드 420........ 드레인
430a, 430b...... 게이트 산화막 440........ 폴리 실리콘
본 발명은 CMOS 이미지 센서 및 그 제조 방법에 관한 것으로, 보다 상세하게는 개선된 트랜지스터를 포함하는 CMOS 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서의 원리를 간단히 설명하면 먼저 피사체에서 반사된 빛 에너지가 광전자 변화부에 의하여 흡수되고 광전효과에 따라 전자가 발생하게 된다. 이때 발생된 전자는 흡수된 광량에 비례하며 발생한 전자는 반도체 기판상에 형성되어 있는 광전자 변환부에 축적된 후 이후 읽기동작(read-out operation)을 통해서 읽혀진다.
일반적으로 4개 또는 3개의 트랜지스터 및 포토 다이오드로 구성된 CMOS 이미지 센서가 널리 이용되는 데 이하 도면을 이용하여 상세히 설명한다.
도 1은 종래의 기술에 따른 4개의 트랜지스터 구조를 갖는 CMOS 이미지 센서의 회로도이다.
도 1을 참조하면, 단위 화소는 1개의 포토 다이오드(100)와 4개의 트랜지스터(Tx, Rx, Dx, Sx)로 이루어진다. 여기서 4개의 트랜지스터는 포토 다이오드(100)에 생성된 광전하를 커패시터(도시하지 않음)로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 다음 신호 검출을 위해 포토 다이오드(100)와 커패시터(도시하지 않음)를 초기화시키는 리셋 트랜지스터(Rx)와, 커패시터(도시하지 않음)에 저장된 값에 의해 소스 폴로우(source follower) 역할을 수행하는 드라이브 트랜지스터(Dx) 및 스위칭으로 어드레싱을 할 수 있도록 하는 실렉트 트랜지스터(Sx)이다.
일반적으로 트랜지스터의 구조는 실피콘 기판 위에 산화막과 폴리 실리콘의 순서로 구조를 갖는 게이트와 상기 게이트 양 측면과 접하는 기판에 불순물(dopant)을 주입하여 형성된 소오스(source) 및 드레인(drain)을 포함한다.
트랜지스터의 동작 원리를 살펴보면, 작은 불순물이 주입 되어 있는 소오스에 전압을 가하고 게이트에 걸리는 전압의 양을 조절함으로써 양쪽 소오스 및 드레인 사이에 흐르는 전류의 양을 조절하며 작동한다.
상기 리셋 트랜지스터를 보다 상세히 설명하면, CMOS 이미지 센서는 빛이 기판에 도달하면 공핍층과 광전 반응하여 한쌍의 전자와 정공을 발생시킨다. 발생한 전자는 N형으로 형성된 포토 다이오드에 모이게 되고, 상기 포토 다이오드에 누적된 전자의 양을 영상 신호로 바꾸게 된다.
이때 전자의 양을 신호로 바꾼 후 다음 신호를 만들기 위해 포토 다이오드에 모인 전자를 제거해야 하며 제거하기 위해 형성된 트랜지스터를 리셋 트랜지스터 (reset transistor) 라 한다. 리셋 트랜지스터는 상술한 바와 같은 일반적인 트랜지스터의 구조를 그대로 가지고 있으며 빠른 동작속도가 요구된다.
CMOS 이미지 센서에서 잡음은 포토 다이오드에 빛과 상관없는 외부 전자들이 유입되어 발생하며 특히 리셋 트랜지스터의 작동에 의하여 포토 다이오드 내에 존재하는 전자를 제거하는 것이 완전히 되지 않는 점이 주요 잡음 발생 경로로 여겨지고 있다.
상술한 문제점을 이하 도면을 이용하여 상세히 설명한다.
도 2는 종래의 기술에 따른 CMOS 이미지 센서의 리셋 트랜지스터의 단면도이 다.
도 2를 참조하면, 리셋 트랜지스터는 기판(200)상에 순차적으로 적층된 게이트 산화막 (210) 및 폴리 실리콘(220)로 구성된 게이트, 상기 게이트의 양 측면에 형성된 소오스인 N형 포토 다이오드(230) 및 N형의 드레인(240)을 포함한다.
상기 리셋 트랜지스터의 동작 과정을 이하 도면을 이용하여 상세히 설명한다.
도 3a 내지 도 3c는 종래의 기술에 따른 리셋 트랜지스터를 구성하는 구조의 전위를 나타내는 그래프이다.
도 3a는 상기 리셋 트랜지스터가 동작하지 않는 때의 전위 그래프이다.
도 3a를 참조하면, "B" 부분에 해당하는 리셋 트랜지스터의 게이트 전극의 전위가 포토 다이오드("A"부분)에서 전자가 빠져나가지 않도록 하는 댐의 역할을 한다.
상기 리셋 트랜지스터의 게이트 전극은 일정한 두께의 폴리 실리콘 및 게이트 산화막을 포함하며, 리셋 트랜지스터 하단의 전위는 소오스인 포토 다이오드에서 드레인까지 일정한 높이를 가지게 된다.
도 3b는 상기 리셋 트랜지스터가 동작하는 때의 전위 그래프이다.
도 3b를 참조하면, 상기 리셋 트랜지스터가 동작하게 되면 게이트 전극 하단 부분의 전위가 낮아지게 되어 포토 다이오드의 전자가 흘러 나가게 된다.
도 3c는 상기 리셋 트랜지스터가 동작하고 난 후의 전위 그래프이다.
상기 리셋 트랜지스터가 오프(off)되면 이 때 게이트 전극의 아래 부분에 존 재하는 전자들이 무작위적으로 소오스 영역과 드레인 영역 쪽으로 분할되게 된다.
이때 소오스인 포토 다이오드쪽으로 유입된 상기 전자들의 일부는 이미지 센서의 잡음을 발생시켜 CMOS 이미지 센서의 성능이 떨어지는 문제가 발생한다.
상술한 문제를 해결하기 위하여 본 발명이 이루고자 하는 제 1 기술적 과제는 포토 다이오드와 접하는 트랜지스터의 잔류 전자가 효율적으로 제거되는 CMOS 이미지 센서를 제공하는 데 있다.
상술한 문제를 해결하기 위하여 본 발명이 이루고자 하는 제 2 기술적 과제는 포토 다이오드와 접하는 트랜지스터의 잔류 전자가 효율적으로 제거되는 CMOS 이미지 센서의 제조 방법을 제공하는 데 있다.
상기 제 1 기술적 과제를 해결하기 위하여 본 발명의 일 실시예에서 개시되는 CMOS 이미지 센서의 제조 방법은 반도체 기판에 형성된 포토 다이오드와 상기 포토 다이오드와 일정 거리로 이격된 드레인을 형성하는 단계와, 상기 포토 다이오드 및 드레인 사이의 기판 상에 제공되며 제 1 측면이 상기 포토 다이오드, 제 2 측면이 상기 드레인과 접하며 상기 제 1 측면의 두께 및 제 2 측면의 두께가 차이가 나는 게이트 산화막을 형성하는 단계, 및 상기 게이트 산화막상에 폴리 실리콘을 적층하여 게이트를 완성하여 트랜지스터를 형성하는 단계를 포함한다.
상기 제 2 기술적 과제를 해결하기 위하여 본 발명의 또 다른 일 실시예에서 개시되는 CMOS 이미지 센서는 반도체 기판에 형성된 포토 다이오드와, 상기 포토 다이오드와 일정 거리로 이격되어 형성된 드레인과, 상기 포토 다이오드 및 드레인 사이의 기판 상에 제공되며 제 1 측면이 상기 포토 다이오드, 제 2 측면이 상기 드레인과 접하며 상기 제 1 측면의 두께 및 제 2 측면의 두께가 차이가 나는 게이트 산화막을 포함하는 게이트 전극을 포함한다.
게이트 산화막의 두께차는 상기 게이트 전극에 의하여 발생하는 전위의 차를 발생시키고, 상기 전위차는 다시 리셋 트랜지스터가 동작을 멈추는 때에 상기 포토 다이오드 및 드레인 사이에 존재하는 잔류 전자를 드레인 영역으로 흘러가게 한다. 이로써 포토 다이오드에 존재하는 잔류 전자는 효율적으로 제거된다.
이하 도면을 이용하여 본 발명의 일 실시예에 따른 CMOS 이미지 센서 및 그 제조 방법을 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 게이트 산화막이 2단으로 구성된 트랜지스터의 단면도이다.
도 4를 참조하면, P형 기판(400)에 일정 거리로 이격된 포토 다이오드 (410) 및 드레인(420)이 개시된다. 본 발명의 일 실시에에서 상기 포토 다이오드(410) 및 드레인(420)은 N형으로 구성된다.
상기 포토 다이오드(410) 및 드레인(420) 사이의 기판상에 형성되며 제 1 측면(430a)이 포토 다이오드에 접하며, 제 2 측면(420)이 드레인에 접하는 게이트 산화막(430)이 개시된다.
상기 게이트 산화막(430) 상에 폴리 실리콘층(440)이 형성되어, 기판상에 순차적으로 형성된 게이트 산화막(430), 및 상기 게이트 산화막에 적층된 폴리 실리 콘층(440)을 포함하는 게이트 전극(450)이 형성된다. 이로써 소오스, 드레인 및 게이트를 갖는 트랜지스터가 완성된다.
상기 두께의 차이를 갖는 게이트 산화막(430)은 게이트 전극의 전위차를 형성시키고 이로써 포토 다이오드 등에 존재하는 잔류 전자를 드레인 쪽으로 보내는 역할을 수행한다.
상기 일 실시예에서는 2단의 게이트 산화막을 개시하고 있으나, 아래에서 설명하는 도 5a 및 도 5b와 같이 다단의 게이트 산화막(도 5a의 530) 또는 일정한 경사로 구성된 게이트 산화막(도 5b의 535) 역시 가능하다.
이하 상기 본 발명의 상기 일 실시예에 따른 트랜지스터의 전위변화를 동작에 따라 나누어 도면과 함께 상세히 설명한다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 트랜지스터의 전위를 나타내는 그래프이다.
도 6a는 상기 트랜지스터가 동작하지 않을 때의 전위 그래프이다.
도 6a를 참조하면, 포토 다이오드의 전위(A)는 드레인(C) 보다 높지만, 상기 포토 다이오드와 드레인 사이의 게이트 하부의 기판 전위(B)가 전위벽을 형성하므로, 상기 포토 다이오드에 존재하는 전자는 상기 드레인으로 유동될 수 없다. 특히 본 발명의 일 실시예에 따른 게이트 산화막은 두께의 단차가 있으므로, 포토 다이오드 쪽의 전위(B1)가 드레인 쪽으로의 전위(B2) 보다 높다.
도 6b는 상기 트랜지스터가 동작 상태에 있을 때의 전위를 나타내는 그래프이다.
도 6b를 참조하면, 포토 다이오드 및 드레인 사이에 제공된 게이트에 일정한 전압이 인가된다. 이로써 상기 포토 다이오드 및 드레인 사이의 게이트 하부 기판으 전위(B)가 아래로 떨어진다. 이로써 포토 다이오드로부터 드레인 영역으로 전자가 유동된다.
도 6c는 상기 트랜지스터의 동작하고 턴 오프되었을 때의 트랜지스터의 전위를 나타내는 그래프이다.
도 6c를 참조하면, 포토 다이오드 및 드레인 사이의 기판상에 존재하는 전자 중 드레인에 가까운 영역상에 형성된 전자(D)는 전위벽(B1)에 의하여 포토 다이오드 쪽으로 가지 못하고, 드레인 쪽으로 이동된다. 따라서 게이트 하부 영역 중 포토 다이오드에 가까운 영역에 형성된 전자만이 무작위적으로 포토 다이오드쪽으로 일부 이동될 수 있다.
따라서, 종래의 기술에 따른 트랜지스터보다 적은 양의 잔류 전자가 포토 다이오드 쪽으로 이동되므로 이미지 센서에서 발생하는 잡음 등을 감소시킬 수 있다.
상기 그래프는 2단으로 구성된 게이트 산화막에 대한 것이지만, 단차의 구성에 따라 2단 이상의 다단의 게이트 산화막에 대하여도 상기 설명이 모두 적용될 수 있다.
본 발명의 제 2 과제를 해결하기 위하여 제시되는 CMOS 이미지 센서의 제조 방법을 도면을 이용하여 이하 상세히 설명한다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 제조 방법을 나타내기 위한 트랜지스터의 단면도이다.
도 7a를 참조하면, 반도체 기판(710)상에 제 1 게이트 산화막(720))이 적층되된 후 패터닝된다.
도 7b를 참조하면, 상기 제 1 게이트 산화막(720)상 및 반도체 기판 상에 제 2 게이트 산화막(730)이 적층되고, 다시 상기 제 2 게이트 산화막 (730)상에 폴리 실리콘 층(740)이 적층 된다.
이미 기판의 일부 영역상에 적층된 상기 제 1 게이트 산화막(720)은 상기 제 2 게이트 산화막(730) 및 제 1 게이트 산화막(720)으로 구성된 게이트 산화막의 두께의 차를 발생시킨다.
도 7c를 참조하면, 상기 폴리 실리콘 층(740), 제 2 게이트 산화막(730) 및 제 1 게이트 산화막(720)이 선택 식각되고 패터닝되어 두께차를 갖는 게이트 산화막 및 폴리 실리콘으로 구성된 게이트 전극(750)이 형성된다.
도 7d를 참조하면, 상기 게이트 전극(750)의 일 측면에 제 1 이온 주입 공정을 통하여 포토 다이오드(760), 제 2 이온 주입 공정을 통하여 드레인 영역(770)을 형성한다.
본 발명의 일 실시예에서 개시되는 CMOS 이미지 센서 제조 방법은 포토 다이오드와 인접하여 잔류 전자를 상기 포토 다이오드로 유동시킬 수 있는 리셋 트랜지스터와 트랜스퍼 트랜지스터 모두에 적용될 수 있다.
본 발명의 일 실시예에 따라 제조된 CMOS 이미지 센서는 트랜지스터의 게이트 산화막에 두께차가 있다. 따라서 CMOS 이미지 센서가 동작한 이후에 게이트 하부의 기판에 존재하는 잔류 전자를 드레인쪽으로 보다 많이 유동시킨다. 이로써 포 토 다이오드에 잔류하는 전자의 양이 줄게 되고 이미지 센서의 잡음 등이 감소하는 효과를 발생시킨다.
본 발명에 따라 제조된 CMOS 이미지 센서는 포토 다이오드에 잔류하는 전자의 양이 종래의 기술에 따른 CMOS 이미지 센서보다 적다. 그 결과 포토 다이오드의 잔류 전자에 의하여 발생하는 잡음 역시 감소 되어 CMOS 이미지 센서의 성능이 향상된다.
Claims (6)
- 포토 다이오드 영역과 상기 포토 다이오드 영역과 연결된 트랜지스터를 포함하는 씨모스 이미지 센서를 제조하는 방법에 있어서,반도체 기판상에 제 1 게이트 산화막을 적층하고 패터닝하는 단계;패터닝된 상기 제 1 게이트 산화막 상에 제 2 게이트 산화막을 적층하여 서로 다른 두께를 갖는 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상에 폴리 실리콘층을 적층하는 단계;상기 폴리 실리콘층, 상기 제 1 게이트 산화막 및 상기 제 2 게이트 산화막을 패터닝하여, 상기 포토 다이오드 영역과 인접한 제 1 측면과 상기 제 1 측면의 두께보다 얇은 제 2 측면을 갖는 게이트 산화막 패턴 및 폴리 실리콘층 패턴으로 이루어진 게이트를 형성하는 단계; 및상기 반도체 기판에 이온 주입하여 상기 포토 다이오드 영역, 상기 제 2 측면과 인접하여 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서 제조 방법.
- 제 1 항에 있어서, 상기 트랜지스터는 트랜스퍼 트랜지스터 및 리셋 트랜지스터 중 적어도 하나인 것을 특징으로 하는 CMOS 이미지 센서 제조 방법.
- 삭제
- 삭제
- 기판에 형성된 포토 다이오드;상기 포토 다이오드와 일정 거리로 이격되어 형성된 드레인; 및상기 포토 다이오드 및 드레인 사이의 기판 상에 제공되며 제 1 측면이 상기 포토 다이오드, 제 2 측면이 상기 드레인과 인접하며 상기 제 1 측면의 두께가 상기 제 2 측면의 두께보다 두꺼운 게이트 산화막; 및상기 게이트 산화막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제 5 항에 있어서, 상기 게이트 산화막의 일부는 제 1 게이트 산화막, 상기 제 1 게이트 산화막 상에 적층된 제 2 게이트 산화막으로 이루어지고, 상기 제 1 측면의 두께는 적층된 상기 제 1 게이트 산화막 및 상기 제 2 게이트 산화막의 두께인 것을 특징으로 하는 CMOS 이미지 센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081959A KR100789575B1 (ko) | 2006-08-28 | 2006-08-28 | Ｃｍｏｓ이미지 센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060081959A KR100789575B1 (ko) | 2006-08-28 | 2006-08-28 | Ｃｍｏｓ이미지 센서 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100789575B1 true KR100789575B1 (ko) | 2007-12-28 |
Family
ID=39148211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060081959A KR100789575B1 (ko) | 2006-08-28 | 2006-08-28 | Ｃｍｏｓ이미지 센서 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100789575B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9543349B2 (en) | 2014-02-25 | 2017-01-10 | Samsung Electronics Co., Ltd. | CMOS image sensors having a transfer gate electrode, and methods of fabricating CMOS image sensors having a transfer gate electrode |
| US20220262836A1 (en) * | 2021-02-16 | 2022-08-18 | SK Hynix Inc. | Image sensing device |
| US11812175B2 (en) | 2021-05-07 | 2023-11-07 | Samsung Electronics Co., Ltd. | Image sensor and method of operating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060064722A (ko) * | 2004-12-09 | 2006-06-14 | 삼성전자주식회사 | 씨모스 이미지 센서 |
| KR20060077103A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그의 제조방법 |
| KR20060077076A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그의 제조방법 |
-
2006
- 2006-08-28 KR KR1020060081959A patent/KR100789575B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060064722A (ko) * | 2004-12-09 | 2006-06-14 | 삼성전자주식회사 | 씨모스 이미지 센서 |
| KR20060077103A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그의 제조방법 |
| KR20060077076A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그의 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9543349B2 (en) | 2014-02-25 | 2017-01-10 | Samsung Electronics Co., Ltd. | CMOS image sensors having a transfer gate electrode, and methods of fabricating CMOS image sensors having a transfer gate electrode |
| US20220262836A1 (en) * | 2021-02-16 | 2022-08-18 | SK Hynix Inc. | Image sensing device |
| US12046606B2 (en) | 2021-02-16 | 2024-07-23 | SK Hynix Inc. | Image sensing device with gate dielectric portion varying thickness that increases along migration path of photocharges |
| US11812175B2 (en) | 2021-05-07 | 2023-11-07 | Samsung Electronics Co., Ltd. | Image sensor and method of operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100523671B1 (ko) | 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법 | |
| JP5089090B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
| US8507961B2 (en) | Solid-state imaging device | |
| KR20030095213A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7638354B2 (en) | Image sensor and method of fabricating the same | |
| KR100504562B1 (ko) | 씨모스 이미지 센서 | |
| CN100592498C (zh) | Cmos图像传感器及其制造方法 | |
| KR100789575B1 (ko) | Ｃｍｏｓ이미지 센서 및 그 제조 방법 | |
| US20050045925A1 (en) | Solid-state imaging device and camera | |
| US20090014763A1 (en) | CMOS image sensor with photo-detector protecting layers | |
| JP6387745B2 (ja) | 固体撮像装置及びその製造方法 | |
| US9379151B1 (en) | Image sensor device with white pixel improvement | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100869744B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP4693183B2 (ja) | 固体撮像装置の製造方法 | |
| KR100716911B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| JP4351667B2 (ja) | 電荷検出装置の製造方法 | |
| KR101493870B1 (ko) | 신호 대 잡음 비가 개선된 이미지 소자 및 그 제조방법 | |
| KR100521968B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| JP4729939B2 (ja) | 固体撮像素子 | |
| KR100483541B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100788483B1 (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 | |
| KR100790229B1 (ko) | 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |