KR100784383B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100784383B1
KR100784383B1 KR1020050130217A KR20050130217A KR100784383B1 KR 100784383 B1 KR100784383 B1 KR 100784383B1 KR 1020050130217 A KR1020050130217 A KR 1020050130217A KR 20050130217 A KR20050130217 A KR 20050130217A KR 100784383 B1 KR100784383 B1 KR 100784383B1
Authority
KR
South Korea
Prior art keywords
epitaxial
layer
epitaxial layer
gallium nitride
substrate
Prior art date
Application number
KR1020050130217A
Other languages
English (en)
Other versions
KR20070068530A (ko
Inventor
성태연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020050130217A priority Critical patent/KR100784383B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to CN2010106165705A priority patent/CN102130234A/zh
Priority to PCT/KR2006/004425 priority patent/WO2007049939A1/en
Priority to JP2008537603A priority patent/JP2009514209A/ja
Priority to CN201010218323.XA priority patent/CN101882656B/zh
Priority to US12/092,017 priority patent/US20080258133A1/en
Priority to CN2010102183441A priority patent/CN101882657A/zh
Publication of KR20070068530A publication Critical patent/KR20070068530A/ko
Application granted granted Critical
Publication of KR100784383B1 publication Critical patent/KR100784383B1/ko
Priority to US12/727,521 priority patent/US20100221897A1/en
Priority to JP2012256309A priority patent/JP2013062528A/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 질화갈륨계 반도체로 구성된 고성능의 전자 및 광전자 소자용 질화갈륨계 에피택셜 기판 제조와 본 발명에 의거해서 제조된 질화갈륨계 에피택셜 기판 상부에 질화갈륨계 전자 및 광전자 소자용 에피택셜 적층구조 성장에 대한 기술이 제공된다.
우선적으로 본 발명은 최초성장 기판인 사파이어 기판 상층부에 그룹 3족 질화물계로 구성된 제 1 에피택셜 적층구조, 1000도 이상의 고온에서 열적 안정성을 지닌 30 마이크로미터 이상의 두께를 지닌 후막층, LLO 기법을 통한 사파이어 분리, 제 1 에피택셜 적층구조의 표면처리 공정을 순차적으로 행하여 질화갈륨계 반도체를 이용한 전자 및 광전자 소자용 기판 제조 방법을 제공한다.
또한 질화갈륨계 에피택셜 기판 제조 이외에 본 발명에 의해서 고안된 에피택셜 기판 상층부에 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질들로 구성된 다층형태인 질화갈륨계 반도체를 이용한 전자 및 광전자 소자용 제 2 에피택셜 적층구조를 성장할 수 있다.
질화갈륨계 에피택셜 기판, 질화갈륨계 반도체 에피택셜 적층구조, 레이저 리프트 오프

Description

반도체 장치 및 그 제조 방법{Semiconductor device and Method of fabricating the same}
도 1은 본 발명의 일 실시예에 따른 제 1측면에 의한 양질의 에피택셜 기판 제조와 기판 상층부에 질화갈륨계 반도체를 이용한 전자 및 광소자용 에피택셜 적층구조가 형성된 공정 흐름도이고,
도 2는 본 발명의 일 실시예에 따른 제 2측면에 의한 양질의 에피택셜 기판 제조와 기판 상층부에 질화갈륨계 반도체를 이용한 전자 및 광소자용 에피택셜 적층구조가 형성된 공정 흐름도이고,
도 3은 본 발명의 제 1실시예로서 본 발명에 의해 고안된 후막층의 상층부에 형성된 제 1 및 2 에피택셜 적층구조 순차적으로 성장된 단면도이고,
도 4는 본 발명의 제 2실시예로서 본 발명에 의해 고안된 후막층의 상층부에 형성된 제 1 및 2 에피택셜 적층구조 순차적으로 성장된 단면도이다.
극저온 및 고온의 극한상황에서 사용되는 대용량 및 고주파용 트랜지스터(transistor)를 비롯한 각종 전자소자들과 발광 다이오드(light emitting diode : LED), 레이저 다이오드(laser diode : LD), 광감지기(photo-detector), 솔라셀(solar cell) 등과 같이 질화갈륨계 반도체(GaN-based semiconductor)를 이용하는 광소자를 구현하기 위해서는 양질의 질화갈륨계 반도체로 구성된 에피텍셜 적층구조를 성장할 수 있는 기판을 제조해야 하는데, 이를 수행하기 위해서는 결정격자 상수값(lattice constant) 및 온도에 따른 열팽창계수(thermal expansion coefficient)가 거의 유사한 물질을 선택해야 한다. 이러한 관점에 볼 때 가장 이상적인 것은 동종물질로 제조된 기판, 즉 그룹 3족 질화물계로 구성된 성장용 기판 준비(preparation of growth substrate)가 절대적으로 필요하다.
종래부터 고성능의 전자 및 광전자 소자용 질화갈륨계 반도체 에피텍셜 적층구조를 성장하기 위해서 사파이어(sapphire), 실리콘카바이드(silicon carbide), 실리콘(silicon), 또는 갈륨아세나이드(gallium asenide)등과 같이 이종물질 기판(hetero-substrate)이 개발되어 사용되어 오고 있다.
그러나 상기한 이들 이종물질 기판들 중 양질의 질화갈륨계 반도체 에피택셜 적층구조를 성장하기 위해서 현재 널리 대량으로 사용되고 있는 것은 사파이어(Al2O3) 및 실리콘카바이드(SiC) 기판물질이다. 하지만 이들은 고성능의 질화갈륨계 반도체를 이용한 전자 및 광소자를 구현하는데 결정적으로 중요한 문제점들을 갖고 있다.
우선, 사파이어 기판 상층부에 형성되는 질화갈륨계 반도체 에피택셜 적층구조는 기판인 사파이어와의 결정격자 상수값 및 열팽창계수 차이로 인해서 성장 후에 많 은 질화갈륨계 반도체 에피택셜 적층구조 내부에 전위(dislocation) 및 적층결함(stacking fault) 등의 다양한 고밀도 결정학적 결함들(defects)이 도입되어 질화갈륨계 전자 및 광전자 소자 제조 및 동작 중에 기술적 어려움과 소자의 신뢰성에 커다란 영향을 미친다.
또한, 사파이어의 나쁜 열전도성 때문에 사파이어 상층부에 형성된 질화갈륨계 반도체 에피택셜 적층구조를 이용한 광전자 소자들은 구동시에 발생된 열을 외부로 원활하게 방출시키지 못하여 짧은 소자 수명과 신뢰성에 심각한 악영향을 미치게 된다.
상기한 문제점 이외에도, 전기적으로 절연성을 갖는 사파이어 특성 때문에 광전자 소자 제조시, 가장 이상적인 형태로 여겨지고 있는 수직형의 광전자 소자(vertical structure opto-electronics)가 아닌 건식 및 습식 에칭(dry etching)과 복잡한 포토리쏘(photo-lithography) 공정이 결합되어 제작된 고비용 및 저성능의 메사구조 형태의 소자(MESA-structure opto-electronics)를 제조해야 하는 단점을 갖고 있다.
전기적으로 절연성인 사파이어 상층부에 형성된 질화갈륨계 반도체 광전자 소자보다는 기판으로서 많은 장점을 지니고 있는 실리콘카바이드 역시 여러 기술 및 경제적 관점에서 몇몇 단점을 지니고 있다.
또한, 고성능의 질화갈륨계 반도체를 이용한 전자 및 광전자 소자를 구현화하기 위해서 필요한 단결정 실리콘카바이드를 제조하는데 필요한 고비용과 LED 등과 같은 발광소자의 경우 활성층에서 생성된 빛의 상당 부분을 SiC 기판층이 흡수하여 차세 대 고효율 발광소자용 기판으로 적합하지 못하다.
상기한 바와같이, 이종물질 기판사용으로부터 야기되는 기술 및 경제적인 관점에서 지닌 상기한 단점을 극복하고자 많은 연구 그룹에서는 HVPE(hydride vapor phase epitaxy) 성장 방법을 이용하여 질화갈륨(GaN) 및 질화알루미늄(AlN) 등과 같은 동종물질 기판(homo-substrate)을 제작하고 있다(phys. stat. sol. (c) No 6, 1627-1650, 2003).
또한, 절연성 사파이이 기판 상층부에 HVPE 성장방법을 이용하여 약 300 마이크로미터(μm) 정도의 그룹 3족 질화물계 에피택셜 후막층을 형성시킨 후에 강한 에너지원을 갖는 레이저 빔(laser beam)을 조사(scanning)하여 최초성장 기판인 사파이어를 제거(laser lift-off : LLO)하고 후처리 공정을 거쳐 두꺼운 그룹 3족 질화물계 에피택셜 기판을 제작한 예가 보고된 바 있다(phys. stat. sol. (c) No 7, 1985-1988, 2003).
상기한 종래기술 이외에도, 고품위 그룹 3족 질화물계 에피택셜 후막층을 형성하기 위해서 전기적으로 절연성인 사파이어 기판과는 달리 전기적으로 우수한 전도성을 띠며 결정격자 상수값 및 온도에 따른 열팽창계수가 유사하고, 무엇보다도 습식 에칭에 의해서 비교적 용이하게 녹여서 제거될 수 있는 아연산화물(zinc oxide : ZnO)을 질화갈륨계 반도체 에피택셜 적층구조를 성장할 때 최초성장 기판으로 또는 사파이어 기판 상부에 희생층으로 도입시켜 양질의 질화갈륨계 반도체 에피택셜 적층구조를 성장시킨 후에 습식 에칭을 통해서 사파이어를 제거한 다음, 질화갈륨계 반도체 에피택셜 적층구조를 제조하기 위한 그룹 3족 질화물계 에피택셜 기판을 제 작하는 기술도 보고된 바 있다.
하지만, 현재 그룹 3족 질화물계 에피택셜 성장기판을 제작하기 위해서 상술한 기술들 및 이들 이외의 다른 기술들은 기술적 어려움 때문에 고비용(high cost), 저품질(low quality), 및 낮은 제품수율(low product yield)로 인해서 질화물계 반도체 에피택셜 적층구조를 이용한 고성능의 전자 및 광전자 소자용 기판 제조와 질화갈륨계 반도체 에피택셜 적층구조 성장의 향후 전망이 밝지가 않다.
질화갈륨(GaN)계 반도체 에피택셜을 이용한 고주파 및 대용량 전자 소자인 각종 트랜지스터(transistor)들과 청녹색, 자외선, 또는 백색광을 내는 단파장 발광 다이오드(light emitting diode: LED) 및 레이저 다이오드(laser diode: LD) 제조의 핵심기술이면서 원천기술인 고품위 질화갈륨계 반도체 에피텍셜 적층구조(high-quality GaN-based semiconductor epitaxial stacking structure)를 성장하기 위한 그룹 3족 질화물계로 형성된 에피택셜 기판 제조(fabrication of GaN-based substrate)와 이를 이용한 질화갈륨계 반도체를 이용한 전자 및 광전자 소자용 에피텍셜 적층구조 성장(growth of GaN-based epitaxial layer)에 관한 것이다.
본 발명의 목적은 반도체 장치 그 제조 방법을 제공하는 데 있다. 상술한 바와 같이 질화갈륨계 반도체 에피택셜 적층구조를 성장하는데 필요한 양질의 기판 제조와 관련된 종래기술이 갖는 문제점을 개선하기 위한 것으로써, 높은 증착속도(high deposition rate)를 갖는 다양한 전기화학적 증착(electrochemical deposition)과 물리 및 화학 증기 증착(physical & chemical vapor deposition)을 통한 고온에서 열적으로 안정한 후막층 성장과 사파이어를 제거하는 레이저 리프트 오프(laser lift-off : LLO) 기법과 접목시켜, 전자 및 광전자 소자용 질화갈륨계 반도체 에피택셜 적층구조 성장을 위한 그룹 3족 질화물계 에피택셜 기판(GaN-based semiconductor epitaxial substrate) 제조공정을 제공함에 있다.
또한, 상기 제조공정에 의해서 제작된 그룹 3족 질화물계 에피택셜 기판을 이용하여 고품위 질화갈륨계 반도체를 이용한 전자 및 광전자 소자용 적층구조를 제공함에 있다.
상기한 목적들을 달성하기 위하여 본 발명은, 최초성장 기판인 사파이어 상부에 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질로 구성된 제 1 에피택셜 적층구조(first epitaxial stacking layer structure)로 성장한다.
상기한 제 1 에피택셜 적층구조는 반드시 단결정(single crystalline) 상태로 단층(single layer) 및 이중층(bi-layer), 또는 이중층 이상의 다층형태로 적층된다.
상기의 목적을 달성하기 위하여 본 발명은, 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)와 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)가 동시에 또는 순서에는 상관없이 다층형태로 형성된다.
본 발명에서 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 전체적으로 적어도 30 나노미터(nm) 이상의 두께로 하며, 제조하고자 하는 전자 및 광전자 소자 종류에 따라서 엔형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 및 피형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)등을 첨가할 수 있다.
본 발명에서 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 MOCVD, HVPE, 및 ALD(atomic level deposition)등과 같은 CVD 방법과 강한 에너지원인 레이저를 이용한 PLD(pulsed laser deposition), 그리고 MBE(molecular beam epitaxy) 등과 같은 PVD 방법을 우선적으로 사용하되, 상기한 이외의 성장 방법으로도 가능하다.
본 발명은 또한 상기 목적을 달성하기 위하여, 최초성장 기판인 사파이어 상층부에 제 1 에피택셜 적층구조를 성장한 다음, 높은 증착속도를 갖는 다양한 전기화학적 증착방법과 물리 및 화학 증기 증착법을 이용하여 30 마이크로미터(μm) 이상의 두께를 지니고, 전기적으로 전도성을 띤 후막층(thick film layer)을 우선적으로 선택하여 형성시키되, 경우에 따라서 전기적으로 절연성을 띤 후막층도 가능하다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층을 구성하는 물질은 1000도 이상의 고온과 수소(H2) 및 암모니아(NH3) 개스분위기에서 산화 및 환원 화학반응 없이 전기 및 열적으로 우수한 전도성을 갖는 것을 우선적으로 선택해야 한다.
본 발명은 또한 상기 목적을 달성하기 위하여, 상기 후막층을 구성한 물질로는 Si, Ge, SiGe, GaAs, GaN, AlN, AlGaN, InGaN, BN, BP, BAs, BSb, AlP, AlAs, Alsb, GaSb, InP, InAs, InSb, GaP, InP, InAs, InSb, In2S3, PbS, CdTe, CdSe, Cd1- xZnxTe, In2Se3, CuInSe2, Hg1-xCdxTe, Cu2S, ZnSe, ZnTe, ZnO, W, Mo, Ni, Nb, Ta, Pt, Cu, Al, Ag, Au, ZrB2, WB, MoB, MoC, WC, ZrC, Pd, Ru, Rh, Ir, Cr, Ti, Co, V, Re, Fe, Mn, RuO, IrO2, BeO, MgO, SiO2, SiN, TiN, ZrN, HfN, VN, NbN, TaN, MoN, ReN, CuI, Diamond, DLC(diamond like carbon), SiC, WC, TiW, TiC, CuW, 또는 SiCN 중에서 적어도 한 성분 이상으로 형성되는 것이 바람직하다.
이때, 상기한 후막층을 형성하는 물질을 이용하여 단층, 이중층, 또는 삼중층 이상을 갖는 단결정(single crystalline), 다결정(poly-crystalline), 또는 비정질(amorphous) 형태의 적층구조를 갖는다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층을 형성하는 또 다른 물질로는, 상기한 후막층 물질들을 서로 접목한 합금(alloy) 또는 고용체(solid solution)도 가능하다.
본 발명은 또한 상기 목적을 달성하기 위하여, 최초성장 기판인 사파이어 상부에 성장된 제 1 에피택셜 적층구조와 30 마이크로미터 이상의 두께를 지닌 후막층을 형성시킨 후에 강한 에너지원인 KrF 및 YAG 등의 레이저 빔을 이용하여 최초성장 기판인 전기 및 열적으로 나쁜 전도성을 지닌 사파이어를 제거(LLO) 한다.
본 발명은 또한 상기 목적을 달성하기 위하여, LLO 기법을 사용하여 최초성장 기판인 사파이어를 제거 한 후에 건식 및 습식 에칭을 통해서 고성능의 전자 및 광전자 소자용 양질의 질화갈륨계 반도체 다층박막 구조층, 즉 제 2 에피택셜 적층구조(first epitaxial stacking layer structure)를 성장하기 위해서 그룹 3족 질화물계로 형성된 제 1 에피택셜 적층구조의 평탄화 및 표면처리 공정을 수행한다.
본 발명은 또한 상기 목적을 달성하기 위하여, 고성능의 질화갈륨계 반도체을 이용한 전자 및 광전자 소자용 제 2 에피택셜 적층구조를 성장하기에 앞서 제 1 에피택셜 적층구조와 후막층으로 구성된 성장기판의 열적 안정성을 향상시키고자 800도 이상의 산소(O2), 질소(N2), 아르곤(Ar), 진공(vacuum), 공기(air), 수소(H2), 또는 암모니아(NH3) 개스분위기에서 적어도 30초 이상 24시간까지 열처리 하는 공정을 적용한다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층 상부에 위치한 제 1 에피택셜 적층구조 상부에 MOCVD, HVPE, MBE, ALD, 및 PLD 방법을 우선적으로 이용하여 고성능의 전자 및 광전자 소자용 질화갈륨계 반도체로 구성된 제 2 에피택셜 적층구조를 형성시킨다.
본 발명은 또한 상기 목적을 달성하기 위하여, 그룹 3족 질화물로 형성된 제 1 에피택셜 적층구조 상층부에 형성시키는 고성능의 전자 및 광전자 소자용 제 2 에피택셜 적층구조는 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)으로 표기된 그룹 3족 질화물계 반도체를 적어도 한층 이상 갖는 구조를 말한다.
본 발명은 또한 상기 목적을 달성하기 위하여, 그룹 3족 질화물로 형성된 제 1 에피택셜 적층구조 상층부에 형성시키는 고성능의 전자 및 광전자 소자용 제 2 에피택셜 적층구조는 화학식 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질층을 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)으로 표기된 질화물계 반도체 에피택셜 적층구조와 순서에는 상관없이 접목하여 형성할 수 있다.
본 발명은 또한 상기 목적을 달성하기 위하여, 그룹 3족 질화물로 형성된 제 1 에 피택셜 적층구조 상층부에 형성시키는 고성능의 전자 및 광전자 소자용 제 2 에피택셜 적층구조는 제조하고자 하는 소자 종류에 따라서 엔형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 및 피형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)등을 첨가할 수 있다.
또한, 상기한 그룹 3족 질화물로 형성된 제 1 에피택셜 적층구조 상층부에 고성능의 전자 및 광전자 소자용 제 2 에피택셜 적층구조를 형성하는 공정에서 제 2 에피택셜 적층구조를 형성하기에 앞서, 전위 및 적층결함 등의 결정학적 결함들을 최대한 억제하기 위해서 그룹 3족 질화물로 형성된 제 1 에피택셜 적층구조 상부에 종래에 공지된 다양한 형태의 패터닝 공정(patternmaking process)을 첨가 시킬 수 있다.
상기한 바와같이 본 발명을 이용하면, 질화갈륨계 반도체 에피택셜 적층구조를 이용한 차세대 고성능의 전자 및 광전자 소자를 제조하는데 드는 비용을 현저하게 줄일 수 있을 뿐만이 아니라 종래 개발되어 양산되고 있는 전자 및 광전자 소자들에 비해서 전기, 광학, 및 열적인 특성이 월등히 우수한 소자들을 만들 수 있다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 제 1측면에 의한 양질의 에피택셜 기판 제조와 기판 상층부에 질화갈륨계 반도체를 이용한 전자 및 광소자용 에피택셜 적층구조가 형성된 공정 흐름도이다.
도 1을 참조하면, 최초성장 기판인 사파이어 상층부에 제 1 에피택셜 적층구조 (first epitaxial stacking structure)가 성장되어 있다(도-1(a)).
제 1 에피택셜 적층구조는 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질들인 GaN, AlN, InN, AlGaN, InGaN, AlInN, InAlGaN, SiC, SiCN 등의 단결정 형태로 구성되며, 적어도 30 나노미터(nm) 이상의 단층(single layer), 이중층(bi-layer), 또는 이중층 이상의 다층형태로 적층되어야 한다.
상기의 목적을 달성하기 위하여 본 발명은, 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)와 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)가 동시에 또는 순서에는 상관없이 다층형태로 형성된다.
본 발명에서 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 제조하고자 하는 전자 및 광전자 소자 종류에 따라서 엔형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 및 피형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)등을 첨가할 수 있다.
본 발명에서 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 MOCVD, HVPE, 및 ALD(atomic level deposition)등과 같은 CVD 방법과 강한 에너지원인 레이저를 이용한 PLD(pulsed laser deposition), 그리고 MBE(molecular beam epitaxy) 등과 같은 PVD 방법을 사용한다.
다음 공정으로는 도 1(a)에서처럼, 사파이어 기판 상층부에 형성된 제 1 에피택셜 적층구조 상부에 30 마이크로미터 이상의 두께를 갖는 후막층(thick film layer)을 형성하는 공정이다(도 1(b)).
상기한 후막층은 높은 증착속도를 갖는 다양한 전기화학적 증착방법인 전해전극도 금(electroplating) 및 무전극도금(electroless plating)과 물리 및 화학 증기 증착법인 LPCVD(low pressure CVD), PECVD(plasma enhanced CVD), 다양한 형태의 스퍼터링(sputtering), PLD, 스크린 프린팅(screen printing), 또는 금속 호일(metal foil)을 접목한 레이저 용해 접착법(fusion bonding)을 이용하여 전기적으로 전도성을 띤 물질을 우선적으로 선택하여 형성시키되, 경우에 따라서 전기적으로 절연성을 띤 후막층도 가능하다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층을 구성하는 물질들은 1000도 이상의 고온과 수소(H2) 및 암모니아(NH3) 개스분위기에서 산화 및 환원 화학반응 없이 전기 및 열적으로 우수한 전도성을 갖는 것을 우선적으로 선택해야 한다.
본 발명은 또한 상기 목적을 달성하기 위하여, 후막층을 구성하는 물질로는 Si, Ge, SiGe, GaAs, GaN, AlN, AlGaN, InGaN, BN, BP, BAs, BSb, AlP, AlAs, Alsb, GaSb, InP, InAs, InSb, GaP, InP, InAs, InSb, In2S3, PbS, CdTe, CdSe, Cd1-xZnxTe, In2Se3, CuInSe2, Hg1-xCdxTe, Cu2S, ZnSe, ZnTe, ZnO, W, Mo, Ni, Nb, Ta, Pt, Cu, Al, Ag, Au, ZrB2, WB, MoB, MoC, WC, ZrC, Pd, Ru, Rh, Ir, Cr, Ti, Co, V, Re, Fe, Mn, RuO, IrO2, BeO, MgO, SiO2, SiN, TiN, ZrN, HfN, VN, NbN, TaN, MoN, ReN, CuI, Diamond, DLC(diamond like carbon), SiC, WC, TiW, TiC, CuW, 또는 SiCN 들중에서 적어도 한 성분 이상으로 적층된 것이 바람직하다.
또한, 상기한 후막층을 형성하는 물질을 이용하여 단층, 이중층, 또는 삼중층 이상을 갖는 단결정(single crystalline), 다결정(poly-crystalline), 또는 비정질 (amorphous) 형태의 적층구조를 갖는다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층을 형성하는 또 다른 물질로는, 상기한 후막층 물질들을 서로 접목한 합금(alloy) 또는 고용체(solid solution)도 가능하다.
다음 공정으로는 도 1(b)에서처럼, 최초성장 기판인 사파이어 상층부에 제 1 에픽택셜 적층구조와 후막층을 연이어서 성장시킨 후에 강한 에너지원인 KrF 및 YAG 등의 레이저 빔(laser beam)을 사용하여 전기 및 열적으로 나쁜 전도성을 지닌 사파이어 기판을 제거(LLO) 하는 것이다(도 1(c)).
강한 에너지원인 레이저 빔을 투명한 사파이어 기판 후면을 조사하면 제 1 에피택셜 적층구조와 사파이어 계면에서 레이저 빔을 강하게 흡수하여 GaN 및 AlN 물질이 각각 금속 성분인 갈륨(Ga) 또는 알루미늄(Al)과 질소(N)로 열분해가 발생되어 사파이어 기판이 분리된다.
다음 공정으로는 도 1(c)에서처럼, LLO 기법을 이용하여 전기적으로 절연성 사파이어 기판을 제거한 후에, 고성능의 질화갈륨계 전자 및 광전자 소자를 제조하기 위한 양질의 박막을 적층하기에 앞서, 산성 , 염기성, 또는 다양한 염용액을 사용한 습식에칭과 건식에칭을 활용하여 제 1 에피택셜 적층구조의 평탄화를 위해서 표면처리를 행한다(도 1(d)).
화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질층으로 구성되는 제 2 에피택셜 적층구조를 형성하기에 앞서, 바람직하게는 후막층 및 후막층 상부에 형성된 제 1 에피택셜 적층구조의 열적 안정성을 향상시키기 위해서 800도 이상의 산소(O2), 질소(N2), 아르곤(Ar), 진공(vacuum), 공기(air), 수소(H2), 또는 암모니아(NH3) 개스분위기에서 적어도 30초 이상 24시간까지 열처리 하는 공정을 적용한다.
특히, 도 1(a)에서 도 1(d)까지의 공정을 통해서 고성능의 질화물계 전자 및 광전자 소자용 고품위 에피택셜 기판을 저비용 및 고효율적으로 만들 수 있다.
다음 공정으로는 도 1(d)에서처럼, 준비된 고품위 질화갈륨계 에피택셜 기판 상층부에 MOCVD, HVP, PLD, ALD, 또는 MBE 등의 공지된 방법으로 고성능의 전자 및 광전자 소자용 질화갈륨계 반도체 다층 박막, 즉 제 2 에피택셜 적층구조를 성장한다(도 1(e)).
상기한 제 2 에피택셜 적층구조는 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)와 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)로 표시된 물질을 동시에 또는 순서에는 상관없이 다층형태로 형성된다.
또한, 바람직하게 제 2 에피택셜 적층구조는 제조하고자 하는 전자 및 광전자 소자 종류에 따라서 엔형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 및 피형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)등을 첨가할 수 있다.
도 2는 본 발명의 일 실시예에 따른 제 2측면에 의한 양질의 에피택셜 기판 제조와 기판 상층부에 질화갈륨계 반도체를 이용한 전자 및 광소자용 에피택셜 적층구조가 형성된 공정 흐름도이다.
도 2를 참조하면, 최초성장 기판인 사파이어 상층부에 제 1 에피택셜 적층구조(first epitaxial stacking structure)가 성장되어 있다(도-2(a)).
제 1 에피택셜 적층구조는 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질들인 GaN, AlN, InN, AlGaN, InGaN, AlInN, InAlGaN, SiC, SiCN 등의 단결정 형태로 구성되며, 적어도 30 나노미터(nm) 이상의 단층(single layer), 이중층(bi-layer), 또는 이중층 이상의 다층형태로 적층되어야 한다.
상기의 목적을 달성하기 위하여 본 발명은, 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)와 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)가 동시에 또는 순서에는 상관없이 다층형태로 형성된다.
본 발명에서 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 제조하고자 하는 전자 및 광전자 소자 종류에 따라서 엔형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 및 피형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)등을 첨가할 수 있다.
본 발명에서 최초성장 기판인 사파이어 상층부에 형성된 제 1 에피택셜 적층구조는 MOCVD, HVPE, 및 ALD(atomic level deposition)등과 같은 CVD 방법과 강한 에너지원인 레이저를 이용한 PLD(pulsed laser deposition), 그리고 MBE(molecular beam epitaxy) 등과 같은 PVD 방법을 사용한다.
다음 공정으로는 도 2(a)에서처럼, 사파이어 기판 상층부에 형성된 제 1 에피택셜 적층구조 상부에 30 마이크로미터 이상의 두께를 갖는 후막층(thick film layer)을 형성하는 공정이다(도 2(b)).
상기한 후막층은 높은 증착속도를 갖는 다양한 전기화학적 증착방법인 전해전극도금(electroplating) 및 무전극도금(electroless plating)과 물리 및 화학 증기 증 착법인 LPCVD(low pressure CVD), PECVD(plasma enhanced CVD), 다양한 형태의 스퍼터링(sputtering), PLD, 스크린 프린팅(screen printing), 또는 금속 호일(metal foil)을 접목한 레이저 용해 접착법(fusion bonding)을 이용하여 전기적으로 전도성을 띤 물질을 우선적으로 선택하여 형성시키되, 경우에 따라서 전기적으로 절연성을 띤 후막층도 가능하다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층을 구성하는 물질들은 1000도 이상의 고온과 수소(H2) 및 암모니아(NH3) 개스분위기에서 산화 및 환원 화학반응 없이 전기 및 열적으로 우수한 전도성을 갖는 것을 우선적으로 선택해야 한다.
본 발명은 또한 상기 목적을 달성하기 위하여, 후막층을 구성하는 물질로는 Si, Ge, SiGe, GaAs, GaN, AlN, AlGaN, InGaN, BN, BP, BAs, BSb, AlP, AlAs, Alsb, GaSb, InP, InAs, InSb, GaP, InP, InAs, InSb, In2S3, PbS, CdTe, CdSe, Cd1-xZnxTe, In2Se3, CuInSe2, Hg1-xCdxTe, Cu2S, ZnSe, ZnTe, ZnO, W, Mo, Ni, Nb, Ta, Pt, Cu, Al, Ag, Au, ZrB2, WB, MoB, MoC, WC, ZrC, Pd, Ru, Rh, Ir, Cr, Ti, Co, V, Re, Fe, Mn, RuO, IrO2, BeO, MgO, SiO2, SiN, TiN, ZrN, HfN, VN, NbN, TaN, MoN, ReN, CuI, Diamond, DLC(diamond like carbon), SiC, WC, TiW, TiC, CuW, 또는 SiCN 들중에서 적어도 한 성분 이상으로 적층된 것이 바람직하다.
또한, 상기한 후막층을 형성하는 물질을 이용하여 단층, 이중층, 또는 삼중층 이상을 갖는 단결정(single crystalline), 다결정(poly-crystalline), 또는 비정질(amorphous) 형태의 적층구조를 갖는다.
본 발명은 또한 상기 목적을 달성하기 위하여, 30 마이크로미터 이상의 두께를 갖는 후막층을 형성하는 또 다른 물질로는, 상기한 후막층 물질들을 서로 접목한 합금(alloy) 또는 고용체(solid solution)도 가능하다.
다음 공정으로는 도 2(b)에서처럼, 최초성장 기판인 사파이어 상층부에 제 1 에픽택셜 적층구조와 후막층을 연이어서 성장시킨 후에 강한 에너지원인 KrF 및 YAG 등의 레이저 빔(laser beam)을 사용하여 전기 및 열적으로 나쁜 전도성을 지닌 사파이어 기판을 제거(LLO) 하는 것이다(도 2(c)).
강한 에너지원인 레이저 빔을 투명한 사파이어 기판 후면을 조사하면 제 1 에피택셜 적층구조와 사파이어 계면에서 레이저 빔을 강하게 흡수하여 GaN 및 AlN 물질이 각각 금속 성분인 갈륨(Ga) 또는 알루미늄(Al)과 질소(N)로 열분해가 발생되어 사파이어 기판이 분리된다.
다음 공정으로는 도 2(c)에서처럼, LLO 기법을 이용하여 전기적으로 절연성 사파이어 기판을 제거한 후에, 고성능의 질화갈륨계 전자 및 광전자 소자를 제조하기 위한 양질의 박막을 적층하기에 앞서, 산성 , 염기성, 또는 다양한 염용액을 사용한 습식에칭과 건식에칭을 활용하여 제 1 에피택셜 적층구조의 평탄화를 위해서 표면처리를 행한다(도 2(d)).
화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질층으로 구성되는 제 2 에피택셜 적층구조를 형성하기에 앞서, 바람직하게는 후막층 및 후막층 상부에 형성된 제 1 에피택셜 적층구조의 열적 안정성을 향상시키기 위해서 800도 이상의 산소(O2), 질소(N2), 아르곤(Ar), 진공(vacuum), 공기(air), 수소(H2), 또는 암모니아(NH3) 개스분위기에서 적어도 30초 이상 24시간까지 열처리 하는 공정을 적용한다.
다음 공정으로는 도 2(d)에서처럼, 표면처리를 통한 평탄화된 제 1 에피택셜 적층구조 상층부에 고성능의 전자 및 광전자 소자용 박막층, 즉 제 2 에피택셜 적층구조를 성장하기 앞서, 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로 표기된 물질층으로 구성된 양질의 박막구조, 즉 제 2 에피택셜 적층구조를 성장하기 위해서 종래 공지된 패터닝 공정을 도입하여 ELOG(epitaxial lateral overgrowth) 기법을 사용한다(도 2(e)).
다음 공정으로는 도 2(e)에서처럼, 패터닝된 고품위 질화갈륨계 에피택셜 기판 상층부에 MOCVD, HVP, PLD, ALD, 또는 MBE 등의 공지된 방법으로 양질의 전자 및 광전자 소자용 질화갈륨계 반도체 다층 박막, 즉 제 2 에피택셜 적층구조를 성장한다(도 1(f)).
상기한 제 2 에피택셜 적층구조는 화학식 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다)와 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)로 표시된 물질을 동시에 또는 순서에는 상관없이 다층형태로 형성된다.
또한, 바람직하게 제 2 에피택셜 적층구조는 제조하고자 하는 소자 종류에 따라서 엔형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 및 피형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)등을 첨가할 수 있다.
도 3은 본 발명의 제 1실시예로서 본 발명에 의해 고안된 후막층의 상층부에 형성된 제 1 및 2 에피택셜 적층구조 순차적으로 성장된 단면도이다.
도 3을 참조하면, 1000도 이상의 고온과 수소(H2) 및 암모니아(NH3) 개스분위기에서 화학 및 열적으로 안정한 후막층을 구성하는 물질들, Mo, W, Si, GaN, SiC, AlN, TiN 등을 우선적으로 선택하여 형성하고 1000도 이상의 고온에서 성장된 언돕드 질화갈륨(undoped GaN) 및 Si 등의 4족 원소가 도핑된 엔 질화갈륨(n-type GaN)으로 구성된 제 1 에피택셜 적층구조, 그리고 질화갈륨계 반도체로 구성된 고성능의 전자 및 광전자 소자용 제 2 에피택셜 적층구조를 순차적으로 성장시킨 것이다.
도 4는 본 발명의 제 2실시예로서 본 발명에 의해 고안된 후막층의 상층부에 형성된 제 1 및 2 에피택셜 적층구조 순차적으로 성장된 단면도이다.
도 4를 참조하면, 1000도 이상의 고온과 수소(H2) 및 암모니아(NH3) 개스분위기에서 화학 및 열적으로 안정한 후막층을 구성하는 물질들 Mo, W, Si, GaN, SiC, AlN, TiN 등을 우선적으로 선택하여 형성하고 1000도 이상의 고온에서 성장된 언돕드 질화알루미늄(undoped AlN) 및 언돕드 질화갈륨(undoped GaN)으로 구성된 제 1 에피택셜 적층구조, 그리고 질화갈륨계 반도체로 구성된 고성능의 전자 및 광전자 소자용 제 2 에피택셜 적층구조를 순차적으로 성장시킨 것이다.
지금까지 설명된 바와 같이, 본 발명에 의해서 제안/개발된 기술은 고성능의 질화갈륨계 반도체 에피택셜 적층구조를 사용한 전자 및 광전자 소자를 제조하기 위한 그룹 3족 질화물계로 구성된 에피택셜 기판 제조 및 질화물계 반도체를 이용한 전자 및 광전자 소자용 에피택셜 적층구조 성장에 적용될 수 있다. 상세하게는 본 발명에서 고안된 공정 방법을 따르면, 양질의 질화물계 반도체 에피택셜 적층구조 성장과 이를 이용한 전기, 광학, 열적으로 우수한 특성을 지닌 신개념의 고성능의 고품위 질화물계 전자 및 광전자 소자를 제작할 수 있을 것으로 기대된다.

Claims (18)

  1. 절연성의 성장 기판 상부에 제1 에피택셜층을 형성하는 단계;
    상기 제1 에피택셜층 상부에 30 마이크로미터 이상의 후막층을 증착하는 단계;
    레이저 빔을 이용하여 상기 성장 기판을 제거하는 단계; 그리고
    상기 성장 기판이 제거되어 노출된 상기 제1 에피택셜층의 표면을 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 제 1 에피택셜층은 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로부터 선택된 적어도 하나의 화합물로 형성되며, 적어도 30nm 이상의 단결정 단층(single layer) 또는 다중층으로 이루어진 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 제1 에피택셜층의 화합물은 GaN, AlN, InN, AlGaN, InGaN, AlInN, InAlGaN, SiC, 및 SiCN 중 적어도 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 2항에 있어서,
    상기 제1 에피택셜층은 N형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 또는 P형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 후막층은 Si, Ge, SiGe, GaAs, GaN, AlN, AlGaN, InGaN, BN, BP, BAs, BSb, AlP, AlAs, Alsb, GaSb, InP, InAs, InSb, GaP, InP, InAs, InSb, In2S3, PbS, CdTe, CdSe, Cd1-xZnxTe, In2Se3, CuInSe2, Hg1-xCdxTe, Cu2S, ZnSe, ZnTe, ZnO, W, Mo, Ni, Nb, Ta, Pt, Cu, Al, Ag, Au, ZrB2, WB, MoB, MoC, WC, ZrC, Pd, Ru, Rh, Ir, Cr, Ti, Co, V, Re, Fe, Mn, RuO, IrO2, BeO, MgO, SiO2, SiN, TiN, ZrN, HfN, VN, NbN, TaN, MoN, ReN, CuI, Diamond, DLC(diamond like carbon), SiC, WC, TiW, TiC, CuW, 및 SiCN으로 된 그룹으로부터 선택된 적어도 하나의 화합물, 상기 그룹으로부터 둘 이상 선택된 합금 또는 고용체로부터 형성되며, 단층 또는 다중층을 갖는 단결정(single crystalline) 또는 다결정(poly-crystalline) 또는 비정질(amorphous)인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 레이저 빔을 이용하여 상기 성장 기판을 제거하는 단계는 에칭 공정, 표면 처리 및 열처리 공정 중 적어도 하나를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 제1 에피택셜층의 표면을 처리하는 단계는 표면 평탄화, 패터닝 및 열처리 공정 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 제1 에피택셜층의 상기 표면 처리된 면에 제2 에피택셜층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 제2 에피택셜층은 단결정 질화갈륨계 반도체를 포함하는 다층 박막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8항에 있어서,
    상기 제2 에피택셜층은 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로부터 선택된 적어도 하나의 화합물을 포함하는 단결정 다중층으로 형성된 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 제2 에피택셜층의 화합물은 GaN, AlN, InN, AlGaN, InGaN, AlInN, InAlGaN, SiC, 및 SiCN 중 적어도 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 10항에 있어서,
    상기 제2 에피택셜층은 N형 도판트(n-type dopant)인 4족원소(Si, Ge, Te, Se) 또는 P형 도판트(p-type dopant)인 3족원소(Mg, Zn, Be)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 8항에 있어서,
    상기 제1 및 제2 에피택셜층을 형성하는 단계 중 적어도 하나는 공기, 산소, 질소, 수소, 암모니아, 또는 진공 분위기하에서 200도의 온도로 30초~24시간 동안 열 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제 1항에 있어서,
    상기 성장 기판은 사파이어 기판인 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 30 마이크로미터 이상의 후막층;
    상기 후막층 상부에 적어도 30nm 이상으로 형성되며, 그 상부면이 표면 처리된 제1 에피택셜층; 및
    상기 표면 처리된 제1 에피택셜층 상부면에 형성되며, 단결정 질화갈륨계 반도체를 포함하는 제2 에피택셜층을 포함하고,
    상기 제1 및 제2 에피택셜층 각각은 InxAlyGazN(x, y, z는 0 이상의 정수이고, 또한 x,y,z는 동시에 0이 아니다) 및 SixCyNz(x, y, z는 0 이상의 정수이고, 또한 x,y는 동시에 0이 아니다)으로부터 선택된 적어도 하나의 화합물로 형성된 단결정 단층(single layer) 또는 다중층으로 이루어진 것을 특징으로 하는 반도체 장치.
  16. 제 15항에 있어서,
    상기 화합물은 GaN, AlN, InN, AlGaN, InGaN, AlInN, InAlGaN, SiC, 및 SiCN 중 적어도 하나인 것을 특징으로 하는 반도체 장치.
  17. 제 15항에 있어서,
    상기 후막층은 Si, Ge, SiGe, GaAs, GaN, AlN, AlGaN, InGaN, BN, BP, BAs, BSb, AlP, AlAs, Alsb, GaSb, InP, InAs, InSb, GaP, InP, InAs, InSb, In2S3, PbS, CdTe, CdSe, Cd1-xZnxTe, In2Se3, CuInSe2, Hg1-xCdxTe, Cu2S, ZnSe, ZnTe, ZnO, W, Mo, Ni, Nb, Ta, Pt, Cu, Al, Ag, Au, ZrB2, WB, MoB, MoC, WC, ZrC, Pd, Ru, Rh, Ir, Cr, Ti, Co, V, Re, Fe, Mn, RuO, IrO2, BeO, MgO, SiO2, SiN, TiN, ZrN, HfN, VN, NbN, TaN, MoN, ReN, CuI, Diamond, DLC(diamond like carbon), SiC, WC, TiW, TiC, CuW, 및 SiCN으로 된 그룹으로부터 선택된 적어도 하나의 화합물, 상기 그룹으로부터 둘 이상 선택된 합금 또는 고용체로부터 형성되며, 단층 또는 다중층을 갖는 단결정(single crystalline) 또는 다결정(poly-crystalline) 또는 비정질(amorphous)인 것을 특징으로 하는 반도체 장치.
  18. 제 15항에 있어서,
    상기 제1 에피택셜층의 표면 처리는 표면 평탄화, 패터닝 및 열처리 공정 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020050130217A 2005-10-29 2005-12-27 반도체 장치 및 그 제조 방법 KR100784383B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020050130217A KR100784383B1 (ko) 2005-12-27 2005-12-27 반도체 장치 및 그 제조 방법
PCT/KR2006/004425 WO2007049939A1 (en) 2005-10-29 2006-10-27 Semiconductor device and method of fabricating the same
JP2008537603A JP2009514209A (ja) 2005-10-29 2006-10-27 半導体装置及びその製造方法
CN201010218323.XA CN101882656B (zh) 2005-10-29 2006-10-27 半导体器件及其制造方法
CN2010106165705A CN102130234A (zh) 2005-10-29 2006-10-27 半导体器件的制造方法
US12/092,017 US20080258133A1 (en) 2005-10-29 2006-10-27 Semiconductor Device and Method of Fabricating the Same
CN2010102183441A CN101882657A (zh) 2005-10-29 2006-10-27 半导体器件及其制造方法
US12/727,521 US20100221897A1 (en) 2005-10-29 2010-03-19 Semiconductor device and method of fabricating the same
JP2012256309A JP2013062528A (ja) 2005-10-29 2012-11-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130217A KR100784383B1 (ko) 2005-12-27 2005-12-27 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070068530A KR20070068530A (ko) 2007-07-02
KR100784383B1 true KR100784383B1 (ko) 2007-12-11

Family

ID=38504412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130217A KR100784383B1 (ko) 2005-10-29 2005-12-27 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100784383B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969131B1 (ko) 2010-03-05 2010-07-07 엘지이노텍 주식회사 발광 소자 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337515B1 (ko) 2012-06-13 2013-12-05 한국과학기술연구원 레이저 리프트 오프 방법을 이용한 산화물 박막 소자의 제조 방법 및 이로부터 제조된 산화물 박막 소자
KR102045989B1 (ko) 2018-03-14 2019-11-18 한국과학기술연구원 상호 확산을 사용한 반도체 소자 및 이를 제조하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026835A (ko) * 1999-09-09 2001-04-06 윤종용 GaN 후막 제조 방법
JP2003007616A (ja) 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026835A (ko) * 1999-09-09 2001-04-06 윤종용 GaN 후막 제조 방법
JP2003007616A (ja) 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969131B1 (ko) 2010-03-05 2010-07-07 엘지이노텍 주식회사 발광 소자 제조방법
US8803174B2 (en) 2010-03-05 2014-08-12 Lg Innotek Co., Ltd. Light emitting device, light emitting device package

Also Published As

Publication number Publication date
KR20070068530A (ko) 2007-07-02

Similar Documents

Publication Publication Date Title
KR100753152B1 (ko) 질화물계 발광소자 및 그 제조방법
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
JP5278317B2 (ja) 発光ダイオードの製造方法
US7795050B2 (en) Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US20080258133A1 (en) Semiconductor Device and Method of Fabricating the Same
EP2302705A2 (en) Supporting substrate for fabrication of semiconductor light emitting device and semiconductor light emitting device using the same
TW201125162A (en) Photonic device and method of making the same
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
JP2008306114A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2007046465A1 (ja) 窒化物半導体素子およびその製法
CN210120150U (zh) 采用2d材料磊晶去疵单晶基板
JP5384783B2 (ja) 半導体発光素子のための逆分極発光領域
KR20070100852A (ko) 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
KR100886110B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR100784383B1 (ko) 반도체 장치 및 그 제조 방법
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JPH09167857A (ja) 半導体素子及びその製造方法
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR20070100851A (ko) 양질의 그룹 3족 질화물계 단결정 반도체 박막층 성장을위한 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛제작 및 성장
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 13