KR100781596B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100781596B1 KR100781596B1 KR1020000008318A KR20000008318A KR100781596B1 KR 100781596 B1 KR100781596 B1 KR 100781596B1 KR 1020000008318 A KR1020000008318 A KR 1020000008318A KR 20000008318 A KR20000008318 A KR 20000008318A KR 100781596 B1 KR100781596 B1 KR 100781596B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanoblock
- pad
- gate
- liquid crystal
- nanoblocks
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95053—Bonding environment
- H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 화질이 우수한 대면적의 액정 표시장치을 제작하기 위해 스위칭 영역과 화소영역이 정의되고, 상기 스위칭 영역에 서로 대칭적인 다수의 경사면이 형성된 내장홈을 갖는 기판과; 내장홈에 실장되고, 상기 내장홈의 경사면에 대응되는 측면을 가지며, 상부 면에 적어도 하나 이상의 스위칭 소자 및 각 스위칭 소자에 신호를 인가하는 게이트패드, 소스패드 및 데이터패드가 형성된 나노블록과; 상기 나노블록이 형성된 부근에서 상기 나노블록을 우회하여 가로방향으로 연장되는 게이트 배선과; 상기 나노블록이 형성된 부근에서 상기 나노블록을 우회하여 세로방향으로 연장되는 데이터 배선과; 나노블록이 형성된 부분의 상기 게이트 배선과 상기 나노블록의 상기 게이트패드와 동시에 접촉하는 제 1 상호연결배선과; 나노블록이 형성된 부분의 상기 데이터 배선과 상기 나노블록의 상기 소스패드와 동시에 접촉하는 제 2 상호연결배선과; 상기 화소영역에 형성되며, 상기 나노블록의 상기 데이터패드와 접촉하고, 상기 제 1, 2 상호연결배선과 동일 물질의 화소전극을 포함하는 액정 표시장치용 어레이 기판을 개시한다.According to an aspect of the present invention, there is provided a substrate including a substrate having a switching region and a pixel region defined therein, and having a plurality of inclined surfaces symmetrical to each other in order to manufacture a large-area liquid crystal display device having excellent image quality; A nanoblock mounted in an internal groove and having a side surface corresponding to an inclined surface of the internal groove and having at least one switching element and a gate pad, a source pad, and a data pad configured to apply a signal to each switching element on an upper surface thereof; A gate wiring extending in a horizontal direction by bypassing the nanoblocks in the vicinity of the nanoblocks; A data line extending in the vertical direction by bypassing the nanoblocks in the vicinity of the nanoblocks; A first interconnection wiring in simultaneous contact with the gate wiring of the portion where the nanoblock is formed and the gate pad of the nanoblock; A second interconnection wire in contact with the data line of the portion where the nanoblock is formed and the source pad of the nanoblock; Disclosed is an array substrate for a liquid crystal display device formed in the pixel area, in contact with the data pad of the nanoblock, and including a pixel electrode of the same material as the first and second interconnection wires.
Description
도 1은 일반적인 액정 표시장치의 단면을 도시한 단면도.1 is a cross-sectional view showing a cross section of a general liquid crystal display.
도 2는 일반적인 액정 표시장치의 평면을 도시한 평면도.2 is a plan view illustrating a plane of a general liquid crystal display;
도 3은 도 2의 절단선 Ⅲ-Ⅲ으로 자른 단면의 제작공정을 도시한 도면.FIG. 3 is a view illustrating a manufacturing process of a cross section taken along cut line III-III of FIG. 2.
도 4는 본 발명에 따른 스위칭 소자가 집적된 나노블록의 개략적인 단면을 도시한 도면.4 is a schematic cross-sectional view of a nanoblock integrated with a switching device according to the present invention.
도 5는 본 발명에 따른 나노블록에 내장된 스위칭 소자의 단면을 도시한 도면.5 is a cross-sectional view of a switching device embedded in a nanoblock according to the present invention.
도 6은 나노블록에 집적된 스위칭 소자의 등가회로를 도시한 도면.6 illustrates an equivalent circuit of a switching element integrated in a nanoblock.
도 7은 본 발명에 따른 나노블록이 내장될 내장홈의 단면을 도시한 도면.Figure 7 is a view showing a cross section of the interior grooves are to be built nanoblocks according to the invention.
도 8은 본 발명에 따른 액정 표시장치의 평면을 도시한 도면.8 is a plan view of a liquid crystal display according to the present invention;
도 9는 이전 소자산포기술을 이용한 액정 표시장치의 평면을 도시한 평면도.9 is a plan view showing a plane of a liquid crystal display device using the previous device scattering technique.
도 10과 도 11은 도 8의 절단선 Ⅹ-Ⅹ의 가능한 단면구조를 도시한 도면.
10 and 11 show possible cross-sectional structures of the cut line VIII-VIII in Fig. 8;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
150 : 게이트 배선 160 : 데이터 배선 150: gate wiring 160: data wiring
200 : 나노블록 100 : 박막 트랜지스터200: nanoblock 100: thin film transistor
172 : 게이트 상호연결배선 174 : 데이터 상호연결배선172: gate interconnection 174: data interconnection
170 : 화소전극
170: pixel electrode
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 대면적 액정 표시장치의 제작에 있어서, 소자산포(fluidic self assembly : FSA)기술을 이용하여 제작되는 대면적 액정표시장치에 관한 것이다.BACKGROUND OF THE
일반적으로, 액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.
현재는 반도체 공정을 이용하여 제작되는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, thin film transistors fabricated using semiconductor processes and active matrix LCDs (AM-LCDs) in which pixel electrodes connected to the thin film transistors are arranged in a matrix manner have the highest resolution and moving picture performance. I am getting it.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, will be described.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.1 is a cross-sectional view showing a cross section of a general liquid crystal panel.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되어 있고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.In the
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.The
상기 상부 기판(4)에는 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다. The
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.The portion where the
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.In order to prevent leakage of the
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2를 참조하여 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
The operation and configuration of the
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다. The
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 전극(26)은 상기 게이트 배선(22)에 연결되어 있고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.In the active matrix liquid crystal display device, a thin film transistor S, which is a switching element for applying a voltage to the
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)에 통상적으로 콘택홀(미도시)을 통해 전기적으로 연결되어 있다. In addition, the
상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.The operation of the active matrix liquid crystal display device described above is as follows.
스위칭 박막 트랜지스터의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 데이터 신호가 인가되지 않는다.When a voltage is applied to the
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.In general, the manufacturing process of the lower substrate is often determined by what material is used for each device to be made or designed according to the specification.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 18인치 이상의 대면적, 고해상도(예를 들어 SXGA, UXGA 등) 액정 표시장치의 경우에는 게이트 배선 및 데이터 배선에 사용되는 재질의 고유 저항값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적/고해상도의 액정 표시소자의 경 우에는 게이트 배선 및 데이터 배선의 재질로 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.For example, in the past, the small liquid crystal display was not a problem, but in the case of a large area of 18 inches or more and a high resolution (eg SXGA, UXGA, etc.) liquid crystal display, the material used for the gate wiring and the data wiring is inherent. The resistance value is an important factor in determining the superiority of the image quality. Therefore, in the case of a large area / high resolution liquid crystal display device, it is preferable to use a metal having a low resistance such as aluminum or an aluminum alloy as the material of the gate wiring and the data wiring.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 상세히 설명한다.Hereinafter, a manufacturing process of a conventional active matrix liquid crystal display will be described in detail with reference to FIGS. 3A to 3E.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 가장 간단하면서도 성능이 우수하기 때문이다. In general, the structure of a thin film transistor used in a liquid crystal display is an inverted staggered structure. This is because the structure is the simplest and the performance is excellent.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널부의 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 그 제조 공정이 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.In addition, the reverse staggered thin film transistor is divided into a back channel etch (EB) and an etch stopper (ES) according to a method of forming a channel portion, and a back channel etch type structure having a simple manufacturing process. The manufacturing process of the liquid crystal display element to which is applied is demonstrated.
먼저, 기판(1)에 이물질이나 유기성 물질의 제거와 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다. First, cleaning is performed to remove foreign matters or organic substances on the
도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(30)과 스토리지 전극(32)을 형성하는 단계이다. 3A is a step of forming a
능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(30)에 사용되는 금속은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기시키므로, 알루미늄 배선의 경우 는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.The metal used for the
상기 게이트 전극(30) 및 스토리지 전극(32) 형성후, 그 상부 및 노출된 기판 전면에 걸쳐 게이트 절연막(34)을 증착한다. 또한, 상기 게이트 절연막(34) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H)과 불순물이 함유된 비정질 실리콘(n+ a-Si:H)을 증착한다.After the
상기 반도체 물질 증착 후에 제 2 마스크로 패터닝하여 액티브층(36)과 상기 액티브층과 동일 크기의 오믹 접촉층(ohmic contact layer : 38)을 형성한다(도 3b).After deposition of the semiconductor material, a pattern is formed with a second mask to form an
상기 오믹 접촉층(38)은 추후 생성될 금속층과 상기 액티브층(36)과의 접촉저항을 줄이기 위한 목적이다.The
도 3c에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 3 마스크로 패터닝하여 화소전극(40)을 형성하는 공정이다. 상기 투명한 도전물질은 광 투과성이 우수한 ITO(Indium Tin Oxide)가 주로 쓰인다. The process illustrated in FIG. 3C is a process of depositing a transparent conducting oxide (TCO) and patterning it with a third mask to form the
상기 화소전극(40)은 스토리지 전극(32)과 겹쳐지는 형태로 구성되며, 이는 상기 스토리지 전극(32)과 함께 스토리지 캐패시터를 형성하기 위함이다.The
이후, 도 3d에 도시된 바와 같이 금속층을 증착하고 제 4 마스크로 패터닝하여 소스 전극(42) 및 드레인 전극(44)을 형성한다. 상기 드레인 전극(44)은 상기 화소전극(40)과 소정의 위치에서 접촉하도록 구성된다. 상기 소스 및 드레인 전극(42, 44)은 크롬(Cr) 또는 몰리브덴(Mo) 등의 단일 금속을 사용한다.
Thereafter, as shown in FIG. 3D, a metal layer is deposited and patterned with a fourth mask to form a
그리고, 상기 소스 및 드레인 전극(42, 44)을 마스크로 하여 상기 소스 전극(42)과 상기 드레인 전극(44) 사이에 존재하는 오믹 접촉층을 제거한다. 만약, 상기 소스 전극(42)과 상기 드레인 전극(44) 사이에 존재하는 오믹 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제를 발생시킬 수 있으며, 성능에서도 큰 문제가 생긴다. The ohmic contact layer existing between the
상기 오믹 접촉층(38)의 제거에는 신중한 주의가 요구된다. 실제 오믹 접촉층(38)의 식각시에는 그 하부에 형성된 액티브층(36)과 식각 선택비가 없으므로 액티브층(36)을 약 50 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.Careful attention is required to remove the
최종적으로 도 3e에 도시된 바와 같이 절연막을 증착하고 제 5 마스크로 패터닝하여 액티브층(36)을 보호하기 위해 보호막(46)을 형성한다. Finally, as shown in FIG. 3E, an insulating film is deposited and patterned with a fifth mask to form a
상기 보호막(46)은 액티브층(36)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 유기질의 BCB(Benzocyclobutene) 등으로 형성한다.The
또한, 상기 보호막(46)은 박막 트랜지스터(S)의 채널영역과 화소영역(P)의 주요 부분을 후속 공정시 발생 가능한 습기나 스크래치(scratch)성 불량으로부터 보호하기 위하여 높은 광투과율과 내습 및 내구성이 있는 물질을 증착한다.In addition, the
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된 다.
Through the above process, the thin film transistor substrate of the liquid crystal display device is completed.
상기와 같이 종래의 액정 표시장치의 경우에는 박막 트랜지스터 기판인 하판을 제조하기 위해 고온(약 300 ℃ 이상)에서 이루어지는 절연막 및 액티브층 공정을 거쳐야 하고, 이로 인해 기판(1)의 열 수축/팽창에 의한 변형이 발생할 수 있다. 이로 인해 박막 트랜지스터를 형성할 때, 미스-얼라인으로 인한 소자의 특성저하와 불량이 발생할 수 있는 단점이 있다. As described above, in the case of the conventional liquid crystal display device, an insulating film and an active layer process performed at a high temperature (about 300 ° C. or more) are required in order to manufacture a lower plate, which is a thin film transistor substrate. Deformation may occur. Therefore, when forming the thin film transistor, there is a disadvantage that the deterioration and characteristics of the device due to miss-alignment may occur.
상기와 같은 현상(기판의 열수축/팽창의 문제)은 기판(1)의 크기가 커지면 더욱더 심화된다.The above phenomenon (problem of thermal contraction / expansion of the substrate) is intensified as the size of the
즉, 다시 설명하면, 상기 박막 트랜지스터는 각 구성요소(게이트 전극, 게이트 절연막, 액티브층 등)마다 증착, 포토리소그라피(photo-lithography), 식각(etching)의 공정을 여러 번 반복한 결과로 형성되는데, 이러한 다수의 반복적인 공정은 배선의 단락과 단선 등을 유발할 수 있는 여러 조건들을 거치게 되고, 이러한 복잡한 공정이 행해지는 동안 상기 기판의 왜곡이나 소자의 디펙트(defect)와 같은 다수의 위험을 고려해야 한다.In other words, the thin film transistor is formed as a result of repeating the processes of deposition, photolithography, and etching for each component (gate electrode, gate insulating film, active layer, etc.) several times. Many of these repetitive processes are subject to various conditions that can cause short circuits and short circuits in the wiring, and take into account a number of risks such as distortion of the substrate and defects of the device during such complex processes. do.
또한, 현재 박막 트랜지스터의 액티브층으로 사용되는 비정질 실리콘은 그 전기적 특성상(이동도가 약 1 cm2/Vs) 대면적의 액정 표시장치에 적용하는데 문제가 있다. 즉, 이동도가 현저히 작기 때문에 상기 비정질 실리콘을 대면적의 액정 표시 장치(약 20" 이상의 면적)의 스위칭 소자로 사용할 경우 잔상(residual image) 등의 화질저하를 가져올 수 있는 단점이 있다.In addition, amorphous silicon, which is currently used as an active layer of a thin film transistor, has a problem in that it is applied to a liquid crystal display having a large area due to its electrical characteristics (mobility of about 1 cm 2 / Vs). That is, since the mobility is remarkably small, when the amorphous silicon is used as a switching element of a large-area liquid crystal display device (area of about 20 ″ or more), there is a disadvantage in that image quality such as residual image may be degraded.
또한, 종래의 기술로 대면적의 액정 표시장치를 제작할 경우, 반도체 박막의 증착을 위한 고가의 CVD 장비를 별도로 도입해야 하기 때문에 제품 원가가 상승하는 문제점이 있다.In addition, when manufacturing a large-area liquid crystal display by the conventional technology, there is a problem that the cost of the product increases because expensive CVD equipment for the deposition of the semiconductor thin film must be introduced separately.
상기와 같은 문제점을 해결하기 위해 본 발명에서는 화질의 특성저하를 방지하고, 제작공정이 용이한 대면적의 액정 표시장치를 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a large-area liquid crystal display device which prevents deterioration of image quality and is easy to manufacture.
상기와 같은 목적을 달성하기 위해 본 발명에서는 스위칭 영역과 화소영역이 정의되고, 상기 스위칭 영역에 서로 대칭적인 다수의 경사면이 형성된 내장홈을 갖는 기판과; 내장홈에 실장되고, 상기 내장홈의 경사면에 대응되는 측면을 가지며, 상부 면에 적어도 하나 이상의 스위칭 소자 및 각 스위칭 소자에 신호를 인가하는 게이트패드, 소스패드 및 데이터패드가 형성된 나노블록과; 상기 나노블록이 형성된 부근에서 상기 나노블록을 우회하여 가로방향으로 연장되는 게이트 배선과; 상기 나노블록이 형성된 부근에서 상기 나노블록을 우회하여 세로방향으로 연장되는 데이터 배선과; 나노블록이 형성된 부분의 상기 게이트 배선과 상기 나노블록의 상기 게이트패드와 동시에 접촉하는 제 1 상호연결배선과; 나노블록이 형성된 부분의 상기 데이터 배선과 상기 나노블록의 상기 소스패드와 동시에 접촉하는 제 2 상호연결배선과; 상기 화소영역에 형성되며, 상기 나노블록의 상기 데이터패드와 접촉하고, 상기 제 1, 2 상호연결배선과 동일 물질의 화소전극을 포함하는 액정 표시장치용 어레이 기판을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명한다.In order to achieve the above object, in the present invention, a switching region and a pixel region are defined, the substrate having a plurality of inclined grooves are formed in the switching region symmetrical with each other; A nanoblock mounted in an internal groove and having a side surface corresponding to an inclined surface of the internal groove and having at least one switching element and a gate pad, a source pad, and a data pad configured to apply a signal to each switching element on an upper surface thereof; A gate wiring extending in a horizontal direction by bypassing the nanoblocks in the vicinity of the nanoblocks; A data line extending in the vertical direction by bypassing the nanoblocks in the vicinity of the nanoblocks; A first interconnection wiring in simultaneous contact with the gate wiring of the portion where the nanoblock is formed and the gate pad of the nanoblock; A second interconnection wire in contact with the data line of the portion where the nanoblock is formed and the source pad of the nanoblock; An array substrate is formed in the pixel area and in contact with the data pad of the nanoblock and includes a pixel electrode of the same material as the first and second interconnection lines.
Hereinafter, with reference to the accompanying drawings will be described in detail the configuration of the present invention.
삭제delete
종래의 액정 표시장치와 비교해서 본 발명에 따른 액정 표시장치의 가장 큰 특징은 스위칭 소자를 별도의 제작공정을 통해 미리 제작한다는 것과 상기 미리 제작된 스위칭 소자를 소자산포기술(Fluidic Self Assembly ; FSA)을 통해 기판에 내장하는 것이다. Compared with the conventional liquid crystal display device, the biggest feature of the liquid crystal display device according to the present invention is that the switching device is manufactured in advance through a separate manufacturing process, and the prefabricated switching device is a device self-distribution technology (Fluidic Self Assembly; FSA). It will be embedded in the substrate through.
여기서, 별도로 제작된 스위칭 소자는 그 크기가 수십 μm 정도로 매우 미세하기 때문에 나노블록이라 칭한다. 상기 나노블록은 반도체 웨이퍼 상에 스위칭 소자를 형성하고, 추후에 개별적으로 절단하여 형성한다.Here, the switching device manufactured separately is called nanoblock because its size is very fine, such as several tens of micrometers. The nanoblocks are formed by forming switching elements on a semiconductor wafer and later cutting them individually.
먼저, 상기 스위칭 소자로 사용되는 나노블록에 관해 설명하면 다음과 같다.First, the nanoblocks used as the switching element will be described.
도 4는 본 발명에 따른 나노블록(200)의 단면을 도시한 단면도로서, 상기 나노블록(200)은 다수개의 스위칭 소자(박막 트랜지스터 ; 100)를 포함하며, 사다리꼴의 형상을 취한다.4 is a cross-sectional view showing a cross section of the
상기 박막 트랜지스터(100)는 웨이퍼(50) 상에 형성되며, 그 상세 단면구조는 도 5에서 설명한다.The
도 5는 상기 나노블록(200)에 형성된 박막 트랜지스터의 단면적인 구조를 도시한 단면도로써, 그 제작은 반도체 웨이퍼(wafer ; 50) 상에서 이루어진다.FIG. 5 is a cross-sectional view illustrating a cross-sectional structure of a thin film transistor formed in the
상기 도 5에 도시된 박막 트랜지스터(100)를 일반적으로 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)라 부르며, 그 구성을 살펴보면 다음과 같 다.The
먼저, 웨이퍼(50)에는 불순물 반도체 영역(60)이 위치하고, 상기 불순물 영역(60)의 일부가 노출되는 절연막(52)이 상기 웨이퍼(50) 상에 형성된다. First, an
그리고, 상기 불순물 영역(60)과 각각 접촉하는 소스 및 드레인 전극(56, 58)이 상기 절연막(52) 상에 위치하고, 상기 소스 및 드레인 전극(56, 58)의 사이에 게이트 전극(54)이 형성된다. In addition, source and drain
상기 반도체 웨이퍼(50)는 단결정 실리콘(C-Si) 또는 갈늄-아사니이드(GaAs) 등이 사용될 수 있으며, 상기 불순물 영역(60)은 상기 반도체 웨이퍼(50)에 불순물(원소주기율표 상의 3족 내지 5족의 원소인 붕소(B) 또는 인(P))을 주입하여 형성한다.The
도 6은 상술한 나노블록(200)의 박막 트랜지스터(100)가 형성된 부분의 회로를 도시한 회로도로서, 4개의 박막 트랜지스터(100)가 상/하/좌/우의 대칭을 이루며 형성되어 있다. FIG. 6 is a circuit diagram illustrating a circuit of a portion in which the
상기 각 박막 트랜지스터(100)는 게이트 전극(54)과 소스 및 드레인 전극(56, 58)으로 구성되며, 상기 게이트 전극(54)은 두 개의 게이트 패드(54a, 54b)와 접촉하며, 상기 각 게이트 패드(54a, 54b)는 서로 대칭적인 구조를 취한다. Each
또한, 상기 소스 전극(56)은 데이터 패드(56a)와 접촉하며, 상기 드레인 전극(45b)은 드레인 패드(58a)와 접촉한다. In addition, the
그리고, 상기 드레인 패드(58a)를 일 전극으로 하는 스토리지 캐패시터(70)가 형성되며, 상기 스토리지 캐패시터(70)의 타 전극은 공통전극 패드(72)로 한다.
A storage capacitor 70 having the
여기서, 상기 데이터 패드(56a)는 나머지 3개의 소스 전극(56)과 공통적으로 연결되며, 각각 따로 형성할 수 있을 것이다. 즉, 도 6에 도시된 나노블록(200)의 회로도에는 하나의 데이터 패드(56a)에 4개의 소스전극(56)이 각각 연결되어 있지만, 각각 4개의 데이터 패드와 각각 연결되게 소스 전극을 형성할 수 있을 것이다.Here, the
또한, 상기 공통전극 패드(72)는 각각 형성된 다수개의 스토리지 캐패시터(70)와 공통적으로 접촉하고 있다.In addition, the
상술한 나노블록(200)은 4개의 박막 트랜지스터(100)와 상기 각 박막 트랜지스터(100)의 소스 전극(56)에 신호를 인가하는 데이터 패드(56a)와 상기 드레인 패드(58a)에 연결된 스토리지 캐패시터(70)와 상기 스토리지 캐패시터(70)에 공통적으로 연결된 공통전극 패드(72)로 구성된다.The
전기한 바 있지만, 도 6에 도시된 나노블록의 회로도에 의하면, 4개의 박막 트랜지스터(100)는 한 개의 데이터 패드(56a)에 각각의 소스 전극(56)이 연결되어 있으며, 데이터 패드(56a)에 신호가 인가되면, 각각의 박막 트랜지스터(100)는 각 게이트 전극(54)의 신호인가에 따라 개별적으로 동작하게 된다.As described above, according to the circuit diagram of the nanoblock illustrated in FIG. 6, each of the four
한편, 상술한 다수개의 박막 트랜지스터와 스토리지 캐패시터가 형성된 나노블록을 기판에 배치하기 위한 FSA 기술을 설명하면 다음과 같다.Meanwhile, an FSA technology for disposing a nanoblock on which a plurality of thin film transistors and storage capacitors are formed on a substrate will be described.
도 7은 상기 나노블록(도 4의 200)이 안착될 기판(1)의 단면을 도시한 단면도이다.FIG. 7 is a cross-sectional view illustrating a cross section of the
스위칭 소자인 나노블록(도 4의 200)을 배치하기 위해 기판(1)을 준비하고, 상기 나노블록(도 4의 200)을 배치할 부분을 소정의 방법으로 식각하여, 상기 나노블록(도 4의 200)이 안착되는 내장홈(300)을 형성한다. 이 때, 상기 내장홈(300)은 상기 나노블록(도 4의 200)의 하부형태(즉, 사다리꼴 형상의 나노블록에서 그 길이가 작은 쪽)에 맞추어 제작된 것이다. The
이와 같이 제작된 기판(1)을 계면활성제가 함유된 유동액에 담그고, 상기 유동액에 잠긴 기판(1) 상에 소정의 방법으로 나노블록(도 4의 200)을 산포한다.The
이 때, 상기 나노블록(도 4의 200)이 상기 유동액을 따라 흐르다 기판(1)의 식각홈인 내장홈(300)에 안착되도록 함으로써, 기판(1)에 스위칭소자(즉, 나노블록)를 형성하게 된다. At this time, the nanoblock (200 in FIG. 4) flows along the fluid and is allowed to settle in the
상기와 같이 별도로 제작한 스위칭 소자인 나노블록(도 4의 200)을 기판(1)에 형성된 내장홈(300)에 안착하는 기술을 소자산포기술(Fluidic Self Assembly ; FSA)이라 칭한다. 상기 소자산포기술에 관해서는 미국특허 "제 5904545"호에 개시되어 있다.The technology for seating the nanoblock (200 of FIG. 4), which is a separately manufactured switching device as described above, in the
종래의 액정 표시장치의 제작공정에서는 화소전극이 형성되는 하판에 스위칭 소자인 박막 트랜지스터의 제작공정과 화소전극의 형성공정을 동일 기판에서 진행하였으나, 본 발명에서는 별도의 제작공정을 통해 스위칭소자를 제작한다.In the manufacturing process of the conventional liquid crystal display device, the manufacturing process of the thin film transistor, which is a switching element, and the formation process of the pixel electrode are performed on the same substrate in the lower plate where the pixel electrode is formed. do.
본 발명에 따른 스위칭 소자인 나노블록의 제작은 일반적인 비정질 실리콘 박막 트랜지스터와 같은 3단자 소자로 그 역할은 상기 비정질 실리콘 박막 트랜지스터와 같은 스위칭 역할을 하며, 전기적 특성은 단결정 실리콘 또는 갈륨-아사나이드의 웨이퍼 상에서 제조되기 때문에 우수하다.Fabrication of the nanoblock as the switching device according to the present invention is a three-terminal device, such as a typical amorphous silicon thin film transistor, the role of which is the same as the switching of the amorphous silicon thin film transistor, the electrical characteristics of a wafer of single crystal silicon or gallium-asnade Excellent because it is prepared in a phase.
상술한 FSA 기술은 상기 나노블록(도 4의 200)의 방향까지는 제어하지 못하게 된다.The FSA technique described above does not control until the direction of the nanoblock (200 in FIG. 4).
따라서, 상기 나노블록(200)의 회로도인 도 6에 도시한 바와 같이 4개의 박 막 트랜지스터(100)는 각각 대칭적인 구조를 취하도록 설계되며, 상기 각 박막 트랜지스터에 신호를 인가하는 데이터 패드, 게이트 패드 등의 단자들도 역시 대칭적인 구조를 갖게 된다.Therefore, as shown in FIG. 6, which is a circuit diagram of the
또한, 상기 나노블록(200)의 회로구성은 액정 표시장치의 특성에 맞도록 변경이 가능하며, 도 6에 도시된 회로도에는 한정되지 않는다.In addition, the circuit configuration of the
하기 기술될 내용은 상술한 나노블록(도 4의 200)과 이를 이용한 소자산포기술(FSA)을 통해 액정 표시장치를 제조하는 방법에 관한 것이다.The following description will be directed to the above-described nanoblock (200 of FIG. 4) and a method of manufacturing a liquid crystal display device through the device scattering technology (FSA) using the same.
상기한 바와 같이 스위칭 소자가 집적된 나노블록을 내장홈에 안착하는 소자산포기술(FSA)은 100 % 정확하게 상기 나노블록이 내장홈에 형성되지 않을 수 있다.As described above, in the device dispersing technology (FSA) for seating the nanoblock integrated with the switching element in the internal groove, the nanoblock may not be formed in the
도 8은 본 발명의 실시예에 따른 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도이다.8 is a plan view illustrating a plane corresponding to one pixel part of the liquid crystal display according to the exemplary embodiment of the present invention.
도 8에 관해 설명하면, 기판(미도시) 상에 스위칭 소자로 나노블록(200)이 형성된다.Referring to FIG. 8, a
상기 나노블록(200)은 서로 대칭적인 다각형 형상을 가지고 있으며, 본 발명에서는 바람직하게 사각형상을 취하는 구조로 설명한다. 여기서, 상기 나노블록(200)은 기판(미도시) 에 형성된 내장홈(미도시)에 안착 형성되고, 적어도 하나 이상의 박막 트랜지스터가 집적되며, 상기 박막 트랜지스터에 신호를 인가하는 다수의 패드가 형성된다. 예를 들어 패드는 상기 박막 트랜지스터의 게이트 전극, 소스 전극, 드레인 전극과 각각 연결된 게이트 패드(202), 소스 패드(204), 드 레인 패드(206)가 될 수 있을 것이다.The
한편, 가로방향으로는 상기 나노블록(200)을 우회하여 연장되는 게이트 배선(150)이 형성되며, 세로방향으로 상기 나노블록(200)을 우회하며 연장되는 데이터 배선(160)이 형성된다. On the other hand, the
여기서, 상기 나노블록(200)에 형성된 각 패드(202, 204, 206)는 상기 각 배선(150, 160)과 연결되게 된다. 즉, 상기 게이트 패드(202)는 상기 나노블록(200)이 형성된 부근에서 우회하며 형성되는 게이트 배선(150)에 게이트 상호연결배선(172)을 통해 접촉하며, 상기 소스 패드(204)는 상기 나노블록(200)이 형성된 부근에서 우회하며 형성되는 데이터 배선(160)에 데이터 상호연결배선(174)을 통해 접촉하게 된다.Here, each of the
또한, 상기 드레인 패드(206)는 화소전극(170)과 접촉하게 되며, 상기 게이트 및 데이터 상호연결배선(172, 174)은 상기 화소전극(170)과 동일한 물질로 형성된다.In addition, the
도 8에 도시한 바와 같이 상기 게이트 배선(150) 및 데이터 배선(160)은 상기 나노블록(200)이 형성된 부근에서 우회하여 가로 및 세로방향으로 각각 연장되어 형성되는데, 이는 소자산포기술(FSA)로 상기 나노블록(200)을 내장홈(미도시)에 안착할 때, 안착불량이 발생한 부분 이하의 데이터 배선(160) 및 게이트 배선(150)에는 신호가 인가되지 않는 것을 방지하기 위함이다. As shown in FIG. 8, the
즉, 도 9에 도시한 도면에서와 같이 게이트 배선(150)과 데이터 배선(160)을 상기 나노블록(200)이 형성되는 부근에서 불연속적으로 형성하고 각 배선(150, 160)에 대응하는 각 패드를 상호연결배선(172, 174)에 의해 연결할 경우, 만약 상기 나노블록(200)이 안착불량이 발생하게 되면 상기 게이트 배선(150) 및 데이터 배선(160)은 단선이 발생하게 되어 액정 표시장치의 선결함으로 발생할 수 있게 된다.That is, as shown in FIG. 9, the
따라서, 본 발명에 따른 액정 표시장치의 평면을 도시한 도 8에서와 같이 여분(redundancy)의 개념으로 게이트 배선(150) 및 데이터 배선(160)을 일체화하여 상기 나노블록(200)을 우회하게 형성함으로써, 나노블록(200)이 안착불량이 되더라도 액정 표시장치에 치명적인 선결함이 방지되는 효과가 있다.Therefore, as shown in FIG. 8, which shows a plane of the liquid crystal display according to the present invention, the
도 10과 도 11은 도 8의 절단선 Ⅹ-Ⅹ으로 자른 단면을 도시한 도면으로, 형성 가능한 단면을 각각 도시하고 있다.10 and 11 are cross-sectional views taken along the cut line VIII-VIII of FIG. 8, and show cross sections which can be formed.
먼저, 도 10에 관해 설명하면, 기판(1) 상에 게이트 배선(150)이 형성되며, 상기 게이트 배선(150)을 덮는 형태로 내장홈(미도시)을 갖는 제 1 보호막(184)이 형성된다.First, referring to FIG. 10, a
상기 내장홈에는 소자산포기술(FSA)에 의해 안착된 나노블록(200)이 형성되며, 상기 제 1 보호막(184) 상에는 데이터 배선(160) 형성된다. 상기 나노블록(200)에는 적어도 하나의 스위칭 소자와 상기 스위칭 소자와 연결된 다수개의 패드가 형성된다.The
그리고, 상기 데이터 배선(160)과, 나노블록(200)과, 제 1 보호막(184) 상의 전면에는 제 2 보호막(186)이 형성된다. The
한편, 상기 제 2 보호막(186) 및 제 1 보호막(184)에는 게이트 배선(150) 및 데이터 배선(160)의 일부분이 각각 노출된 게이트 배선 콘택홀(152) 및 데이터 배 선 콘택홀(162)과, 상기 나노블록(200)의 소스패드(204) 및 게이트 패드(202)가 각각 노출된 소스패드 콘택홀(180) 및 게이트 패드 콘택홀(152)이 형성된다.The gate
또한, 상기 제 2 보호막(186) 상에는 상기 데이터 배선 콘택홀(162)과 소스패드 콘택홀(204)을 통해 각각 노출된 데이터 배선(160) 및 소스패드(204)와 동시에 접촉하는 데이터 상호인출배선(174)과, 상기 게이트 배선 콘택홀(152)과 게이트 패드 콘택홀(182)을 통해 각각 노출된 게이트 배선(150) 및 게이트 패드(202)와 동시에 접촉하는 게이트 상호인출배선(172)과, 도시되지는 않았지만 상기 나노블록(200)의 드레인 패드와 접촉하는 화소전극(170)이 각각 형성된다.In addition, on the
여기서, 상기 게이트 및 데이터 상호인출배선(172, 174)과 화소전극(170)은 투명도전성 재질의 ITO, IZO 등이 사용된다.In this case, the gate and data
또한, 상기 제 1, 2 보호막(184, 186)은 절연특성과 평탄화율이 우수한 유기절연막인 BCB(benzocyclobutene), 아크릴(acryl) 등이 사용된다.In addition, the first and second passivation layers 184 and 186 may include BCB (benzocyclobutene), acryl, or the like, which is an organic insulating layer having excellent insulating properties and planarization rate.
도 11은 제 1 보호막(184)과 제 2 보호막(186)의 사이에 제 3 보호막(185)을 추가로 형성한 구조이다.11 illustrates a structure in which a
상기와 같이 추가적으로 제 3 보호막(185)을 형성하면, 본 발명에 따른 액정 표시장치의 제조공정을 상세하게 설명하지는 않았지만, 제 1 보호막(184) 상에 직접 데이터 배선(160)을 형성하고, 내장홈을 형성한 도 10의 경우보다, 안정적으로 상기 데이터 배선(160)을 보호할 수 있는 장점이 있을 것이다. 이 때, 나노블록(200)을 안착시키는 내장홈(미도시)은 제 1, 3 보호막(184, 185)에 걸쳐 형성된다.
When the
즉, 다시 설명하면, 나노블록(200)이 안착되는 내장홈의 형성시 도 10의 구조에서는 데이터 배선(160)이 손상될 우려가 있으나, 도 11의 경우에는 제 3 보호막(185)에 의해 상기 데이터 배선(160)이 보호되기 때문에 안정적인 공정에서 액정 표시장치를 제조할 수 있게 된다.
In other words, in the structure of FIG. 10, the
상술한 본 발명의 실시예로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.When manufacturing a liquid crystal display according to the embodiment of the present invention described above has the following features.
첫째, 기판 상에 스위칭 소자를 형성하기 위한 반도체물질(주로, 비정질 실리콘)의 증착 및 절연막(주로, 실리콘 질화막)의 증착공정이 제외되기 때문에 낮은 공정온도에서 액정 표시장치의 제작이 가능한 장점이 있다.First, since a process of depositing a semiconductor material (mostly amorphous silicon) and an insulating film (mostly silicon nitride film) for forming a switching element on a substrate is excluded, there is an advantage that a liquid crystal display device can be manufactured at a low process temperature. .
둘째, 소자산포 기술을 적용한 어레이기판의 공정온도는 최대 250o의 공정온도에서 행해짐으로 열에 의한 기판의 수축변형을 막을 수 있고, 사진식각 공정 중 상기 기판의 변형에 의해 노광기에서의 미스얼라인에 의한 소자의 특성변화가 없기 때문에 액정 표시장치의 생산 수율이 향상되는 장점이 있다.Second, the process temperature of the array substrate to which the device scattering technology is applied is performed at a process temperature of up to 250 o to prevent shrinkage deformation of the substrate due to heat, and to the misalignment in the exposure machine due to the deformation of the substrate during the photolithography process. Since there is no characteristic change of the device, the production yield of the liquid crystal display is improved.
셋째, 기존 액정 표시장치의 제조공정과는 달리 스위칭 소자의 제조와 배선공정을 불리하여 제작할 수 있음으로, 생산설비의 단순화와 비용절감의 효과를 얻을 수 있는 장점이 있다.Third, unlike the manufacturing process of the existing liquid crystal display device, the manufacturing and wiring process of the switching element can be produced by disadvantageous, there is an advantage that the production facilities can be simplified and the effect of cost reduction.
넷째, 작은 면적의 반도체 웨이퍼에 대량으로 스위칭 소자를 제작함으로서, 스위칭 소자의 균일한 전기적인 특성을 보장할 수 있는 장점이 있다.Fourth, by manufacturing a large number of switching elements in a small area semiconductor wafer, there is an advantage that can ensure a uniform electrical characteristics of the switching element.
다섯째, 소자산포기술을 통해 나노블록을 내장홈에 안착할 때, 안착불량에 따른 선결함을 상기 내장홈을 우회하여 각각 연장되는 일체화된 게이트 배선 및 데이터 배선을 통해 방지할 수 있는 장점이 있다.Fifth, when the nanoblock is seated in the built-in groove through the device dispersing technology, there is an advantage of preventing the predecessor due to the mounting failure through the integrated gate wiring and the data wiring, which respectively bypass the built-in groove.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000008318A KR100781596B1 (en) | 2000-02-21 | 2000-02-21 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000008318A KR100781596B1 (en) | 2000-02-21 | 2000-02-21 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010082839A KR20010082839A (en) | 2001-08-31 |
KR100781596B1 true KR100781596B1 (en) | 2007-12-03 |
Family
ID=19648499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000008318A KR100781596B1 (en) | 2000-02-21 | 2000-02-21 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100781596B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002542A (en) * | 1998-06-22 | 2000-01-15 | 윤종용 | Liquid crystal display(lcd) |
-
2000
- 2000-02-21 KR KR1020000008318A patent/KR100781596B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002542A (en) * | 1998-06-22 | 2000-01-15 | 윤종용 | Liquid crystal display(lcd) |
Also Published As
Publication number | Publication date |
---|---|
KR20010082839A (en) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100679518B1 (en) | Array substrate for Liquid crystal display and method for fabricating thereof | |
KR100857133B1 (en) | Array panel for LCD and fabricating method the same | |
KR100673331B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100582599B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100654158B1 (en) | Liquid crystal display and method for fabricating the same | |
KR20040062090A (en) | method for fabricating of an array substrate for LCD | |
KR100632216B1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
KR100660809B1 (en) | Liquid crystal display device and method for fabricating the same | |
KR100386458B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR100309210B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100781596B1 (en) | Liquid crystal display | |
KR100591899B1 (en) | Liquid crystal display | |
KR100488338B1 (en) | Array substrate for TFT type liquid crystal display device and method of manufacturing the same | |
KR100591900B1 (en) | Liquid crystal display | |
KR100642721B1 (en) | Method for fabricating a liquid crystal display device | |
KR100668251B1 (en) | Method for etching substrate | |
KR100658977B1 (en) | LCD and method for fabricating the same | |
KR100443538B1 (en) | A array substrate for Liquid crystal display and method for fabricating the same | |
KR100333270B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100591898B1 (en) | Liquid crystal display | |
KR100806802B1 (en) | Pad structure of thin film transistor substrate and its fabricating method | |
KR20010082840A (en) | Liquid crystal display and method for fabricating the same | |
KR100583978B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100333272B1 (en) | Liquid crystal display and method for fabricating the same | |
KR20010082844A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |