KR100777741B1 - A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method - Google Patents

A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method Download PDF

Info

Publication number
KR100777741B1
KR100777741B1 KR1020060067275A KR20060067275A KR100777741B1 KR 100777741 B1 KR100777741 B1 KR 100777741B1 KR 1020060067275 A KR1020060067275 A KR 1020060067275A KR 20060067275 A KR20060067275 A KR 20060067275A KR 100777741 B1 KR100777741 B1 KR 100777741B1
Authority
KR
South Korea
Prior art keywords
source
drain electrodes
thin film
film transistor
organic thin
Prior art date
Application number
KR1020060067275A
Other languages
Korean (ko)
Inventor
박용우
이상민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060067275A priority Critical patent/KR100777741B1/en
Application granted granted Critical
Publication of KR100777741B1 publication Critical patent/KR100777741B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

A method for manufacturing an organic thin film transistor and a flat panel display comprising the organic thin film transistor manufactured thereby are provided to form a self-assembly mono-layer by using an ink-jet printing method. An organic thin film transistor includes a gate electrode, source and drain electrodes(14a,14b) isolated from the gate electrode, an organic semiconductor layer isolated from the gate electrode and connected electrically to the source and drain electrodes, and a self-assembly mono-layer(16) formed on the surfaces of the source and drain electrodes. A method for manufacturing the organic thin film transistor includes a process for plasma-processing the surfaces of the source and drain electrodes and a process for forming the self-assembly mono-layer on the surfaces of the plasma-processed source and drain electrodes by using an ink-jet printing method. The plasma process is performed by using remote plasma or pulse plasma.

Description

유기 박막 트랜지스터의 제조 방법 및 상기 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치{A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method} A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method}

도 1은 본 발명의 일 구현예에 따른 유기 박막 트랜지스터의 구조를 도시한 단면도이고,1 is a cross-sectional view illustrating a structure of an organic thin film transistor according to an embodiment of the present invention;

도 2는 도 1에 도시된 유기 박막 트랜지스터의 소스 및 드레인 전극 표면에 자기조립단층막을 형성하는 단계를 순서대로 나타낸 도면이고,FIG. 2 is a diagram sequentially illustrating steps of forming a self-assembled monolayer film on the source and drain electrode surfaces of the organic thin film transistor shown in FIG.

도 3은 잉크젯 프린팅법을 수행하는 순서의 일 예를 순차적으로 도시한 도면이고,3 is a view sequentially showing an example of a procedure of performing an inkjet printing method,

도 4는 본 발명의 다른 일 구현예에 따른 유기 박막 트랜지스터의 구조를 도시한 단면도이고,4 is a cross-sectional view illustrating a structure of an organic thin film transistor according to another embodiment of the present invention;

도 5는 상기 도 1에 도시된 유기 박막 트랜지스터의 일 구현예를 구비한 평판 표시 장치의 일 구현예를 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating an embodiment of a flat panel display device having an embodiment of the organic thin film transistor illustrated in FIG. 1.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

11, 21 : 기판 12, 22 : 게이트 전극11, 21: substrate 12, 22: gate electrode

13, 23 : 절연층 14, 24 : 소스 및 드레인 전극13, 23: insulation layers 14, 24: source and drain electrodes

15, 25 : 유기 반도체층 16, 26 : 자기조립단층막15, 25: organic semiconductor layer 16, 26: self-assembled monolayer film

41 : 플라즈마 처리 52: 잉크젯 프린터의 노즐41: plasma treatment 52: nozzle of the inkjet printer

50 : 자기조립단층막 형성 재료50: self-assembled monolayer film forming material

본 발명은 유기 박막 트랜지스터의 제조 방법 및 상기 방법을 이용하여 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 소스 및 드레인 전극 표면을 플라즈마 처리한 다음, 플라즈마 처리된 소스 및 드레인 전극 상부에 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 상기 유기 박막 트랜지스터 제조 방법에 따르면 자기조립단층막을 효과적으로 용이하게 형성할 수 있는 바, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an organic thin film transistor and a flat panel display device having an organic thin film transistor manufactured by using the method. More specifically, the source and drain electrode surfaces are plasma treated, and then the plasma treated source. And forming a self-assembled monolayer film on the drain electrode by using an inkjet printing method, and a flat panel display device having the organic thin film transistor manufactured by the method. According to the method of manufacturing the organic thin film transistor, the self-assembled monolayer film can be easily and effectively formed, and the productivity of the organic thin film transistor can be improved.

액정 표시 장치나 유기 발광 표시 장치 또는 무기 발광 표시 장치 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.Thin Film Transistors (hereinafter referred to as TFTs) used in flat panel display devices, such as liquid crystal display devices, organic light emitting display devices or inorganic light emitting display devices, are referred to as TFTs and switching elements to control the operation of each pixel. Used as

이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절 연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다. Such a TFT has a semiconductor layer having a source / drain region doped with a high concentration of impurities and a channel region formed between the source / drain regions, and is located in a region corresponding to the channel region in isolation with the semiconductor layer. And a gate electrode and a source / drain electrode in contact with the source / drain regions, respectively.

최근 활발한 연구가 진행 중인 유기 박막 트랜지스터는 저공 공정으로 형성할 수 있는 유기 반도체층을 구비하여 플라스틱재 기판의 사용이 가능하다는 장점이 있으나, 소스 및 드레인 전극과 반도체층이 접촉하는 지점에서 접촉 저항이 높다는 문제점을 여전히 갖고 있다. 접촉 저항을 개선하기 위한 다양한 방법 중, 자기조립단층막(self assembly monolayer: 이하, "SAM층"이라고도 함)을 이용하는 방법이 있다. 상기 자기조립단층막은 예를 들면, 대한민국 특허 공개 번호 제2001-0026674호에 기재되어 있다. The organic thin film transistor, which is being actively researched recently, has an advantage that a plastic substrate can be used by having an organic semiconductor layer that can be formed in a low-pore process, but the contact resistance is increased at the point where the source and drain electrodes are in contact with the semiconductor layer. High still has the problem. Among various methods for improving contact resistance, there is a method using a self assembly monolayer (hereinafter also referred to as a "SAM layer"). The self-assembled monolayer film is described, for example, in Korean Patent Publication No. 2001-0026674.

그러나, 종래의 자기조립단층막 형성 방법은 자기조립단층막 형성 재료를 코팅 공정 및 침적 공정에 따라 인쇄한 다음 열처리 등의 방법을 이용하여 성막한 다음, 자기조립단층막 패턴에 따라 패터닝하는 단계를 포함한다. 이 경우, 별도의 자기조립단층막 패터닝 공정이 요구될 뿐만 아니라, 자기조립단층막 형성 재료의 낭비도 수반하게 되는 바, 유기 박막 트랜지스터의 생산성이 저하될 수 있다는 문제점이 있다.However, in the conventional self-assembled monolayer film forming method, the self-assembled monolayer film forming material is printed by a coating process and a deposition process, and then formed by using a method such as heat treatment, and then patterning according to the self-assembled monolayer film pattern. Include. In this case, a separate self-assembled single layer film patterning process is required, as well as waste of the self-assembled single layer film forming material, there is a problem that the productivity of the organic thin film transistor can be reduced.

본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로서, 소스 및 드레인 전극과 자기조립단층막 간의 접착력 및 유기 박막 트랜지스터의 생산성을 증가시키기 위하여, 소스 및 드레인 전극 표면을 플라즈마 처리한 다음, 플라즈마 처리된 소스 및 드레인 전극 표면에 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법 및 상기 방법을 이용하여 제조된 유기 박막 트랜지스터를 구비한 평판 표시장치를 제공하는 것을 목적으로 한다.The present invention has been devised to solve the above problems, in order to increase the adhesion between the source and drain electrodes and the self-assembled monolayer film and the productivity of the organic thin film transistor, plasma treatment of the source and drain electrode surfaces, followed by plasma treatment. It is an object of the present invention to provide a method for manufacturing an organic thin film transistor comprising forming a self-assembled monolayer film on the surface of a source and a drain electrode by using an inkjet printing method, and a flat panel display device having an organic thin film transistor manufactured using the method. It is done.

상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층과, 상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층과, 상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer)을 포함하는 유기 박막 트랜지스터의 제조 방법에 있어서, 상기 소스 및 드레인 전극 표면을 플라즈마 처리하는 단계 및 상기 플라즈마 처리된 소스 및 드레인 전극 표면에 자기조립단층막을 잉크젯 프린팅법을 이용하여 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.In order to achieve the above object of the present invention, a first aspect of the present invention is a gate electrode, a source and drain electrode insulated from the gate electrode, an organic insulated from the gate electrode, and electrically connected to the source and drain electrode A method of manufacturing an organic thin film transistor comprising a semiconductor layer, an insulating layer insulating the gate electrode from the source and drain electrodes and the organic semiconductor layer, and a self assembly monolyer formed on the surface of the source and drain electrodes. A method of manufacturing an organic thin film transistor, the method comprising: plasma treating a surface of the source and drain electrodes; and forming a self-assembled monolayer film on the surface of the plasma treated source and drain electrodes using an inkjet printing method.

상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 전술한 바와 같은 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치를 제공한다.In order to achieve the another object of the present invention, a second aspect of the present invention provides a flat panel display device having an organic thin film transistor manufactured by the method described above.

전술한 바와 같은 유기 박막 트랜지스터의 제조 방법에 따르면, 소스 및 드레인 전극과 자기조립단층막 간의 결합력이 증가할 뿐만 아니라, 별도의 패터닝 공정없이 자기조립단층막을 형성할 수 있는 바, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.According to the method of manufacturing the organic thin film transistor as described above, not only the bonding force between the source and drain electrodes and the self-assembled single layer film is increased, but also the self-assembled single layer film can be formed without a separate patterning process. This can be improved.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.

도 1은 본 발명의 바람직한 일 실시예에 따라 제조된 유기 박막 트랜지스터(10)를 도시한 단면도이다. 도 1에 도시된 유기 박막 트랜지스터(10)는 기판(11), 소스 및 드레인 전극(14a, 14b), 자기조립단층막(16), 유기 반도체층(15), 절연층(13) 및 게이트 전극(12)을 구비한다.1 is a cross-sectional view illustrating an organic thin film transistor 10 manufactured according to an exemplary embodiment of the present invention. The organic thin film transistor 10 illustrated in FIG. 1 includes a substrate 11, source and drain electrodes 14a and 14b, a self-assembled monolayer film 16, an organic semiconductor layer 15, an insulating layer 13, and a gate electrode. (12) is provided.

도 1 중, 기판(11)은 유기 박막 트랜지스터에 통상적으로 사용될 수 있는 기판으로서, 예를 들면, 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다. In FIG. 1, the substrate 11 may be a substrate commonly used in an organic thin film transistor. For example, a glass substrate, a plastic substrate, or a metal substrate may be used.

상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블(flexible) 특성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.The glass substrate may be made of silicon oxide, silicon nitride, or the like. The plastic substrate may be made of an insulating organic material, for example, polyethersulphone (PES), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen) napthalate, polyethylene terephthalate (PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose It may be composed of an organic material selected from the group consisting of cellulose acetate propinonate (CAP), but is not limited thereto. The metal substrate may include one or more selected from the group consisting of carbon, iron, chromium, manganese, nickel, titanium, molybdenum, stainless steel (SUS), Invar alloy, ZInconel alloy, and Kovar alloy, but is not limited thereto. . The metal substrate may be a metal foil. Among these, a plastic substrate or a metal substrate can be used in order to acquire a flexible characteristic.

기판(11)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 더 구비될 수 있다. 특히, 상기 기판(11)이 금속 기판을 포함하는 경우, 상기 기판 상부에 절연층(편의상 미도시함)이 더 구비될 수 있다.One or both surfaces of the substrate 11 may further include a buffer layer, a barrier layer, or a diffusion barrier layer of an impurity element. In particular, when the substrate 11 includes a metal substrate, an insulating layer (not shown for convenience) may be further provided on the substrate.

상기 기판(11) 상부에는 소스 및 드레인 전극(14a, 14b)이 각각 형성된다. 이 소스 및 드레인 전극(14a, 14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다.Source and drain electrodes 14a and 14b are formed on the substrate 11, respectively. As shown in FIG. 1, the source and drain electrodes 14a and 14b may be overlapped with a portion of the gate electrode 12, but are not necessarily limited thereto.

소스 및 드레인 전극(14a, 14b)은 통상적으로 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal)들을 사용할 수 있다. 상기 소스 및 드레인 전극(14a, 14b)을 이루는 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며, 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다.The source and drain electrodes 14a and 14b may typically use noble metals of 5.0 eV or more in consideration of a work function with a material forming an organic semiconductor layer. As a non-limiting example of a material forming the source and drain electrodes 14a and 14b, in addition to Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Al: Nd alloy, MoW alloy, etc. Alloys composed of two or more metals can be used, and oxides of metals include ITO, IZO, NiO, Ag 2 O, In 2 O 3 -Ag 2 O, CuAlO 2 , SrCu 2 O 2, and ZnO doped with Zr. Can be used, but is not limited thereto. It goes without saying that two or more of the metals or metal oxides described above can be used in combination.

상기 소스 및 드레인 전극(14a, 14b)은 통상의 증착법을 이용하여 형성되거나, 전술한 바와 같은 금속 입자를 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.The source and drain electrodes 14a and 14b may be formed using a conventional deposition method, or may be formed by printing a conductive paste containing metal particles as described above.

상기 소스 및 드레인 전극(14a, 14b) 표면에는 도 1에 도시된 바와 같이 자기조립단층막(16)이 구비되어 있다.The self-assembled monolayer film 16 is provided on the surface of the source and drain electrodes 14a and 14b as shown in FIG. 1.

상기 자기조립단층막(16)의 형성 단계는 이를 보다 상세히 나타낸 도 2를 참조한다. 먼저, 소스 및 드레인 전극(14a, 14b)이 형성된 기판(11)을 준비한 다음, 상기 소스 및 드레인 전극(14a, 14b) 표면을 플라즈마 처리(41)한다. 이와 같이 소스 및 드레인 전극(14a, 14b) 표면을 플라즈마 처리(41)함으로써, 소스 및 드레인 전극(14a, 14b) 표면의 불순물 제거는 물론, 소스 및 드레인 전극의 표면 거칠기를 최적화함으로써, 자리조립단층막(16)과 소스 및 드레인 전극(14a, 14b) 간의 접착력이 향상될 수 있다.The formation of the self-assembled monolayer film 16 is described with reference to FIG. 2. First, the substrate 11 on which the source and drain electrodes 14a and 14b are formed is prepared, and then the surfaces of the source and drain electrodes 14a and 14b are plasma treated 41. In this manner, the plasma treatment 41 of the surfaces of the source and drain electrodes 14a and 14b removes impurities on the surfaces of the source and drain electrodes 14a and 14b as well as optimizing the surface roughness of the source and drain electrodes. The adhesion between the film 16 and the source and drain electrodes 14a and 14b can be improved.

상기 소스 및 드레인 전극(14a, 14b) 표면의 플라스마 처리는 H2, N2, O2 또는 Ar 플라즈마 처리를 이용하여 수행할 수 있다.Plasma treatment on the surfaces of the source and drain electrodes 14a and 14b may be performed using H 2 , N 2 , O 2, or Ar plasma treatment.

한편, 상기 소스 및 드레인 전극(14a, 14b) 표면의 플라즈마 처리는 리모트 플라즈마 또는 펄스 플라즈마를 이용할 수 있다.Meanwhile, the plasma treatment of the surfaces of the source and drain electrodes 14a and 14b may use remote plasma or pulsed plasma.

상기 소스 및 드레인 전극(14a, 14b)의 표면을 리모트(remote) 플라즈마 처리 또는 펄스(pulse) 플라즈마로 처리할 경우, 이들의 표면만 플라즈마 처리될 수 있어, 다이렉트(direct) 플라즈마 처리한 경우에 비하여 소스 및 드레인 전극(14a, 14b)의 손상을 최대한 방지할 수 있다.When the surfaces of the source and drain electrodes 14a and 14b are treated with a remote plasma treatment or a pulsed plasma, only the surfaces thereof may be plasma treated, as compared with a direct plasma treatment. Damage to the source and drain electrodes 14a and 14b can be prevented as much as possible.

다이렉트 플라즈마 처리를 이용할 경우, 플라즈마 내 전자들이 전기장에 의하여 가속되어 소스 및 드레인 전극(14a, 14b) 표면에 충돌하므로 필연적으로 소스 및 드레인 전극(14a, 14b) 손상을 수반할 수 있다. 이와 같은 손상은 유기 박막 트랜지스터의 전기적 특성 및 내구성 저하를 초래할 수 있다.When using the direct plasma treatment, electrons in the plasma are accelerated by the electric field and impinge on the surface of the source and drain electrodes 14a and 14b, which may inevitably involve damage to the source and drain electrodes 14a and 14b. Such damage may result in deterioration of electrical characteristics and durability of the organic thin film transistor.

그러나, 리모트 플라즈마 처리를 이용할 경우, 플라즈마가 소스 및 드레인 전극(14a, 14b)의 표면과 일정한 거리를 두고 발생하는 바, 플라즈마 내 전자들에 의한 소스 및 드레인 전극(14a, 14b)의 손상이 최소화될 수 있다. 또한, 펄스 플라즈마 처리를 이용할 경우, 플라즈마 발생 장치에 펄스를 인가하여 플라즈마가 불연속적으로 발생하게 되므로 플라즈마 내 전자들에 의한 소스 및 드레인 전극(14a, 14b)의 손상이 최소화될 수 있다.However, when the remote plasma treatment is used, plasma is generated at a predetermined distance from the surfaces of the source and drain electrodes 14a and 14b, thereby minimizing damage to the source and drain electrodes 14a and 14b by electrons in the plasma. Can be. In addition, in the case of using the pulsed plasma treatment, since the plasma is discontinuously generated by applying a pulse to the plasma generating apparatus, damage to the source and drain electrodes 14a and 14b due to electrons in the plasma can be minimized.

보다 구체적으로, 상기 소스 및 드레인 전극(14a, 14b) 표면을 리모트 플라즈마 처리하는 조건은 소스 및 드레인 전극(14a,14b)을 이루는 물질 및 그 두께에 따라 상이할 수 있으나, 예를 들면, 반응 챔버의 압력은 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직하게는 1.3 x 10-2Pa일 수 있다. 한편, H2, N2, O2 또는 Ar의 유입 속도(flow rate)는 1cm3(STP)/min 내지 100cm3(STP)/min, 바람직하게는 10cm3(STP)/min일 수 있고, RF 전력은 10W 내지 1000W, 바람직하게는 100W로 유지될 수 있고, 주파수는 13.56MHz로 유지할 수 있으나, 이에 한정되는 것은 아니다.More specifically, the conditions for remote plasma treatment of the surface of the source and drain electrodes 14a and 14b may be different depending on the material of the source and drain electrodes 14a and 14b and the thickness thereof. The pressure of may be 1.3 x 10 -3 Pa to 1.3 x 10 -1 Pa, preferably 1.3 x 10 -2 Pa. Meanwhile, the flow rate of H 2 , N 2 , O 2 or Ar may be 1 cm 3 (STP) / min to 100 cm 3 (STP) / min, preferably 10 cm 3 (STP) / min, RF power may be maintained at 10W to 1000W, preferably 100W, and the frequency may be maintained at 13.56MHz, but is not limited thereto.

한편, 상기 소스 및 드레인 전극(14a, 14b)의 표면을 펄스 플라즈마 처리하는 조건은 소스 및 드레인 전극(14a,14b)을 이루는 물질 및 그 두께에 따라 상이할 수 있으나, 예를 들면, 반응 챔버의 압력은 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직 하게는 1.3 x 10-2Pa일 수 있다. 한편, H2, N2, O2 또는 Ar의 유입 속도(flow rate)는 1cm3(STP)/min 내지 100cm3(STP)/min, 바람직하게는 10cm3(STP)/min일 수 있고, RF 전력은 10W 내지 1000W, 바람직하게는 100W로 유지될 수 있고, 주파수는 13.56MHz로 유지할 수 있으나, 이에 한정되는 것은 아니다.Meanwhile, the conditions for pulsed plasma treatment of the surfaces of the source and drain electrodes 14a and 14b may be different depending on the material of the source and drain electrodes 14a and 14b and the thickness thereof. The pressure may be 1.3 × 10 −3 Pa to 1.3 × 10 −1 Pa, preferably 1.3 × 10 −2 Pa. Meanwhile, the flow rate of H 2 , N 2 , O 2 or Ar may be 1 cm 3 (STP) / min to 100 cm 3 (STP) / min, preferably 10 cm 3 (STP) / min, RF power may be maintained at 10W to 1000W, preferably 100W, and the frequency may be maintained at 13.56MHz, but is not limited thereto.

전술한 바와 같이 소스 및 드레인 전극(14a, 14b) 표면을 플라즈마 처리(41)한 다음, 플라즈마 처리된 소스 및 드레인 전극(14a, 14b) 표면에 잉크젯 프린팅법을 이용하여 자기조립단층막(16)을 형성한다. 즉, 도 2에 도시된 바와 같이, 자기조립단층막 형성 재료(52)를 잉크젯 프린터의 노즐(50)을 이용하여 플라즈마 처리된 소스 및 드레인 전극(14a, 14b) 표면에 공급한다. 이로써, 별도의 패터닝 공정없이도 자기조립단층막(16)을 소스 및 드레인 전극(14a, 14b) 상부에 형성할 수 있다. 예를 들어, 자기조립단층막 형성 재료(52)를 소스 및 드레인 전극(14a, 14b)이 구비된 기판(11) 상부에 스핀 코팅한 다음 열처리 등의 과정을 거쳐 성막한 경우에는, 소스 및 드레인 전극(14a, 14b) 표면에만 자기조립단층막이 구비되도록 별도의 패터닝이 필요하다. 이 때, 패터닝 공정에 소요되는 추가 시간 및 비용과 상기 패터닝 공정으로 제거되는 자기조립 단층막 재료를 고려하면 생산성이 저하될 수 있다. 그러나, 본 발명에서와 같이 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성할 경우, 자기조립단층막을 형성하고자 하는 영역, 예를 들면 소스 및 드레인 전극 표면에만 자기조립단층막을 선택적으로 형성할 수 있어, 별도의 패터닝이 필요치 않게 된다. 이로써, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.As described above, the surface of the source and drain electrodes 14a and 14b are plasma-treated 41 and then the self-assembled monolayer film 16 is formed on the surface of the plasma-treated source and drain electrodes 14a and 14b by inkjet printing. To form. That is, as shown in FIG. 2, the self-assembled monolayer film forming material 52 is supplied to the surface of the plasma-treated source and drain electrodes 14a and 14b using the nozzle 50 of the inkjet printer. As a result, the self-assembled monolayer film 16 can be formed on the source and drain electrodes 14a and 14b without a separate patterning process. For example, when the self-assembled monolayer film forming material 52 is spin-coated on the substrate 11 provided with the source and drain electrodes 14a and 14b and then formed by heat treatment or the like, the source and drain Separate patterning is required so that the self-assembled monolayer film is provided only on the surfaces of the electrodes 14a and 14b. In this case, productivity may be reduced in consideration of the additional time and cost required for the patterning process and the self-assembled monolayer material removed by the patterning process. However, when the self-assembled monolayer film is formed by using the inkjet printing method as in the present invention, the self-assembled monolayer film can be selectively formed only in the region where the self-assembled monolayer film is to be formed, for example, the source and drain electrode surfaces. There is no need for separate patterning. As a result, productivity of the organic thin film transistor may be improved.

상기 잉크젯 프린팅법을 수행하는 순서의 일예는 도 3을 참조한다. 도 3에 따르면, 소스 및 드레인 전극(14a, 14b)가 구비된 기판(11)을 잉크젯 프린터에 장착한 다음, 프리(pre)-프린팅 공정, 기판 프리(pre)-배열, 자동 배열, 프린팅 및 기판 탈착의 과정을 거치게 된다. 상기 프리(pre)-프린팅 공정은 본래 프린팅 공정의 준비 과정으로서 캡핑 공정, 퍼징 공정, 드롭 분석 공정 및 세정 공정을 거치게 된다. 상기 도 3에서 설명된 바와 같은 잉크젯 프린팅법은 다수의 공지된 여러 잉크젯 프린팅법의 일예를 설명한 것일 뿐, 상기 잉크젯 프린팅법이 이에 한정되는 것은 아니다.An example of a procedure of performing the inkjet printing method is described with reference to FIG. 3. According to Fig. 3, a substrate 11 having source and drain electrodes 14a and 14b is mounted in an inkjet printer, followed by a pre-printing process, a substrate pre-arrangement, an automatic arrangement, printing and It goes through the process of substrate removal. The pre-printing process is originally a preparation process of the printing process, and goes through a capping process, a purging process, a drop analysis process, and a cleaning process. The inkjet printing method as described in FIG. 3 is merely an example of many known inkjet printing methods, and the inkjet printing method is not limited thereto.

도 1 중, 자기조립단층막 형성 재료(52)는 소스 및 드레인 전극(14a, 14b)과 접착력이 우수하고, 상기 소스 및 드레인 전극(14a, 14b)와 후술할 유기 반도체층(15) 간의 접촉 저항을 감소시킬 수 있는 재료라면 공지된 재료 중에서 임의로 선택될 수 있으며, 이는 공지된 자기조립단층막 형성 재료 중에서 당업자에게 용이하게 선택될 수 있는 것이다. 예를 들어, 상기 자기조립단층막 형성 재료는 실란계 물질 등일 수 있으며, 이는 용매와 혼합된 혼합물의 형태로, 플라즈마 처리된 소스 및 드레인 전극(14a, 14b) 표면에 공급될 수 있다.In Fig. 1, the self-assembled monolayer film forming material 52 has excellent adhesion with the source and drain electrodes 14a and 14b, and contacts between the source and drain electrodes 14a and 14b and the organic semiconductor layer 15 to be described later. Any material capable of reducing resistance can be arbitrarily selected from known materials, which can be easily selected by those skilled in the art from known self-assembled monolayer film forming materials. For example, the self-assembled monolayer film forming material may be a silane-based material or the like, which may be supplied to the surface of the plasma-treated source and drain electrodes 14a and 14b in the form of a mixture mixed with a solvent.

전술한 바와 같이 자기조립단층막(16)을 형성한 다음, 유기 반도체층(15)을 형성한다. 상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.As described above, the self-assembled monolayer film 16 is formed, and then the organic semiconductor layer 15 is formed. Examples of the organic semiconductor material for forming the organic semiconductor layer 15 include pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene and alpha-5-ti. Offen, alpha-4-thiophene, perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and Derivatives thereof, perylene tetracarboxylic dianhydride and derivatives thereof, polythiophene and derivatives thereof, polyparaphenylenevinylene and derivatives thereof, polyparaphenylene and derivatives thereof, polyfluorene and Derivatives thereof, polythiophenevinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, phthalocyanine and derivatives thereof with or without metals, pyromellitic dianhydrides and derivatives thereof, Which it includes pyromellitic diimide ticks and derivatives thereof may be used.

상기 유기 반도체층(15)는 통상의 증착법 또는 인쇄법을 이용하여 형성될 수 있다.The organic semiconductor layer 15 may be formed using a conventional deposition method or a printing method.

상기 유기 반도체층(15) 상부에는 게이트 전극(12)과 유기 반도체층(15)를 절연시키는 절연층(13)이 구비된다. 상기 절연층(13)은 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 이루어지거나, 폴리스티렌 등과 같은 절연성 유기물로 이루어질 수 있다. 이와 같은 절연층(13)은 통상의 증착법을 이용하여 형성되거나, 절연성 유기물을 포함한 페이스트를 인쇄함으로써 형성될 수 있다.An insulating layer 13 is provided on the organic semiconductor layer 15 to insulate the gate electrode 12 from the organic semiconductor layer 15. The insulating layer 13 may be made of an inorganic material such as silicon oxide, silicon nitride, or an insulating organic material such as polystyrene. The insulating layer 13 may be formed using a conventional deposition method, or may be formed by printing a paste containing an insulating organic material.

상기 절연층(13) 상부에는 소정 패턴의 게이트 전극(12)이 형성되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. A gate electrode 12 having a predetermined pattern is formed on the insulating layer 13. The gate electrode 12 may be made of, for example, a metal or an alloy of a metal such as Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, or Al: Nd, Mo: W alloy, but is not limited thereto. It doesn't happen.

본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다. 예를 들면, 도 4에 도시된 바와 같이, 기판(11), 게이트 전극(12), 절연층(13), 소스 및 드레인 전극(14a, 14b), 자기조립단층막(16) 및 유기 반도체층(15)이 순차적으로 적층된 구조를 가질 수 있다. 상기 자기조립단층막(16)의 형성 단계는 전술한 바를 참조한다.The thin film transistor of the present invention may be formed to not only have a stacked structure as described above but also have various stacked structures. For example, as shown in FIG. 4, the substrate 11, the gate electrode 12, the insulating layer 13, the source and drain electrodes 14a and 14b, the self-assembled monolayer film 16, and the organic semiconductor layer 15 may have a stacked structure. The formation of the self-assembled monolayer film 16 is described above.

전술한 바와 같은 방법에 따라 제조된 박막 트랜지스터는 LCD 또는 유기 발광 표시 장치와 같은 평판 표시 장치에 구비될 수 있다. The thin film transistor manufactured according to the above-described method may be provided in a flat panel display such as an LCD or an organic light emitting display.

도 5는 평판 표시 장치의 한 구현예인 유기 발광 표시 장치에 도 1에 도시된 바와 같은 유기 박막 트랜지스터를 적용한 것을 나타낸 것이다. FIG. 5 illustrates that an organic thin film transistor as illustrated in FIG. 1 is applied to an organic light emitting diode display that is an embodiment of a flat panel display.

도 5는 유기 발광 표시 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자가 구비되어 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. FIG. 5 illustrates one subpixel of an organic light emitting diode display, and each subpixel includes an organic light emitting diode as a self-luminous element, and includes at least one thin film transistor.

이러한 유기 발광 표시장치는 유기 발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다. The organic light emitting diode display has various pixel patterns according to the color of light emitted from the organic light emitting diode, and preferably includes red, green, and blue pixels.

도 5에 도시된 바와 같이, 기판(21) 상에는 소스 및 드레인 전극(24a, 24b), 자기조립단층막(16), 유기 반도체층(25), 절연층(23) 및 게이트 전극(22)이 구비되어 있다. 이에 관한 상세한 설명은 전술한 바를 참조한다.As shown in FIG. 5, the source and drain electrodes 24a and 24b, the self-assembled monolayer film 16, the organic semiconductor layer 25, the insulating layer 23, and the gate electrode 22 are formed on the substrate 21. It is provided. Detailed description thereof will be described above.

유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(27)을 형성한다. 상기 패시베이션층(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다. After the organic semiconductor layer 25 is formed, the passivation layer 27 is formed to cover the thin film transistor 20. The passivation layer 27 may be formed of a single layer or a plurality of layers, and may be formed of an organic material, an inorganic material, or an organic / inorganic composite.

상기 패시베이션층(27)의 상부에는 화소정의막(28)에 따라, 유기 발광 소자(30)의 유기 발광막(32)을 형성한다. The organic emission layer 32 of the organic light emitting element 30 is formed on the passivation layer 27 according to the pixel definition layer 28.

상기 유기 발광 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다. The organic light emitting element 30 emits red, green, and blue light in accordance with the flow of current to display predetermined image information. The organic light emitting element 30 is one of the source and drain electrodes 24a and 24b of the thin film transistor 20. The pixel electrode 31 connected to the electrode, the counter electrode 33 provided to cover all the pixels, and the organic light emitting film 32 disposed between the pixel electrode 31 and the counter electrode 33 to emit light. It is composed. The present invention is not necessarily limited to the above structure, and the structures of various organic light emitting display devices may be applied as it is.

상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다. The organic light emitting film 32 may be a low molecular or polymer organic film. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) may be used. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다. The organic layer as described above is not necessarily limited thereto, and various embodiments may be applied.

상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다. The pixel electrode 31 functions as an anode electrode, and the counter electrode 33 functions as a cathode electrode. Of course, the polarities of the pixel electrode 31 and the counter electrode 33 may be reversed. .

액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다. In the case of the liquid crystal display, unlike this, a lower alignment layer (not shown) covering the pixel electrode 31 is formed, thereby completing the manufacture of the lower substrate of the liquid crystal display.

이렇게 본 발명에 따른 박막 트랜지스터는 도 5에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다. As described above, the thin film transistor according to the present invention may be mounted in each subpixel as shown in FIG. 5, or may be mounted in a driver circuit (not shown) in which an image is not implemented.

그리고, 유기 발광 표시 장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.The organic light emitting diode display is suitable for using a flexible plastic substrate as the substrate 21.

전술한 바와 같은 본 발명에 따르면, 소스 및 드레인 전극 표면을 플라즈마 처리한 다음, 플라즈마 처리된 소스 및 드레인 전극 표면에 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하므로, 소스 및 드레인 전극과 자기조립단층막 간의 접착력이 향상됨은 물론, 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하므로, 별도의 자기조립단층막 패터닝 과정이 생략될 수 있어, 불필요한 자기조립단층막 형성 재료를 낭비 등을 방지할 수 있는 바, 유기 박막 트랜지스터의 생산성을 향상시킬 수 있다.According to the present invention as described above, since the self-assembled monolayer film is formed on the surface of the source and drain electrodes by plasma treatment, and then ink jet printing, the source and drain electrodes and the self-assembled monolayer are formed. Since the adhesion between the films is improved, as well as the self-assembled monolayer film is formed by using the inkjet printing method, a separate self-assembled monolayer patterning process can be omitted, thereby preventing unnecessary waste of the self-assembled monolayer film forming material. The productivity of the organic thin film transistor can be improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (4)

게이트 전극; A gate electrode; 상기 게이트 전극과 절연된 소스 및 드레인 전극;Source and drain electrodes insulated from the gate electrode; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층;An organic semiconductor layer insulated from the gate electrode and electrically connected to the source and drain electrodes; 상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층; 및An insulating layer insulating the gate electrode from the source and drain electrodes and the organic semiconductor layer; And 상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer);A self assembly monolyer formed on the surface of the source and drain electrodes; 을 포함하는 유기 박막 트랜지스터의 제조 방법에 있어서,In the method of manufacturing an organic thin film transistor comprising: 상기 소스 및 드레인 전극 표면을 플라즈마 처리하는 단계; 및Plasma treating the source and drain electrode surfaces; And 상기 플라즈마 처리된 소스 및 드레인 전극 표면에 자기조립단층막을 잉크젯 프린팅법을 이용하여 형성하는 단계;Forming a self-assembled monolayer film on the plasma-treated source and drain electrode surfaces by inkjet printing; 를 포함하고,Including, 상기 플라즈마 처리 단계를 리모트 플라즈마 또는 펄스 플라즈마를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.And performing the plasma processing step using a remote plasma or a pulsed plasma. 제1항에 있어서,The method of claim 1, 상기 플라즈마 처리 단계를 H2, N2, O2 또는 Ar 플라즈마를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.And performing the plasma treatment step using H 2 , N 2 , O 2 or Ar plasma. 삭제delete 제1항 또는 제2항의 방법으로 제조된 유기 박막 트랜지스터로서, An organic thin film transistor manufactured by the method of claim 1 or 2, 게이트 전극; A gate electrode; 상기 게이트 전극과 절연된 소스 및 드레인 전극;Source and drain electrodes insulated from the gate electrode; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층;An organic semiconductor layer insulated from the gate electrode and electrically connected to the source and drain electrodes; 상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층; 및An insulating layer insulating the gate electrode from the source and drain electrodes and the organic semiconductor layer; And 상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer);A self assembly monolyer formed on the surface of the source and drain electrodes; 을 포함하는 유기 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시 장치.A flat panel display comprising an organic thin film transistor comprising a.
KR1020060067275A 2006-07-19 2006-07-19 A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method KR100777741B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060067275A KR100777741B1 (en) 2006-07-19 2006-07-19 A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060067275A KR100777741B1 (en) 2006-07-19 2006-07-19 A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method

Publications (1)

Publication Number Publication Date
KR100777741B1 true KR100777741B1 (en) 2007-11-19

Family

ID=39080203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067275A KR100777741B1 (en) 2006-07-19 2006-07-19 A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method

Country Status (1)

Country Link
KR (1) KR100777741B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089313A (en) * 1999-12-21 2002-11-29 플라스틱 로직 리미티드 Inkjet-fabricated intergrated circuits
KR20060058454A (en) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display therewith

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089313A (en) * 1999-12-21 2002-11-29 플라스틱 로직 리미티드 Inkjet-fabricated intergrated circuits
KR20060058454A (en) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display therewith

Similar Documents

Publication Publication Date Title
US7687802B2 (en) Organic thin film transistor and organic light emitting display device including the same
KR100683766B1 (en) Flat panel display and method for fabricating the same
KR100647660B1 (en) A thin film transistor, and a flat panel display employing the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
JP2006148097A (en) Organic light emitting element and its manufacturing method
KR101671342B1 (en) Organic light emitting devices and method of manufacturing the same
JP4425774B2 (en) Vertical field effect transistor, vertical field effect transistor manufacturing method therefor, and flat panel display device including the same
KR100932935B1 (en) Organic light emitting device and organic light emitting display device including the same
KR100670407B1 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same
KR100751360B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100777741B1 (en) A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method
KR100730192B1 (en) A thin film transistor and a method for preparing a conductive layer
KR100741099B1 (en) Flat panel display and method for fabricating the same
KR20060121099A (en) Organic field-effect transistor, method for manufacturing of the same, and flat panel display comprising the same
KR100730188B1 (en) Method of manufacturing organic thin film transistor and organic thin film transistor manufactured by the method
KR100777739B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
KR100637250B1 (en) Organic light emitting display apparatus and method of manufacturing the same
KR100730189B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100730185B1 (en) Method for preparing an organic thin film transistor, organic thin film transistor and flat panel display device comprising the same
KR100787430B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
KR100592277B1 (en) Thin film transistor, method of manufacturing same and flat panel display device having same
KR100741102B1 (en) Method for preparing organic thin film transistor, the organic thin film transistor and flat display device comprising the organic thin film transistor
KR100730187B1 (en) A organic thin film transistor and a method for preparing the same
KR20070024171A (en) Flat panel display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee