KR100773349B1 - 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 - Google Patents
커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 Download PDFInfo
- Publication number
- KR100773349B1 KR100773349B1 KR1020060105266A KR20060105266A KR100773349B1 KR 100773349 B1 KR100773349 B1 KR 100773349B1 KR 1020060105266 A KR1020060105266 A KR 1020060105266A KR 20060105266 A KR20060105266 A KR 20060105266A KR 100773349 B1 KR100773349 B1 KR 100773349B1
- Authority
- KR
- South Korea
- Prior art keywords
- control voltage
- memory cell
- redundancy
- normal
- memory device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
Claims (9)
- 노멀 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 데이터를 저장하는 노멀 메모리 셀을 구비하는 노멀 메모리 셀 어레이;리던던시 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 소스 라인에 연결된 제2전극을 가진 플로팅 바디를 가지며 데이터를 저장하는 리던던시 메모리 셀을 구비하는 리던던시 메모리 셀 어레이; 및상기 노멀 워드 라인으로 제1 제어 전압을 인가하고, 상기 리던던시 워드 라인으로 상기 제1 제어 전압과 다른 제2 제어 전압을 인가하는 제어부를 구비하는 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제1항에 있어서, 상기 반도체 메모리 장치는상기 제2 제어 전압의 절대치가 상기 제1 제어 전압의 절대치보다 큰 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제1항에 있어서, 상기 제어부는라이트 동작시 상기 비트 라인과 상기 노멀 워드 라인 사이의 전압차보다 상기 비트 라인과 상기 리던던시 워드 라인 사이의 전압차가 크도록 상기 제1 제어 전압 및 상기 제2 제어 전압을 인가하는 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제1항에 있어서, 상기 제어부는데이터 유지 동작시 상기 반도체 메모리 장치가 "하이"레벨의 데이터를 저장할 때 불량률이 높으면 상기 제1 제어 전압과 상기 제1 제어 전압보다 낮은 상기 제2 제어 전압을 인가하고, "로우"레벨의 데이터를 저장할 때 불량률이 높으면 상기 제1 제어 전압과 상기 제1 제어 전압보다 높은 상기 제2 제어 전압을 인가하는 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제1 노멀 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 소스 라인에 연결된 제2전극과 제2 노멀 워드 라인에 연결된 백 게이트를 가진 플로팅 바디를 가지며 데이터를 저장하는 노멀 메모리 셀을 구비하는 노멀 메모리 셀 어레이;제1 리던던시 워드 라인에 연결된 게이트와 비트 라인에 연결된 제1전극과 소스 라인에 연결된 제2전극과 제2 리던던시 워드 라인에 연결된 백 게이트를 가진 플로팅 바디를 가지며 데이터를 저장하는 리던던시 메모리 셀을 구비하는 리던던시 메모리 셀 어레이; 및상기 제1 노멀 워드 라인으로 제1 제어 전압을 인가하고, 상기 제1 리던던시 워드 라인으로 상기 제1 제어 전압과 다른 제2 제어 전압을 인가하고, 상기 제2 노멀 워드 라인으로 제3 제어 전압을 인가하고, 상기 제2 리던던시 워드 라인으로 상기 제3 제어 전압과 다른 제4 제어 전압을 인가하는 제어부를 구비하는 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제5항에 있어서, 상기 반도체 메모리 장치는상기 제4 제어 전압의 절대치가 상기 제3 제어 전압의 절대치보다 큰 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제6항에 있어서, 상기 제어부는라이트 동작시 상기 제1 제어 전압과 상기 제3 제어 전압 및 상기 제2 제어 전압과 상기 제4 제어 전압을 각각 동기시켜 인가하는 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제7항에 있어서, 상기 반도체 메모리 장치는상기 제2 제어 전압의 절대치가 상기 제1 제어 전압의 절대치보다 큰 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
- 제6항에 있어서, 상기 제어부는데이터 유지 동작시 상기 반도체 메모리 장치가 "하이"레벨의 데이터를 저장 할 때 불량률이 높으면 상기 제1 제어 전압과 상기 제1 제어 전압보다 낮은 상기 제2 제어 전압을 인가하고, "로우"레벨의 데이터를 저장할 때 불량률이 높으면 상기 제1 제어 전압과 상기 제1 제어 전압보다 높은 상기 제2 제어 전압을 인가하는 것을 특징으로 하는 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060105266A KR100773349B1 (ko) | 2006-10-27 | 2006-10-27 | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060105266A KR100773349B1 (ko) | 2006-10-27 | 2006-10-27 | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100773349B1 true KR100773349B1 (ko) | 2007-11-05 |
Family
ID=39060818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060105266A KR100773349B1 (ko) | 2006-10-27 | 2006-10-27 | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100773349B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100892732B1 (ko) | 2008-01-02 | 2009-04-10 | 주식회사 하이닉스반도체 | 1-트랜지스터형 디램 구동 방법 |
KR100919573B1 (ko) * | 2007-07-04 | 2009-10-01 | 주식회사 하이닉스반도체 | 1-트랜지스터형 디램 |
KR100920844B1 (ko) | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7733718B2 (en) | 2007-07-04 | 2010-06-08 | Hynix Semiconductor, Inc. | One-transistor type DRAM |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040048029A (ko) * | 2002-12-02 | 2004-06-07 | 주식회사 하이닉스반도체 | 확장 메모리 부를 구비한 강유전체 메모리 장치 |
KR20050090207A (ko) * | 2004-03-08 | 2005-09-13 | 주식회사 하이닉스반도체 | 계층적 비트 라인 구조를 갖는 메모리 장치 |
KR20050108500A (ko) * | 2004-05-12 | 2005-11-17 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 리던던시 회로 |
-
2006
- 2006-10-27 KR KR1020060105266A patent/KR100773349B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040048029A (ko) * | 2002-12-02 | 2004-06-07 | 주식회사 하이닉스반도체 | 확장 메모리 부를 구비한 강유전체 메모리 장치 |
KR20050090207A (ko) * | 2004-03-08 | 2005-09-13 | 주식회사 하이닉스반도체 | 계층적 비트 라인 구조를 갖는 메모리 장치 |
KR20050108500A (ko) * | 2004-05-12 | 2005-11-17 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 리던던시 회로 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100919573B1 (ko) * | 2007-07-04 | 2009-10-01 | 주식회사 하이닉스반도체 | 1-트랜지스터형 디램 |
US7733718B2 (en) | 2007-07-04 | 2010-06-08 | Hynix Semiconductor, Inc. | One-transistor type DRAM |
KR100892732B1 (ko) | 2008-01-02 | 2009-04-10 | 주식회사 하이닉스반도체 | 1-트랜지스터형 디램 구동 방법 |
US7724569B2 (en) | 2008-01-02 | 2010-05-25 | Hynix Semiconductor Inc. | 1-transistor type DRAM driving method with an improved write operation margin |
KR100920844B1 (ko) | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7522464B2 (en) | Dynamic memory refresh configurations and leakage control methods | |
US9412432B2 (en) | Semiconductor storage device and system provided with same | |
US7304902B2 (en) | Pre-charge voltage supply circuit of semiconductor device | |
US7085153B2 (en) | Semiconductor memory cell, array, architecture and device, and method of operating same | |
US8593883B2 (en) | Semiconductor memory device and driving method thereof | |
US20120106277A1 (en) | Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method | |
US10157685B2 (en) | Memory device and operating method thereof | |
US7773444B2 (en) | Semiconductor memory device and data write and read methods thereof | |
JP2009070480A (ja) | 半導体記憶装置 | |
KR102280872B1 (ko) | 기록 보조 전압 부스트를 이용하는 메모리 회로 | |
EP2973569A1 (en) | High speed and low power sense amplifier | |
US20180247686A1 (en) | Semiconductor device capable of reducing power consumption | |
US7359271B2 (en) | Gate induced drain leakage current reduction by voltage regulation of master wordline | |
US6385115B1 (en) | Semiconductor memory device with sense amplifier power supply configuration capable of supplying stable power supply voltage to sense amplifiers | |
KR100773349B1 (ko) | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 | |
US7379381B1 (en) | State maintenance pulsing for a memory device | |
KR20090075063A (ko) | 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법 | |
JP4348545B2 (ja) | 低電圧用半導体メモリ装置 | |
US20040141396A1 (en) | Dram refresh scheme with flexible frequency for active and standby mode | |
US20070109905A1 (en) | Semiconductor memory device for achieving high reliability without increasing process complexity and cost | |
JP2005243158A (ja) | ダイナミック型半導体記憶装置 | |
CN111951844B (zh) | 半导体装置的数据感测电路 | |
US7173873B2 (en) | Device and method for breaking leakage current path | |
US6961275B2 (en) | Device and method for breaking leakage current path of memory device and structure of memory device | |
KR20070078934A (ko) | 분리소자 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 13 |