KR100772646B1 - 반도체 패키지 - Google Patents

Abstract

개시된 반도체 패키지는 열방출 효과를 극대화시키면서 정전기 및 역전압으로부터 LED칩을 보호할 수 있도록 하기 위해, 기판내에 바리스터 재질의 층을 포함시키되 그 바리스터 재질의 층을 사이에 두고 제 1 및 제 2내부 전극을 형성시키고, 그 기판의 발광소자 실장영역 아래에는 열경유체를 매입시키되, 그 열경유체에는 바리스터 재질의 층내에서 그 일부가 그 제 1 및 제 2내부 전극과 중첩되는 제 3내부 전극을 형성하고, 그 열경유체의 저면에는 그 기판의 저면에 노출되는 열방출 전극을 형성시킨 것이다.

Description

반도체 패키지{Semiconductor package}

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도,

도 2는 도 1의 "A"부분을 확대하여 도시한 도면,

도 3은 도 1의 바리스터 재질의 층의 내부를 분해한 사시도,

도 4는 도 1의 반도체 패키지의 SMD면을 도시한 도면이다.

< 도면의 주요부분에 대한 부호의 설명 >

10 : LED칩 12 : 하부 기판

14 : 상부 기판 16 : 와이어

18, 20 : 패턴 전극 22 : 열경유체

24 : 제 1내부 전극 26 : 제 2내부 전극

28 : 제 3내부 전극 30 : 열방출 전극

33 : 반사판

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 열방출 및 ESD 방지를 행하도록 한 반도체 패키지에 관한 것이다.

발광 다이오드는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자로서, 전극에 순방향의 바이어스 전압을 가하면 재료에 의해 정해지는 파장의 가시 광선을 방사하는 다이오드이다.

현재 발광 다이오드는 저전력, 고효율, 고휘도 및 장수명 등의 장점을 갖고 있어서 전자부품에 패키지 형태로 많이 채택되고 있다.

이러한 발광 다이오드를 이용한 반도체 패키지들에서 특성 열화 및 고장의 가장 큰 원인으로 들 수 있는 것은 열적 스트레스(thermal stress)에 있다. LED소자들을 직접 동일 기판상에 고밀도 실장시켜 신호등이나 조명설비 등으로 이용하는 경우 LED소자들은 더욱 많은 열을 발산하며, 총 발광면적에 비례하여 방열량이 증대되는 경향이 있다.

특히, 청색 LED의 경우 다른 색깔의 고휘도 LED에 비하여 상대적으로 높은 구동전압을 가지므로 온도가 증가하는 현상을 보인다. 더 나아가 조명설비의 면적이 클수록 LED소자가 고밀도로 실장될수록 LED의 특성 열화 및 고장 발생은 더욱 심화될 것이다. 그러나, 기존의 발광장치들은 방열 특성이 양호하지 못하여 대면적에 고밀도 LED소자 실장에는 한계가 있다.

한편으로, 그 발광 다이오드는 정전기 또는 역전압에 취약하다는 단점이 있다. 그래서, 엘이디 패키지에 채용된 엘이디 칩은 정전기 및 역전압에 약하다는 이유로 인해, 제너 다이오드를 엘이디 칩과 병렬로 연결하여 정전기 및 역전압 대책용으로 사용하고 있다.

그러나, 엘이디 칩과 병렬로 제너 다이오드를 일체로 패키징을 하는 방법은 추가되는 공정에 따른 공간의 제약, 공정수의 증가 및 추가 실장에 따른 사이즈의 증가, 제조 비용 증가 등의 문제가 있다.

또한, 엘이디 칩과 동일한 평면에 놓은 제너 다이오드에 의해 엘이디 칩에서 생성된 빛의 산란 및 굴절 등의 부작용으로 인해 지향각이나 빛의 효율적인 제어에 제약을 받아 왔다. 그리하여, 빛의 효율적인 이용을 위해 엘이디 칩 자체의 정전기 내성을 증가시키는 방법, 및 제너 다이오드를 별도의 캐비티에 임베드(embad)시키는 방법 등이 사용된다. 후자의 방법이 전자의 방법에 비해 광 효율이나 지향각에서 유리하지만, 제조 공정이 복잡하고 비용이 많이 드는 단점이 있다.

또한, 자동차 등의 분야에서는 LED칩에서 발생하는 열 이외에도 기타 부품(예컨대, 엔진)에서 발생되는 열이 문제가 되어 기판에서 LED칩 바로 밑으로 열방출을 할 수 있는 구조를 원하고 있으며, 또한 이는 애노드/캐소드 전극과 절연되는 것을 요구하고 있는 실정이다.

본 발명은 상기한 종래의 사정을 감안하여 제안된 것으로, 열방출 효과를 극대화시키면서 정전기 및 역전압으로부터 LED칩을 보호할 수 있도록 한 반도체 패키지를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지는, 발광소자가 실장되는 발광소자 실장영역이 형성되고 제 1 및 제 2패턴 전극이 형성된 기판을 포함하는 반도체 패키지에 있어서,

상기 기판내에는 바리스터 재질의 층이 포함되되 상기 바리스터 재질의 층을 사이에 두고 제 1 및 제 2내부 전극이 형성되고,

상기 기판의 발광소자 실장영역 아래에는 열경유체가 매입되되, 상기 열경유체에는 상기 바리스터 재질의 층내에서 그 일부가 상기 제 1 및 제 2내부 전극과 중첩되는 제 3내부 전극이 형성되고, 상기 열경유체의 저면에는 상기 기판의 저면에 노출되는 열방출 전극이 형성된 것을 특징으로 한다.

그리고, 상기 열경유체는 Cu, CuW, CuMo의 금속체로 된 슬러그 또는 AlN, BN, BeO의 세라믹에 금속물질을 코팅한 슬러그로 이루어진다.

그리고, 상기 제 1내부 전극은 일단이 상기 제 1패턴 전극과 접속되고, 상기 제 2내부 전극은 일단이 상기 제 2패턴 전극과 접속된다.

그리고, 상기 열방출 전극이 접지 전극이고, 상기 열방출 전극은 상기 제 1 및 제 2패턴 전극에 대해 절연된다.

그리고, 상기 열방출 전극의 일면에 열방출 홈 또는 열방출 구멍을 추가로 형성시켜도 무방하다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지에 대하여 설명하면 다음과 같다. 이하에서는 엘이디(LED) 패키지를 최적의 실시예로 하여 설명한다. 그리고, 본 발명의 반도체 패키지는 세라믹 패키지, 플라스틱 패키지, 리드 프레임 타입 패키지, 플라스틱 + 리드 프레임 타입 패키지 등 모든 SMD 타입 패키지에 적용가능한 것으로 보면 된다.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이고, 도 2는 도 1의 "A"부분을 확대하여 도시한 도면이며, 도 3은 도 1의 바리스터 재질의 층의 내부를 분해한 사시도이고, 도 4는 도 1의 반도체 패키지의 SMD면을 도시한 도면이다.

본 발명의 실시예의 반도체 패키지는, LED칩(10); 그 LED칩(10)이 실장되는 하부 기판(12); 그 하부 기판(12)상에 배치되며 상기 LED칩(10)이 실장되는 영역에 상응하는 영역에 캐비티가 형성된 상부 기판(14); 상기 하부 기판(12)에 소정 형태로 형성되고 와이어(16)를 매개로 하여 LED칩(10)에 접속된 패턴 전극(18, 20); 및 상기 LED칩(10)을 둘러싸도록 상기 상부 기판(14)의 캐비티 내측면을 따라 설치된 반사판(32)을 포함한다.

여기서, 상기 상부 기판(14)의 재질로는 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리 카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic), 및 플라스틱 등을 들 수 있다. 그리고, 상기 하부 기판(12)도 상술한 상부 기판(14)의 재질과 동일한 것으로 보면 된다.

상기 패턴 전극(18, 20)은 상호 이격되게 형성된 애노드 전극(18)과 캐소드 전극(20)으로 이루어진다. 그 애노드 전극(18) 및 캐소드 전극(20)는 통상적으로 Ag/Ni/Ag(Au)층으로 이루어진다.

상기 애노드 전극(18)은 상기 하부 기판(12)상에서 캐소드 전극(20)과의 전기적인 절연을 위해 이격되게 일측 상면에 형성된다. 그리고, 상기 애노드 전극(18)은 상기 하부 기판(12)의 저면에도 형성되는데, 그 하부 기판(12)의 저면에 형성된 애노드 전극(18)은 상기 하부 기판(12)의 상면에 형성된 애노드 전극(18)이 연장되는 형태이어도 되고 상기 하부 기판(12)의 상면에 형성된 애노드 전극(18)과 분리되어 있지만 전기적으로 연결되는 형태이어도 된다.

상기 캐소드 전극(20)은 상기 애노드 전극(18)과는 반대방향으로 형성되면서 상기 애노드 전극(18)에 대한 설명에서와 같이 형성된다. 물론, 필요에 따라서는 그 애노드 전극(18)을 캐소드 전극으로 하고 캐소드 전극(20)을 애노드 전극으로 교체할 수도 있는데, 이 경우에는 구동전원 인가방식을 반대로 하면 된다.

상기 상부 기판(14)의 캐비티의 내측면에는 반사판(32)이 설치되는데 LED칩(10)의 측면에서 발광된 광이 그 반사판(32)에서 반사되어 전면으로 발광될 수 있도록 하기 위해 상기 상부 기판(14)의 캐비티의 경사각을 대략 0∼45도 정도로 한다. 바람직하게, 상기 반사판(32)은 별도로 제작하여 실리콘계 본딩재에 의해 상기 상부 기판(14)의 캐비티 내측면에 설치하기도 한다. 다르게는, 저온동시소성세라믹(Low Temperature Co-fired Ceramic) 공법을 이용할 경우, 상기 반사판(32)은 세라믹 표면에 2∼20미크론의 Ag를 인쇄후 저온동시소성세라믹(Low Temperature Co-fired Ceramic) 공법으로 소결하고 나서 그 Ag소결면위에 2∼10미크론의 Ni를 도금하고 난 후 2∼10미크론의 Ag(Au)를 재차 도금함에 의해 제작된다. 저온동시소성세라믹 공법에 의한 소결시 25℃에서 시작하여 2℃/min씩 상승시켜 830∼900℃에 도달하게 되면 20분 정도 유지시킨 후에 2℃/min씩 하강하여 25℃에 도달하면 소결을 종료한다. 위에서 언급한 도금 및 소성조건은 일반적인 것으로서 조성 및 첨가제에 의해서 다소의 차이가 있다.

한편, 상기 반사판(32)의 하단부가 애노드 전극(18) 및 캐소드 전극(20)과 약간 이격되어 있는데, 이는 반사판(32)과 전극(18, 20)을 절연시키기 위한 것으로서 LED칩(10)의 측면에서 발광된 빛이 상부 기판(14)의 몸체내로 흡수(새는)되는 것을 방지하기 위해 그 이격치는 적을수록 좋다. 물론, 그격치를 없게 할 수도 있다.

상기 하부 기판(12)내에는 바리스터 재질의 층(VS)이 포함된다. 그리고, 그 하부 기판(12)내에는 상기 바리스터 재질의 층(VS)을 사이에 두고 금속성의 제 1내부 전극(24) 및 제 2내부 전극(26)이 상호 이격되면서 평행하게 형성된다. 그 제 1내부 전극(24)의 일단은 상기 애노드 전극(18)에 접속되고, 상기 제 2내부 전극(26)의 일단은 상기 캐소드 전극(20)에 접속된다. 여기서, 상기 제 1내부 전 극(24)과 제 2내부 전극(26)은 상호 동일한 재질로 이루어짐이 바람직하다. 그리고, 그 제 1내부 전극(24)은 상기 제 1패턴 전극(18)과 일체로 제작되고 제 2내부 전극(26)은 상기 제 2패턴 전극(20)과 일체로 제작되어도 된다.

한편, 상기 하부 기판(12)의 발광소자 실장영역 아래에는 상기 LED칩(10)의 사이즈보다 넓은 사이즈를 갖는 도전성의 열경유체(22)가 해당 하부 기판(12)을 관통하도록 수직하게 매입된다. 그 열경유체(22)는 상기 제 1 및 제 2패턴 전극(18, 20)과 절연된다. 그 열경유체(22)는 상기 열경유체는 Cu 슬러그 또는 CuW, CuMo 등의 열전도도가 높고 금속의 열팽창계수가 작은 슬러그 또는 AlN, BN, BeO 등의 열전도도가 우수한 세라믹에 전기 전도도가 우수한 금속물질을 코팅한 슬러그로 이루어진다. 상기 열경유체(22)의 단면 형상을 원형, 사각형, 다각형 등으로 형성시킬 수 있다.

그리고, 상기 열경유체(22)의 중앙부에는 상기 바리스터 재질의 층(VS)내에서 그 일부가 상기 제 1 및 제 2내부 전극(24, 26)과 중첩되는 금속성의 제 3내부 전극(28)이 형성된다. 그리고, 상기 열경유체(22)의 저면에는 상기 하부 기판(12)의 저면에 노출되는 금속성의 열방출 전극(30)이 형성된다. 그리고, 그 열방출 전극(30)은 접지 전극으로 이용된다.

또한, 상기 열방출 전극(30)의 일면(저면)에는 열방출 효과를 보다 극대화하기 위해 도 2에서와 같은 열방출 홈(30a)이 형성되어도 된다. 즉, 그 열방출 홈(30a)내로의 공기의 흐름이 자연스럽게 유도되거나 그 열방출 홈(30a)을 통해 열이 신속히 빠져나가게 되므로 열방출 효과를 보다 극대화시키게 된다. 그 열방출 홈(30a)의 형상은 반구 형상, 요홈 형상 등과 같이 열방출 효과를 보다 극대화할 수 있는 형상이라면 어떠한 형상이어도 무방하다. 그리고, 도 2에서는 열방출 홈(30a)으로 도시하였으나, 홈 형상이 아닌 구멍(즉, 길이방향으로 길게 형성된 구멍)이어도 무방하다.

상기 바리스터 재질의 층(VS)은 최소한 3개의 시트가 적층된 구조이다. 즉, 도 3의 (a)에서와 같이 제 1시트(40)와 제 2시트(44) 및 제 3시트(42)가 적층된 구조이다. 열경유체(22)가 원통형인 것으로 가정하고 설명한다. 그 제 1시트(40)는 중앙에 원 형상의 구멍(40a; 열경유체(22)가 관통할 구멍임)이 형성되고 일측 단부에서 타측 단부측으로 제 1내부 전극(24)이 소정 길이로 패터닝된다. 상기 제 1내부 전극(24)의 일측 단부가 애노드 전극(18)과 접속된다. 그 제 2시트(44)는 중앙에 상기 구멍(40a)과 동일한 직경의 원 형상의 구멍(44a)이 형성되고 상기 제 1내부 전극(24)과는 반대되게 타측 단부에서 일측 단부측으로 제 2내부 전극(26)이 소정 길이로 패터닝된다. 상기 제 2내부 전극(26)의 타측 단부가 캐소드 전극(20)과 접속된다. 그 제 3시트(42)는 중앙에 상기 구멍(40a)과 동일한 직경의 원 형상의 구멍(42a; 열경유체(22)가 관통할 구멍임)이 형성되고 그 구멍(42a)을 감싸는 제 3내부 전극(28)이 패터닝되는데, 그 제 3내부 전극(28)은 해당 시트(42)의 사이즈보다 작게 패터닝된다.

상술한 내부 전극(24, 26, 28)의 패터닝 형상은 도 3의 (a)에서와 같이 직사각형이 아닌 정사각형으로 하여도 무방하다. 그리고, 필요에 따라서는, 그 제 1 및 제 2내부 전극(24, 26)을 보다 길게 하고자 할 경우에는 도 3의 (b)에서와 같이 일측 단부의 중앙, 타측 단부의 중앙이 아니라 일측 단부 또는 타측 단부가 접해 있는 양 모서리중 어느 한 모서리 부분으로 이동하여 위치하여도 무방하다. 그 어느 한 모서리 부분으로 이동하여 위치시킬 경우 상기 제 1 및 제 2내부 전극(24, 26)은 상호 대각선 방향에서 각각 수평하게 패터닝된다. 예를 들어, 도 3의 (b)에서 제 1내부 전극(24)은 해당 시트의 일측 모서리 부분에서 길이방향으로 반대쪽에 위치한 대향 모서리 부분으로 소정 길이 패터닝되고, 제 2내부 전극(26)은 해당 시트의 타측 모서리 부분에서 길이방향으로 반대쪽에 위치한 대향 모서리 부분으로 소정 길이 패터닝되며, 제 3내부 전극(28)은 도 3의 (a)에서의 제 3내부 전극(28)과 대동소이다.

도 3에서는, 상기 제 2시트(44)위에 제 3시트(42)가 적층되고 그 제 3시트(42)위에 상기 제 1시트(40)가 적층된다. 이와 같은 바리스터 재질의 층(VS)을 포함한 반도체 패키지의 저면(즉, SMD면)을 보면 도 4와 같다.

한편, 도면에는 도시하지 않았지만 상기 LED칩(10)과 열경유체(30) 사이에는 열전도도 및 밀착성이 매우 우수한 Ag 에폭시 크림이 개재된다. 이와 같은 Ag 에폭시는 열전도도가 대략 4W/mK 이하로 하이 파워 LED칩에서는 열 저항으로 작용하며, LED칩(10)과 열경유체(22)와의 접합 및 열전도를 빨리 하기 위해 LED칩(10)에 공융점 본딩(eutectic bonding)이 가능한 구조를 형성하여, 상기 LED칩(10)에서 발생되는 열을 신속하게 열경유체(22)에게로 전달하고 그 열경유체(22)를 통해 방출될 수 있게 할 뿐만 아니라, 접합계면과의 밀착성이 뛰어나기 때문에 상기 LED칩(10)과 열경유체(22) 사이의 열팽창 계수 차이에 따른 LED칩(10)의 박리를 방지한다.

그리고, 상기 LED칩(10) 바로 아래에 그 LED칩(10)의 사이즈보다 큰 사이즈의 열경유체(22)를 위치시킨 것은 그 위치가 LED칩(10)에서의 열을 가장 먼저 및 가장 많이 받는 위치이기 때문이며, 신속하게 많은 양의 열을 열경유체(22)를 통해 방열하도록 하기 위함이다.

한편, 상기 하부 기판(12)내의 바리스터 재질의 층(VS)을 LTCC, Al₂O₃, ZnO계열의 바리스터로 각각 제조할 수 있는데, 바람직하게는 ZnO계열의 바리스터로 하는 것이 가장 좋다. 왜냐하면 ZnO계열의 바리스터가 열전도도가 가장 높기 때문이다. 따라서, ZnO를 주성분으로 하는 바리스터 재질로 제조하게 되면 바리스터로서의 기능을 수행할 뿐만 아니라 바리스터 자체의 높은 열전도성으로 인해 반도체 패키지의 온도를 신속하게 낮출 수 있게 된다. 물론, 하부 기판(12)을 열전도율이 높은 바리스터 기판으로 제조하여도 된다.

도 1에서는 제 1내부 전극(24)과 제 3내부 전극(28)이 중첩되는 부분 및 제 2내부 전극(26)과 제 3내부 전극(28)이 중첩되는 부분을 바리스터라고 이해하면 된다. 그에 따라, 상기 하부 기판(12)에서의 바리스터 전압은 제 1내부 전극(24)과 제 3내부 전극(28) 사이의 거리 및 제 2내부 전극(26)과 제 3내부 전극(28) 사이의 거리에 비례하여 증가하고, 정전용량은 상기 제 1내부 전극(24)과 제 3내부 전극(28)이 겹쳐지는 부분 및 상기 제 2내부 전극(26)과 제 3내부 전극(28)이 겹쳐지는 부분의 면적의 크기에 비례하여 증가한다. 즉, 제 1 및 제 2내부 전극(24, 26)과 제 3내부 전극(28)간의 간격 및 중첩되는 면적을 이용하여 바리스터의 특성을 조절할 수 있게 되고, 내부 전극(24, 26, 28)의 수를 증가시킴으로써 바리스터의 용량을 조절할 수 있게 된다. 도 1에서는 열경유체(22)를 중심으로 좌측에 하나의 바리스터가 형성되고 우측에 하나의 바리스터가 형성된 것으로 도시되어 있지만, 그 내부 전극의 수에는 제한이 없고 원하는 바리스터의 특성 및 용량에 따라 변경가능하다.

도 1에서, 예를 들어 애노드 전극(18)을 통해 정전기 또는 역전압이 입력되면 그 입력된 정전기 또는 역전압은 제 1내부 전극(24)과 제 3내부 전극(28) 및 열경유체(22)을 통해 열방출 전극(30)(접지 전극으로 이용됨)에 의해서 제거된다.

반대로, 캐소드 전극(20)을 통해 정전기 또는 역전압이 입력되면 그 입력된 정전기 또는 역전압은 제 2내부 전극(26)과 제 3내부 전극(28) 및 열경유체(22)을 통해 열방출 전극(30)(접지 전극으로 이용됨)에 의해서 제거된다.

즉, 정전기 또는 역전압(즉, 특정한 전압 이상의 과전압)이 애노드 전극(18) 및/또는 캐소드 전극(20)으로 입력되면 거의 모든 전류가 바리스터 기능을 발휘하는 제 1내부전극(24)과 제 3내부 전극(28), 및/또는 제 2내부 전극(26)과 제 3내부 전극(28)에 의해 열경유체(22)를 거쳐 열방출 전극(30)(접지 전극으로 이용됨)으로 흐르게 되므로 LED칩(10)이 보호된다. 하기의 표는 1500Ω, 100pF의 HBM 모드에서 측정한 데이터이다.

(표)

Test 조건	break down voltage before	break down voltage after	발광특성 (시료수 : 각 7개)
2KV 10times	11.68V	12.55V	LED 발광됨
4KV 10times	11.93V	20.61V	LED 발광됨
8KV 10times	11.96V	13.58V	LED 발광됨

제너 다이오드가 없는 일반 기판의 경우 2KV를 인가하게 되면 LED가 손상되어 발광되지 않으나, 본 발명에 의한 반도체 패키지는 2KV, 4KV, 8KV를 인가하여도 LED가 발광됨을 알 수 있다. 물론, 제너 다이오드가 있는 일반 기판의 경우에는 2KV를 인가하여도 LED가 손상되지 않지만, 상기의 표를 보면 제너 다이오드를 이용하지 않고서도 본 발명의 반도체 패키지를 이용하여 ESD방지를 충분히 할 수 있음을 알 수 있다.

도 1에는 도시하지 않았으나, 상기 상부 기판(14)의 캐비티내에 LED칩(10)을 실장한 후에 실리콘(또는 에폭시)를 충전시켜도 된다. 그리하면 공기중을 통해 정전기 등이 유입되더라도 실리콘에 의해 LED칩(10)이 보호된다.

그리고, 상술한 본 발명의 반도체 패키지를 제조하는 공정에 대하여 간략하게 설명하면 다음과 같다. 하기에 설명되는 제조 공정은 본 발명의 반도체 패키지를 제조할 수 있는 여러 가지의 방법중에서 어느 하나의 방법으로 보면 된다. 열방출을 고려하여 상부 기판(14) 및 하부 기판(12)을 모두 바리스터 재질로 제조하는 것으로 가정하고 설명한다.

우선, 상부 기판(14)의 경우 일예로 대략 100μm 두께의 시트를 8장 정도 적층한 후에 펀칭 또는 가공 등의 방법으로 캐비티를 형성한다.

그리고, 하부 기판(12)의 경우 LED칩(10)이 본딩되는 패턴 전극(18, 20)을 별도의 시트(도시 생략)에 인쇄하고, 도 3에서와 같은 제 1시트(40), 제 2세트(44), 제 3시트(42)에 각각의 내부 전극(24, 26, 28)을 인쇄한다. 그리고, SMD를 할 수 있는 열방출 전극(30)을 별도의 시트(도시 생략)에 인쇄한다. 이때, 그 인쇄되는 전극들(18, 20, 24, 26, 28, 30)은 AgPd 페이스트를 사용하여 인쇄된다. 그리고 나서, 그 인쇄된 전극들(18, 20, 24, 26, 28, 30)이 있는 시트들을 적층한 후에 열경유체(22)를 위한 구멍을 펀칭한다.

그 후, 그 하부 기판(12)상에 상부 기판(14)을 적층하고서 동시 소결을 행한다. 소결 조건은 25도에서 시작하여 400도까지 3도/분으로 상승시키고, 400도에서 4시간 동안 유지하여 시트에 포함된 바인더 성분을 제거한 후에 1050도까지 4도/분으로 상승한 후 1050도에서 2시간 정도 유지시킨 후에 2도/분으로 25도까지 하강시켜 소결을 종료한다. 위에서 언급한 소결 조건은 일반적인 것으로서 조성 및 첨가제에 의해서 다소의 차이가 있을 수 있다.

그 후에 전기 도금을 통하여 상부 기판(14)의 캐비티내에 Ni, Ag 를 도금하여 반사판(32)을 형성시킨다. 그 반사판(32)을 형성시키는 공정에 대해서는 이미 설명한 바 있다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

이상 상세히 설명한 바와 같이 본 발명에 따르면, 하부 기판에 바리스터의 전기적인 특성을 제공하여 별도의 제너 다이오드를 실장 또는 내장하지 않고서도 정전기를 효율적으로 방지하게 된다.

그리고, 바리스터 자체의 열전도율 및 열경유체를 통해 LED소자에서 발산되는 열을 신속하게 방출하게 된다.

특히, 열경유체의 저면에 형성시킨 열방출 홈 또는 열방출 구멍내로의 공기의 흐름이 자연스럽게 유도되므로 열방출 효과를 보다 극대화시키게 된다.

그리고, 2개의 패턴 전극(애노드 전극, 캐소드 전극)에 별개의 접지 전극이 추가되고 열경유체를 매개로 기판 내부의 바리스터가 그 접지 전극과 결합됨에 따라 열방출 효과가 보다 극대화될 뿐만 아니라 ESD를 효과적으로 방지할 수 있게 된다.

그리고, 종래에는 제너 다이오드를 장착할 경우 그 제너 다이오드를 장착하기 위한 다이 부착(dia attach) 및 와이어 본딩 등의 공정이 추가되어야 하고 또한 그 본딩된 와이어가 LED칩의 빛과 간섭을 일으키는 등의 문제가 있었는데, 본 발명은 바리스터를 통상적인 기판 제조공정의 일부로 하여 기판내에 존재하는 것으로 하였기 때문에 종래에 비해 제조공정이 훨씬 간단하게 될 뿐만 아니라 그 바리스터에 의한 빛의 간섭 현상이 전혀 발생되지 않는 부수적인 이점이 있다.

Claims (6)

1. 발광소자가 실장되는 발광소자 실장영역이 형성되고 제 1 및 제 2패턴 전극이 형성된 기판을 포함하는 반도체 패키지에 있어서,

   상기 기판내에는 바리스터 재질의 층이 포함되되 상기 바리스터 재질의 층을 사이에 두고 제 1 및 제 2내부 전극이 형성되고,

   상기 기판의 발광소자 실장영역 아래에는 열경유체가 매입되되, 상기 열경유체에는 상기 바리스터 재질의 층내에서 그 일부가 상기 제 1 및 제 2내부 전극과 중첩되는 제 3내부 전극이 형성되고, 상기 열경유체의 저면에는 상기 기판의 저면에 노출되는 열방출 전극이 형성된 것을 특징으로 하는 반도체 패키지.
2. 청구항 1에 있어서,

   상기 열경유체는 Cu, CuW, CuMo의 금속체로 된 슬러그 또는 AlN, BN, BeO의 세라믹에 금속물질을 코팅한 슬러그로 이루어진 것을 특징으로 하는 반도체 패키지.
3. 청구항 1에 있어서,

   상기 제 1내부 전극은 일단이 상기 제 1패턴 전극과 접속되고, 상기 제 2내부 전극은 일단이 상기 제 2패턴 전극과 접속된 것을 특징으로 하는 반도체 패키지.
4. 청구항 1에 있어서,

   상기 열방출 전극은 상기 제 1 및 제 2패턴 전극에 대해 절연된 것을 특징으로 하는 반도체 패키지.
5. 청구항 1에 있어서,

   상기 열방출 전극이 접지 전극인 것을 특징으로 하는 반도체 패키지.
6. 청구항 1 내지 청구항 5중의 어느 한 항에 있어서,

   상기 열방출 전극의 일면에는 열방출 홈 또는 열방출 구멍이 추가로 형성된 것을 특징으로 하는 반도체 패키지.

Images