KR100770270B1 - 유기전계발광소자 및 그 제조방법 - Google Patents
유기전계발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100770270B1 KR100770270B1 KR1020060058773A KR20060058773A KR100770270B1 KR 100770270 B1 KR100770270 B1 KR 100770270B1 KR 1020060058773 A KR1020060058773 A KR 1020060058773A KR 20060058773 A KR20060058773 A KR 20060058773A KR 100770270 B1 KR100770270 B1 KR 100770270B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- transistor region
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000005401 electroluminescence Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 157
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000002425 crystallisation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 24
- 230000008025 crystallization Effects 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 39
- 239000003054 catalyst Substances 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- -1 gate electrodes Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 유기전계발광소자에 관한 것으로, 보다 상세하게는 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역을 구비한 기판; 상기 스위칭 박막트랜지스터 영역에 위치하고, SGS 결정화법으로 결정화된 제 1 반도체층; 상기 구동 박막트랜지스터 영역에 위치하고, 상기 제 1 반도체층과 일정 간격 이격되어 형성되며, MILC 결정화법으로 결정화된 제 2 반도체층; 및 상기 제 1 반도체층 및 제 2 반도체층 상에 형성된 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하는 것을 특징으로 하는 유기전계발광소자에 관한 것이다.
또한, 본 발명은 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역을 구비한 기판을 제공하고; 상기 기판 상에 비정질 실리콘층을 형성하며; 상기 비정질 실리콘층 상에 캡핑층을 형성한 후, 상기 구동 박막트랜지스터 영역의 캡핑층을 패터닝하여 제거하고; 상기 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역에 금속 촉매층을 형성하며; 상기 기판 상에 열처리 공정을 수행하여 상기 스위칭 박막트랜지스터 영역은 금속 촉매층을 상기 캡핑층 내부로 확산시켜 비정질 실리콘층을 다결정 실리콘층으로 결정화하며, 상기 구동 박막트랜지스터 영역의 비정질 실리콘층은 다결정 실리콘층으로 결정화하고; 상기 기판 상의 캡핑층과 금속 촉매층을 제거하며; 상기 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역의 다결정 실리콘층을 패터닝하여 제 1 반도체층, 제 2 반도체층을 형성하고; 상기 제 1 반도체층 및 제 2 반도체층 상에 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법에 관한 것이다.
SGS 결정화법, MILC 결정화법, 구동 박막트랜지스터, 스위칭 박막트랜지스터
Description
도 1은 본 발명에 따른 유기전계발광소자의 단위 화소에 대한 평면도이다.
도 2a 내지 도 2c는 본 발명에 실시예에 따른 유기전계발광소자를 제조하는 공정을 순서적으로 보여주는 단면도들로서, 도 1의 단위 화소를 A-A'에 대해 절단한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
1. 데이터 라인 2. 스캔 라인
3. 공통전원 라인 5, Ⅰ. 스위칭 박막트랜지스터
6, Ⅱ. 구동 박막트랜지스터 7. 캐패시터
8. 하부전극 9. 상부전극
10. 화소부 100. 기판
101. 버퍼층 102. 비정질 실리콘층
103. 캡핑층 104a, 104b. 금속 촉매층
105. 열처리 공정 106. 다결절 실리콘층
108a, 108b. 금속 촉매 110a, 110b. 반도체층
112a, 112b. 소오스 영역 116a, 116b. 드레인 영역
114a, 114b. 채널 영역 118. 게이트 절연막
120a, 120b. 게이트 전극
본 발명은 유기전계발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 구동 박막트랜지스터의 경우에는 계조 표시를 위하여 결정의 균일성 또는 산포 균일성이 우수한 금속 유도 측면 결정화법으로 결정화하고, 스위칭 박막트랜지스터의 경우에는 전자 이동도(mobility)를 위하여 SGS(Super Grain Silicon) 결정화법으로 결정화함으로써, 서로 다른 특성을 갖는 박막트랜지스터를 구비하는 유기전계발광소자 및 그 제조방법 관한 것이다.
최근, 액정표시소자(liquid crystal display; LCD) 또는 유기전계발소자(organic light-emitting display device; OLED)와 같은 평판 표시 장치는 고품질의 화면 표시가 가능한 능동매트릭스형을 주로 채용하고 있다. 상기 능동매트릭스형 표시 장치는 화소 영역의 단위 화소별로 화소 전극과 상기 화소 전극에 인가되는 전기적 신호를 제어하기 위한 박막 트랜지스터가 위치하는 것을 특징으로 한다.
상기 박막 트랜지스터는 반도체층, 게이트 절연막 그리고 게이트 전극을 구 비하는데, 상기 반도체층은 전자이동도(Mobility)가 비정질 실리콘에 비해 100배 정도 높은 다결정 실리콘층(Poly Silicon)으로 이루어지는 것이 일반적이다. 이러한 다결정 실리콘층의 비교적 높은 전자이동도는 상기 단위 화소들을 구동하기 위한 구동회로를 상기 화소 영역의 주변부에 형성하는 것을 가능하게 한다.
이때, 상기 유기전계발광소자 또는 액정표시소자 등과 같은 평판형 표시소자에는 스위칭 소자와 구동 소자로 박막 트랜지스터가 널리 이용되고 있는데, 상기 박막 트랜지스터의 반도체층은 다결정 실리콘층을 이용하고 있다.
상기 다결정 실리콘층을 형성하는 방법으로는 첫 번째, 다결정 실리콘층을 직접 증착하는 방법(as-deposition)이 있는데, 상기 방법은 580℃ 이상의 온도와 0.1 내지 0.2 torr의 압력하에서 유리 기판 위에 직접 증착하는 방법을 나타낸다. 그러나, 이와 같은 방법에서 일반적인 유리 기판이 이러한 고온에서 오랜 시간 동안 견딜 수 없으므로 대형 유리 패널에 적용하는 것은 불리하다. 실란(SiH4) 가스를 이용하여 530℃에서 성공한 예도 있으나, 아직 실용화되기에는 문제점이 많은 것으로 알려져 있다.
두 번째, 고상 결정화 방법(Solid Phase Crystallization; SPC)이 있는데, 상기 방법은 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 가장 직접적이고도 오래된 방법으로서 증착된 비정질 실리콘층에 실리콘 이온을 주입한 후 600℃ 이하의 온도에서 적어도 수십 시간 동안 어닐링 한다. 최종 그레인(grain)의 크기는 이온 주입된 실리콘 이온의 도우즈(dose), 가열 온도, 가열 시간 등에 따라 좌우된 다. 이와 같은 SPC 방법으로 얻어진 다결정 실리콘층은 보통 수 ㎛ 수준의 비교적 큰 그레인들을 가지나, 단점은 해당 그레인 내에 결함(defect)이 많다는 것이다. 이러한 결점들은 그레인 바운더리(boundary) 다음으로 TFT의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
세 번째, 급속 열처리 방법(Rapid Thermal Annealing; RTA)이 있는데, 상기 방법은 높은 양산성을 갖는 방법으로서, 가열 온도는 700 내지 1,100C℃ 정도이며, 가열 시간은 수 초이다. 그레인 내의 결함은 상기 SPC 방법보다 작은 단점이 있으나, 가열 시 기판의 변형 또는 손상이 결정적인 단점이다. 가열 시간이 짧다고 하나 패널이나 회로부의 미세한 수축 또는 팽창은 패턴의 미스 얼라인 마진을 작게 하여 결과적으로 불가능한 공정이 되어 버린다. 최근에는 이러한 RTA 공정이 비정질 실리콘층을 결정화시키는 공정에 사용되기 보다는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposion) 방법으로 비정질 실리콘층을 증착시킨 후 수소 원자를 제거하는 탈수소화 공정이나, 이온 주입 후 활성화시키는 공정으로 많이 사용된다.
네 번째, 엑시머 레이저 어닐링 방법(Eximer Laser Annealing)이 있는데, 상기 방법은 현재 저온 다결정 실리콘층을 제조하는 핵심적인 방법으로서, 30 내지 200ns의 짧은 시간 내에만 레이저 빔을 온(on) 시켜서 비정질 실리콘층을 순간적으로 다결정 실리콘층으로 개질하는 방법이다. 이 방법에서는 아주 짧은 시간에 비정질 실리콘층의 용융과 결정화가 이루어지므로, 유리 기판이 전혀 손상을 입지 않는다는 장점이 있다. 그러나, 레이저 빔 프로파일, 펄스의 수, 최초의 기판 온도, 비 정질 실리콘층의 증착 조건 및 방법 등이 주요 변수가 되어 최종 결정성에 영향을 미치게 된다.
또한, 금속 유도 결정화법(Metal Induced Crystallization; MIC)과 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization; MILC)이 있는데, 상기 MIC는 니켈 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘층이 다결정 실리콘층으로 상 변화가 유도되는 현상을 이용하는 결정화 방법이고, MILC는 금속과 실리콘이 반응하여 생성된 실리 사이드가 측면으로 계속하여 전파되면서 순차로 비정질 실리콘층의 결정화를 유도하는 방법을 이용하는 결정화 방법이다.
그러나, 상기한 종래의 결정화 방법들은 각각의 장점이 있는 반면 단점도 가지고 있어, 유기전계발광소자의 스위칭 트랜지스터와 구동 트랜지스터에서 요구하는 높은 전자 이동도 및 균일성을 동시에 만족시키는 결정화법이 없다는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 구동 박막트랜지스터의 경우에는 계조 표시를 위하여 결정의 균일성 또는 산포 균일성이 우수한 금속 유도 측면 결정화법으로 결정화하고, 스위칭 박막트랜지스터의 경우에는 전자 이동도(mobility)를 위하여 SGS(Super Grain Silicon) 결정화법으로 결정화함으로써, 서로 다른 특성을 갖는 박막트랜지스터를 구비하는 유기전계발광소자 및 그 제조방법을 제공하는 것에 본 발명의 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 유기전계발광소자는 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역을 구비한 기판; 상기 스위칭 박막트랜지스터 영역에 위치하고, SGS 결정화법으로 결정화된 제 1 반도체층; 상기 구동 박막트랜지스터 영역에 위치하고, 상기 제 1 반도체층과 일정 간격 이격되어 형성되며, MILC 결정화법으로 결정화된 제 2 반도체층; 및 상기 제 1 반도체층 및 제 2 반도체층 상에 형성된 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하는 것을 특징으로 하는 유기전계발광소자에 의해 달성된다.
또한, 상기한 기술적 과제를 해결하기 위하여 본 발명에 따른 유기전계발광소자의 제조방법은 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역을 구비한 기판을 제공하고; 상기 기판 상에 비정질 실리콘층을 형성하며; 상기 비정질 실리콘층 상에 캡핑층을 형성한 후, 상기 구동 박막트랜지스터 영역의 캡핑층을 패터닝하여 제거하고; 상기 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역에 금속 촉매층을 형성하며; 상기 기판 상에 열처리 공정을 수행하여 상기 스위칭 박막트랜지스터 영역은 금속 촉매층을 상기 캡핑층 내부로 확산시켜 비정질 실리콘층을 다결정 실리콘층으로 결정화하며, 상기 구동 박막트랜지스터 영역의 비정질 실리콘층은 다결정 실리콘층으로 결정화하고; 상기 기판 상의 캡핑층과 금속 촉매층을 제거하며; 상기 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역의 다결정 실리콘층을 패터닝하여 제 1 반도체층, 제 2 반도체층을 형성하고; 상기 제 1 반도체층 및 제 2 반도체층 상에 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한, 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 그러나, 본 발명은 여기서 설명되어 지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어 지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 본 발명의 바람직한 실시예를 도시하고 있는 도면은 명확한 설명을 위해 과장되게 도시될 수도 있고, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성 요소를 나타낸다.
(실시예)
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다.
도 1은 본 발명에 따른 유기전계발광소자의 단위 화소에 대한 평면도이다.
도 1을 참고하면, 일방향으로 배열된 스캔라인(2), 상기 스캔라인(2)과 서로 절연되면서 교차하는 데이터라인(1) 및 상기 스캔라인(2)과 서로 절연되면서 교차하고 상기 데이터라인(1)에 평행하게 공통전원라인(3)이 위치한다. 상기 스캔라인(2), 상기 데이터라인(1) 및 공통전원라인(3)에 의해 다수의 단위 화소, 예를 들면, 적색(R), 녹색(G) 및 청색(B) 중의 어느 하나를 나타내는 단위 화소로 정의된다.
이로써, 상기 단위 화소에는 상기 스캔라인(2)에 인가된 신호에 따라 상기 데이터라인(1)에 인가된 데이터 신호를, 예를 들면, 데이터 전압과 상기 공통전원라인(3)에 인가된 전압차에 따른 전하를 축적하는 캐패시터(7) 및 상기 캐패시터(7)에 축적된 전하에 의한 신호를 상기 스위칭 박막트랜지스터(5)를 통해 구동 박막트랜지스터(6)로 입력한다. 이어서, 데이터 신호를 입력받은 상기 구동 박막트랜지스터(6)는 하부전극(8), 상부전극(9) 및 두 전극 사이에 유기막을 구비한 상기 화소부(10)에 전기적 신호를 보내 광을 방출하게 한다.
도 2a 내지 도 2c는 본 발명에 실시예에 따른 유기전계발광소자를 제조하는 공정을 순서적으로 보여주는 단면도들로서, 도 1의 단위 화소를 A-A'에 대해 절단한 단면도들이다.
도 2a는 기판 상에 버퍼층, 비정질 실리콘층, 캡핑층 및 금속 촉매층을 순차적으로 형성하는 공정의 단면도이다.
도 2a를 참조하면, 먼저 스위칭 박막트랜지스터 영역(Ⅰ)과 구동 박막트랜지 스터 영역(Ⅱ)을 구비하는 기판(100)을 제공한다. 상기 기판(100)은 유리나 합성 수지, 스테인레스 스틸 등의 재질로 이루어진다.
이어서, 상기 기판(100) 상에 일정한 두께로 선택적으로 버퍼층(101)을 형성한다. 이때, 상기 버퍼층(101)은 후속 공정에서 형성되는 비정질 실리콘층(102)의 결정화 공정 시 상기 기판(100) 내의 불순물이 확산되는 것을 방지한다.
이어서, 상기 버퍼층(101)의 상부에 일정 두께로 스위칭 박막트랜지스터 영역(Ⅰ)과 구동 박막트랜지스터 영역(Ⅱ) 상에 비정질 실리콘층(102)을 증착한다. 이때, 상기 비정질 실리콘층(102)은 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한, 상기 비정질 실리콘층(102)을 형성할 때 또는 형성한 후에 탈수소 처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 비정질 실리콘(102) 상에 캡핑층(103)을 형성하고, 구동 박막트랜지스터 영역(Ⅱ)의 캡핑층(103)을 패터닝하여 제거한다. 이때, 상기 캡핑층(103)은 금속 촉매가 열처리 공정을 통해 확산할 수 있는 실리콘 질화막으로 형성하는 것이 바람직하고, 실리콘 질화막과 실리콘 산화막의 복층으로 형성할 수 있으며, 화학적 기상 증착법 또는 물리적 기상 증착법 등과 같은 방법으로 형성한다. 이때, 상기 캡핑층(103)의 두께는 1 내지 2000Å으로 형성한다.
이어서, 상기 캡핑층(103) 상의 일정 영역에 금속 촉매를 증착하여 금속 촉매층(104a, 104b)을 형성한다. 상기 금속 촉매는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 또는 Pt 중 어느 하나 이상을 사용하는데, 바람직하게 는 니켈(Ni)을 이용한다.
도 2b는 상기 기판을 열처리하여 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정을 나타내는 단면도이다.
도 2b를 참조하면, 스위칭 박막트랜지스터 영역(Ⅰ)에서는 버퍼층(101), 비정질 실리콘층(102), 캡핑층(103) 및 금속 촉매층(104a)이 형성된 기판(100)이 상기 열처리 공정(105)에 의하여 금속 촉매층(104a)의 금속 촉매 중 일부가 비정질 실리콘층의 표면으로 이동된다. 즉, 상기 열처리 공정(105)에 의해 캡핑층(103)을 통과하여 확산하는 금속 촉매들(108a, 108b) 중 미량의 금속 촉매(108b)들만이 비정질 실리콘층의 표면으로 확산하게 되고, 대부분의 금속 촉매(108a)들은 상기 비정질 실리콘층에 도달하지도 못하거나 캡핑층(103)을 통과하지 못하게 된다. 따라서, 상기 캡핑층(103)의 확산 저지 능력에 의해 비정질 실리콘층의 표면에 도달하는 금속 촉매의 양이 결정되어 지는데, 상기 캡핑층(103)의 확산 저지 능력은 상기 캡핑층(103)의 두께와 밀접한 관계가 있다. 즉, 캡핑층(103)의 두께가 두꺼워질수록 확산되는 양은 적어지게 되어 결정립의 크기가 커지게 되고, 두께가 얇아질수록 확산되는 양은 많아지게 되어 결정립의 크기는 작아지게 된다.
이때, 상기 열처리 공정(105)은 200 내지 800℃의 온도 범위에서 수 초 내지 수 시간 동안 진행하여 상기 금속 촉매를 확산시키게 되는데, 상기 열처리 공정(105)은 로(furnace) 공정, RTA(Rapid Thermal Annealling) 공정, UV 공정 또는 레이저(Laser) 공정 중 어느 하나 이상의 공정을 이용할 수 있다.
상기 열처리 공정(105)에 의해 상기 캡핑층(103)을 통과하여 비정질 실리콘 층의 표면에 확산한 금속 촉매(108b)들에 의해 상기 비정질 실리콘층이 다결정 실리콘층(106)으로 결정화된다. 즉, 금속 촉매층(104a)의 금속 촉매(108b)가 비정질 실리콘층의 실리콘과 결합하여 금속 실리사이드를 형성하고 상기 금속 실리사이드가 결정화의 핵인 시드(seed)로 작용하게 되어 비정질 실리콘층의 결정화를 유도하게 된다.
이때, 스위칭 박막트랜지스터 영역(Ⅰ)에서 본 발명에 따른 결정화법은 비정질 실리콘층 상에 캡핑층을 형성하고, 상기 캡핑층 상에 금속 촉매층을 형성한 후 열처리 공정을 수행하여 금속 촉매를 확산시키며, 상기 확산된 금속 촉매에 의해 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 방법을 이용하는데, 이를 SGS(Super Grain Silicon) 결정화법이라 한다.
따라서, 상기 결정화의 핵인 금속 실리사이드의 양을 조절함으로써, 다결정 실리콘층(106)의 결정립 크기를 조절할 수 있고, 또한, 이러한 결정립 크기의 조절은 상기 결정화에 기여하는 금속 촉매(108b)에 의해 결정됨으로써, 상기 캡핑층(103)의 확산 저지 능력을 조절하여 다결정 실리콘층(106)의 결정립 크기를 조절할 수 있다. 즉, 상기 캡핑층(103)의 두께를 조절하여 다결정 실리콘층(106)의 결정립 크기를 조절할 수 있다.
한편, 구동 박막트랜지스터 영역(Ⅱ)에는 일정 영역에만 금속 촉매층(104b)을 형성하는데, 상기 금속 촉매층(104b)이 증착된 부분의 하부 영역(107a)은 금속 유도 결정화법(Metal Induced Crystallization; MIC)에 의하여 결정화되고, 그 이외의 영역(107b)은 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization; MILC)에 의해 결정화되는데, 상기 MIC는 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘층이 다결정 실리콘층으로 상 변화가 유도되는 현상을 이용하는 결정화 방법이고, MILC는 금속과 실리콘이 반응하여 생성된 실리 사이드가 측면으로 계속하여 전파되면서 순차로 비정질 실리콘층의 결정화를 유도하는 방법을 이용하는 결정화 방법이다. 본 발명에서는 우수한 결정의 균일성을 위하여 MILC로 결정화된 영역에 반도체층을 형성한다.
도 2c는 본 발명에 따른 반도체층 상에 게이트 절연막, 게이트 전극 등을 형성하는 공정의 단면도이다.
도 2c를 참조하면, 다결정 실리콘층을 패터닝하여 스위칭 박막트랜지스터 영역(Ⅰ)과 구동 박막트랜지스터 영역(Ⅱ)에 제 1 반도체층(110a)과 제 2 반도체층(110b)을 형성한다.
이어서, 상기 제 1, 제 2 반도체층(110a, 110b)이 형성된 기판(100) 상에 실리콘 산화막 또는 실리콘 질화막의 단층이나 복층의 게이트 절연막(118)을 형성한다.
이어서, 기판(100) 상의 게이트 절연막(118) 상에 게이트 전극 형성 물질을 증착하고 패터닝하여 게이트 전극(120a, 120b)을 형성하고, 상기 제 1, 제 2 반도체층(110a, 110b)에 n형 또는 p형 불순물을 주입하여 소오스(112a, 112b), 드레인 영역(116a, 116b) 및 채널 영역(114a, 114b)을 구비한 박막트랜지스터를 형성한다.
계속해서, 상기 기판(100) 상에 하부와 상부의 소자를 절연하고 보호하는 층 간절연막을 형성한 후, 상기 제 1, 제 2 반도체층(110a, 110b))의 일부를 노출시키도록 상기 층간절연막 및 게이트 절연막의 일부를 식각하여 콘택홀을 형성한다.
이어서, 상기 콘택홀을 채우는 소오스/드레인 전극 형성 물질을 기판(100) 전면에 형성하고, 상기 소오스/드레인 전극 형성 물질을 패터닝하여 소오스/드레인 전극을 형성하여 유기전계발광소자를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
상술한 바와 같이 본 발명에 따르면, 구동 박막트랜지스터 영역의 반도체층은 금속 유도 측면 결정화법으로 결정화하고, 스위칭 박막트랜지스터 영역의 반도체층은 SGS 결정화법으로 결정화함으로써, 결정의 균일성 또는 산포 균일성이 우수하여 계조 표시가 용이한 구동 박막트랜지스터와, 전자 이동도가 커서 온/오프(on/off) 특성이 향상된 스위칭 박막트랜지스터를 구비한 유기전계발광소자를 얻을 수 있다.
Claims (9)
- 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역을 구비한 기판;상기 스위칭 박막트랜지스터 영역에 위치하고, SGS 결정화법으로 결정화된 제 1 반도체층;상기 구동 박막트랜지스터 영역에 위치하고, 상기 제 1 반도체층과 일정 간격 이격되어 형성되며, MILC 결정화법으로 결정화된 제 2 반도체층; 및상기 제 1 반도체층 및 제 2 반도체층 상에 형성된 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제 1항에 있어서,상기 SGS 결정화법은 금속 촉매를 이용하는 것을 특징으로 하는 유기전계발광소자.
- 제 2항에 있어서,상기 금속 촉매는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상의 물질인 것을 특징으로 하는 유기전계발광소자.
- 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역을 구비한 기판을 제공하고;상기 기판 상에 비정질 실리콘층을 형성하며;상기 비정질 실리콘층 상에 캡핑층을 형성한 후, 상기 구동 박막트랜지스터 영역의 캡핑층을 패터닝하여 제거하고;상기 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역에 금속 촉매층을 형성하며;상기 기판 상에 열처리 공정을 수행하여 상기 스위칭 박막트랜지스터 영역은 금속 촉매층을 상기 캡핑층 내부로 확산시켜 비정질 실리콘층을 다결정 실리콘층으로 결정화하며, 상기 구동 박막트랜지스터 영역의 비정질 실리콘층은 다결정 실리콘층으로 결정화하고;상기 기판 상의 캡핑층과 금속 촉매층을 제거하며;상기 스위칭 박막트랜지스터 영역과 구동 박막트랜지스터 영역의 다결정 실리콘층을 패터닝하여 제 1 반도체층, 제 2 반도체층을 형성하고;상기 제 1 반도체층 및 제 2 반도체층 상에 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
- 제 4항에 있어서,상기 제 1 반도체층은 SGS 결정화법으로 결정화하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
- 제 4항에 있어서,상기 제 2 반도체층은 금속 촉매층이 형성된 외측의 MILC 영역에 형성하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
- 제 4항에 있어서,상기 열처리 공정은 로(furnace) 공정, RTA(Rapid Thermal Annealling) 공정, UV 공정 및 레이저(Laser) 공정 중 어느 하나 이상의 공정을 이용하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
- 제 4항에 있어서,상기 캡핑층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 복층으로 형성하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
- 제 4항에 있어서,상기 캡핑층은 1 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058773A KR100770270B1 (ko) | 2006-06-28 | 2006-06-28 | 유기전계발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058773A KR100770270B1 (ko) | 2006-06-28 | 2006-06-28 | 유기전계발광소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100770270B1 true KR100770270B1 (ko) | 2007-10-25 |
Family
ID=38815875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058773A KR100770270B1 (ko) | 2006-06-28 | 2006-06-28 | 유기전계발광소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100770270B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479752A (zh) * | 2010-11-30 | 2012-05-30 | 京东方科技集团股份有限公司 | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| KR20040041982A (ko) * | 2002-11-12 | 2004-05-20 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR20060001718A (ko) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| KR20060001711A (ko) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
-
2006
- 2006-06-28 KR KR1020060058773A patent/KR100770270B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| KR20040041982A (ko) * | 2002-11-12 | 2004-05-20 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR20060001718A (ko) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| KR20060001711A (ko) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479752A (zh) * | 2010-11-30 | 2012-05-30 | 京东方科技集团股份有限公司 | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6013544A (en) | Method for fabricating a semiconductor device | |
| KR100875432B1 (ko) | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 | |
| KR100193144B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8283668B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| KR100864884B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 | |
| US20040110329A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| KR101084233B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR20080111693A (ko) | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 | |
| KR20090020028A (ko) | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 | |
| KR101049805B1 (ko) | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 | |
| US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| KR101030027B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 | |
| KR101049808B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 | |
| KR20100099616A (ko) | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 | |
| KR101094295B1 (ko) | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 | |
| KR100958826B1 (ko) | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 | |
| KR100770270B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR100742382B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100669499B1 (ko) | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 | |
| KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR20070024017A (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| US8278716B2 (en) | Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor | |
| KR20110050267A (ko) | 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법 | |
| KR101031702B1 (ko) | 금속유도결정화에 의한 액정표시소자 제조방법 | |
| JPH0831737A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |