KR100769607B1 - 반도체 웨이퍼의 처리방법 및 처리장치 - Google Patents

반도체 웨이퍼의 처리방법 및 처리장치 Download PDF

Info

Publication number
KR100769607B1
KR100769607B1 KR1020010010586A KR20010010586A KR100769607B1 KR 100769607 B1 KR100769607 B1 KR 100769607B1 KR 1020010010586 A KR1020010010586 A KR 1020010010586A KR 20010010586 A KR20010010586 A KR 20010010586A KR 100769607 B1 KR100769607 B1 KR 100769607B1
Authority
KR
South Korea
Prior art keywords
film thickness
wavelength
pattern
semiconductor wafer
etching
Prior art date
Application number
KR1020010010586A
Other languages
English (en)
Other versions
KR20020000102A (ko
Inventor
우스이다테히토
후지이다카시
요시가이모토히코
가지데츠노리
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR20020000102A publication Critical patent/KR20020000102A/ko
Application granted granted Critical
Publication of KR100769607B1 publication Critical patent/KR100769607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/10—Composition for standardization, calibration, simulation, stabilization, preparation or preservation; processes of use in preparation for chemical testing
    • Y10T436/106664—Blood serum or blood plasma standard or control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 있어서는, 제 1 피처리재의 소정 막두께에 대한 간섭광의 미분값의 파장을 파라미터로 하는 표준패턴을 설정한다. 이어서, 상기 제 1 피처리재와 동일한 구성의 제 2 피처리재에 대한 간섭광의 강도를 복수 파장에 대하여 각각 측정하여, 이 측정된 간섭광 강도의 미분값의 파장을 파라미터로 하는 실제패턴을 구한다. 상기 표준패턴과 상기 미분값의 실제패턴에 의거하여 상기 제 2 피처리재의 막두께를 구한다.

Description

반도체 웨이퍼의 처리방법 및 처리장치{METHOD AND APPARATUS FOR PROCESSING SEMICONDUCTOR WAPER}
도 1은 본 발명의 일실시예에 의한 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성을 나타낸 도,
도 2a, 2b는 에칭처리 도중의 피처리재의 종단면형상 및 간섭광의 파장 실제 패턴의 예를 나타낸 도,
도 3a, 3b는 상기 도 2a, 2b의 A, B, C에 나타낸 각 막두께(경계면으로부터의 거리)에 대응하는 간섭광의 미분계수값 시계열 데이터의 파장을 파라미터로 하는 도,
도 4는 도 1의 막두께 측정장치에 의해 에칭처리를 행할 때에 피처리재의 막두께를 구하는 순서를 나타낸 플로우차트,
도 5는 본 발명의 다른 실시예에 의한 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성을 나타낸 도,
도 6은 도 5의 실시예의 동작을 나타낸 플로우차트,
도 7은 도 5의 실시예의 동작 설명도,
도 8은 본 발명의 다른 실시예에 의한 막두께 측정장치를 구비한 반도체웨이 퍼의 에칭장치의 전체 구성을 나타낸 도,
도 9는 도 8의 실시예의 동작 설명도,
도 10은 도 8의 실시예의 동작을 나타낸 플로우차트,
도 11은 본 발명의 다른 실시예에 의한 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성을 나타낸 도,
도 12는 도 11의 실시예의 동작 설명도,
도 13은 도 11의 실시예의 동작 설명도,
도 14는 도 11의 실시예의 동작을 나타낸 플로우차트,
도 15는 도 11의 실시예의 동작 설명도,
도 16은 본 발명의 다른 실시예에 의한 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성을 나타낸 도,
도 17a, 17b는 도 16의 실시예의 동작 설명도,
도 18은 본 발명의 다른 실시예에 의한 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성을 나타낸 도,
도 19a∼19c는 도 18의 실시예의 동작 설명도,
도 20은 본 발명의 다른 실시예에 의한 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성을 나타낸 도,
도 21은 본 발명의 또 다른 실시예를 설명하기 위한 막두께 변화를 나타낸 도면이다.
본 발명은 반도체 집적회로의 제조 등에 있어서의 피처리재의 막두께를 발광분광법에 의하여 검출하는 막두께 측정방법 및 그것을 사용한 피처리재의 처리방법에 관한 것으로서, 특히 플라즈마 방전을 이용한 에칭처리에 의하여 기판 위에 설치되는 각종 층의 막두께를 정확하게 측정하여 원하는 두께로 하기에 적합한 피처리재의 막두께 측정방법 및 그것을 이용한 피처리재의 처리방법에 관한 것이다.
반도체 웨이퍼의 제조에서는 웨이퍼의 표면 위에 형성된 여러 가지 재료의 층 및 특히 유전재료의 층의 제거 또는 패턴 형성에 드라이 에칭이 널리 사용되고 있다. 프로세스 파라미터의 제어에 있어서 가장 중요한 점은 이와 같은 층의 가공중에 원하는 두께에서 에칭을 정지하기 위한 에칭 종료점을 정확하게 결정하는 것이다.
반도체 웨이퍼의 드라이 에칭 처리중에 있어서, 플라즈마광에 있어서의 특정 파장의 발광강도가 특정한 막의 에칭 진행에 따라 변화된다. 그래서, 반도체 웨이퍼의 에칭 종료점 검출방법의 하나로서, 종래부터 드라이 에칭 처리 중에 플라즈마로부터의 특정 파장의 발광강도의 변화를 검출하고, 이 검출결과에 의거하여 특정한 막의 에칭 종료점을 검출하는 방법이 있다. 그 때, 노이즈에 의한 검출파형의 흔들림에 의거하는 오검출을 방지할 필요가 있다. 발광강도의 변화를 정밀도 좋게 검출하기 위한 방법으로서는, 예를 들어 일본국 특개소61-53728호 공보, 일본국 특개소63-200533호 공보 등이 알려져 있다. 일본국 특개소61-53728호 공보에서는 이 동평균법에 의하여, 또한 일본국 특개소63-200533호 공보에서는 1차의 최소 2승법에 의한 근사처리에 의하여 노이즈의 저감을 행하고 있다.
최근의 반도체의 미세화, 고집적화에 따라 개구율(반도체 웨이퍼의 피에칭면적)이 작아지고 있고, 광센서로부터 광검출기에 받아들여지는 특정 파장의 발광강도가 미약해지고 있다. 그 결과, 광검출기로부터의 샘플링신호의 레벨이 작아져서, 종료점 판정부는 광검출기로부터의 샘플링신호에 의거하여 에칭의 종료점을 확실하게 검출하는 것이 곤란해지고 있다.
또, 에칭의 종료점을 검출하여 처리를 정지시킬 때, 실제로는 유전층의 나머지의 두께가 소정값과 동일한 것이 중요하다. 종래의 공정에서는 각각의 층의 에칭 속도가 일정하다는 전제에 의거하는 시간두께 제어기법을 사용하여, 전체 공정을 감시하고 있다. 에칭 속도의 값은 예를 들어 미리 샘플 웨이퍼를 처리하여 구한다. 이 방법에서는 시간감시법에 의하여 소정의 에칭막 두께에 대응하는 시간이 경과함과 동시에 에칭 공정이 정지된다.
그러나, 실제의 막, 예를 들어 LPCVD(low pressure chemical vapor deposition) 기법에 의하여 형성된 SiO2층은 두께의 재현성이 낮은 것이 알려져 있다. LPCVD 중의 공정 변동에 의한 두께의 허용오차는 SiO2층의 초기두께의 약 10%에 상당한다. 따라서, 시간감시에 의한 방법은 실리콘기판 위에 남는 SiO2층의 실제의 최종 두께를 정확하게 측정할 수는 없다. 그리고, 남아 있는 층의 실제 두께는 최종적으로 표준적인 분광간섭계를 이용한 기법에 의하여 측정되고, 과잉에칭되어 있는 것으로 판명되었을 경우에는 그 웨이퍼를 불합격으로 하여 폐기하게 된다.
또, 절연막 에칭장치에서는 에칭을 반복함에 따라 에칭 속도가 저하되는 등의 경시적인 변화가 알려져 있다. 경우에 따라서는 에칭이 도중에 정지하게 되는 경우도 있어, 그 해결은 필수적이다. 그것에 더하여, 에칭 속도의 경시적인 변동을 모니터해 두는 것도 공정의 안정가동을 위해서는 중요한데, 종래의 방법으로는 단지 종료점 판정의 시간 모니터뿐이고, 에칭 속도의 경시적인 변화나 변동에 대처할 적절한 방법이 없었다. 또한, 에칭시간이 10초 정도로 짧은 경우의 종료점 판정은 판정준비시간을 짧게 하는 종료점 판정방법으로 해야만 하는 것과, 판정시간의 시각도 충분히 짧게 할 필요가 있으나, 반드시 충분하지는 않다. 또한, 절연막에서는 피에칭면적이 1% 이하인 경우가 많아, 에칭에 동반되어 발생하는 반응생성물로부터의 플라즈마 발광강도 변화가 작다. 따라서, 근소한 변화도 검출할 수 있는 종료점 판정 시스템이 필요하게 되나, 실용적이고 값싼 시스템은 발견되지 않고 있다.
한편, 반도체 웨이퍼의 에칭 종료점 검출방법의 다른 방법으로서, 일본국 특개평5-179467호 공보, 일본국 특개평8-274082호 공보, 일본국 특개2000-97648호 공보, 일본국 특개2000-106356호 공보 등에 개시된 간섭계를 사용하는 방법도 알려져 있다. 이 간섭계 사용법에서는 레이저로부터 방출된 단색 방사선이 이종(異種)재료의 적층구조를 포함하는 웨이퍼에 수직입사각으로 닿게 된다. 예를 들어, Si3N4 층 위에 SiO2층 적층이 적층되어 있는 것에 있어서, SiO2층의 상면에서 반사한 방사광과, SiO2층과 Si3N4층 사이에 형성된 경계면에서 반사한 방사광에 의하여 간섭무늬가 형성된다. 반사한 방사광은 적당한 검출기에 조사되어, 이것이 에칭중의 SiO2층의 두께에 따라 강도가 변화되는 신호를 생성한다. 에칭공정 중에 SiO2층의 상면이 노출되면, 즉시 에칭 속도와 현행 에칭 두께를 연속해서 정확하게 감시할 수 있다. 레이저 대신에, 플라즈마에 의하여 방출되는 소정의 방사광을 분광계에 의하여 계측하는 방법도 알려져 있다.
간섭계를 사용하는 방법에 의하면, 적층구조의 경계면의 위치가 정확하게 측정된다. 그러나, 어떤 층의 상면에서 반사한 방사광과 경계면에서 반사한 방사광에 의하여 간섭무늬가 형성되기 위해서는 처리가 경계면까지 도달한 경우이며, 그 이전의 시점에서는 측정할 수 없다. 따라서, 실제의 에칭공정에 있어서는 반사광의 간섭무늬로부터 두께를 온라인으로 측정하여 처리가 경계면까지 도달하였다고 해서 공정 제어로 피드백되더라도 피처리층은 과잉에칭되지 않을 수 없다. 과잉에칭을 피하기 위해서는 상기 시간감시법과의 병용 등이 필요하게 되는데, 이것은 막 두께값 등에 대한 전제가 필요하므로 상기한 이유에 의하여 최근의 반도체 미세화 요구하에서 적정한 에칭을 행하기는 곤란하다.
상기한 각 종래문헌의 내용을 요약하면 이하와 같이 된다.
일본국 특개평5-179467호 공보에서는, 적, 녹, 청의 세 종류의 컬러 필터를 이용하여 간섭광(플라즈마광)을 검출하여 에칭의 종료점 검출을 행한다.
또, 일본국 특개평8-274082호 공보(USP 5658418)에서는 두 개의 파장의 간섭파형의 시간변화와 그 미분파형을 이용하여 간섭파형의 극치(極値)(파형의 최대, 최소 : 미분파형의 영(0)통과점)를 카운트한다. 카운트가 소정치에 도달할 때까지의 시간을 계측함으로써 에칭 속도를 산출하고, 산출한 에칭 속도에 의거하여 소정의 막 두께에 도달할 때까지의 나머지의 에칭시간을 구하여, 그것에 의거하여 에칭공정의 정지를 행한다.
또, 일본국 특개2000-97648호 공보에서는 처리전의 간섭광의 광강도 패턴(파장을 파라미터로 한다)과 처리후 또는 처리중의 간섭광의 광 강도 패턴과의 차이의 파형(파장을 파라미터로 한다)을 구하여, 그 차이 파형과 데이터베이스화되어 있는 차이 파형과의 비교에 의하여 단차(막 두께)를 측정한다.
또, 일본국 특개2000-106356호 공보는 회전도포장치에 관한 것으로서, 다파장에 걸친 간섭광의 시간변화를 측정하여 막 두께를 구한다.
또, USP 6081334에서는 간섭광의 시간변화의 특징적인 행동을 측정에 의하여 구하여 데이터베이스화하고, 그 데이터베이스와 측정되는 간섭파형의 비교에 의하여 에칭의 종료판정을 행한다. 이 판정에 의하여 에칭공정조건의 변경을 재촉한다.
이상의 공지예에서는 이하의 문제점이 발생된다.
① 에칭되는 재료의 박막화에 따라 간섭광 강도가 작아지고, 또한 간섭무늬의 수가 적어진다.
② 마스크재(예를 들어 레지스트)를 이용한 에칭을 행하면, 에칭되는 재료로부터의 간섭광에 마스크재로부터의 간섭광이 중첩된다.
③ 공정 중에 에칭 속도가 변화되면 간섭파형이 찌그러진다.
이상의 점때문에 피처리층, 특히 플라즈마 에칭처리에 있어서의 피처리층의 두께를, 요구되는 측정정밀도로 정확하게 측정, 제어하기는 곤란했다.
본 발명의 목적은, 플라즈마처리의 특히 플라즈마 에칭처리에 있어서, 피처리층의 실제 두께를 온라인으로 정확하게 측정할 수 있는 피처리재의 막두께 측정방법 및 그것을 사용한 피처리재의 처리방법을 제공하는 데에 있다.
본 발명의 다른 목적은, 반도체디바이스의 각 층을 온라인으로 소정 두께로 높은 정밀도로 제어할 수 있는 에칭공정을 제공하는 데에 있다.
본 발명의 다른 목적은, 피처리층의 실제 두께를 온라인으로 정확하게 측정할 수 있는 피처리재의 막두께 측정장치를 제공하는 데에 있다.
본원 발명자들은 상기한 종래 기술의 문제점을 해결하기 위하여, 또 상기 본원발명의 목적을 달성하기 위하여, 복수의 파장의 각각에 대하여 그 간섭파형의 시간미분의 파형을 구하고, 그것에 의거하여 간섭파형의 미분값의 파장 의존성을 나타내는 패턴(즉, 파장을 파라미터로 하는 간섭파형의 미분값의 패턴)을 구하여, 그 패턴을 이용하여 막두께의 측정을 행하도록 한 것이다.
본원발명에 있어서, 간섭파형의 시간미분값의 파장 의존성을 나타내는 패턴을 이용하는 이유는 이하와 같다.
에칭중의 실시간(in-situ) 측정을 전제로 한 계측이기 때문에, 피처리막의 막두께는 시시각각 변화되고 있다. 따라서, 간섭파형의 시간미분처리가 가능하다. 또한, 이 미분처리에 의하여 간섭파형의 노이즈의 제거를 행할 수 있다.
또, 에칭되는 재료(예를 들어 폴리실리콘)의 굴절율이 파장에 대하여 크게 변화된다. 따라서, 다파장에 걸친 간섭광 계측에 의하여 그 물질의 특징적인 변화(막두께 의존)를 검출할 수 있게 된다.
본원발명의 일면에 의하면, 피처리재의 막두께를 측정하는 막두께 측정방법은,
a) 제 1(샘플용) 피처리재의 소정 막두께에 대한 간섭광의 미분값의, 파장을 파리미터로 하는 표준패턴을 설정하는 단계와;
b) 상기 제 1 피처리재와 동일한 구성의 제 2 피처리재에 대한 간섭광의 강도를 복수 파장에 대하여 각각 측정하고, 이 측정된 간섭광 강도의 미분값의 파장을 파라미터로 하는 실제패턴을 구하는 단계와;
c) 상기 표준패턴과 상기 미분값의 실제패턴에 의거하여 상기 제 2 피처리재의 막두께를 구하는 단계를 구비한다.
또한, 본원발명에 있어서는 이하와 같은 형태를 생각할 수 있다.
먼저, 피처리재인 에칭되는 재료의 막두께가 두꺼운 경우에는 간섭무늬의 주기성이 현저해진다. 이 경우에는 3파장 이상의 간섭광을 사용함으로써 절대 막두께가 구해진다.
한편, 피처리재인 에칭되는 재료의 막두께가 얇은 경우에는 간섭무늬의 주기 성이 나타나지 않게 된다. 따라서, 이 경우에는 2파장의 간섭광을 사용함으로써 절대 막두께가 구해진다.
본 발명에 의하면 플라즈마처리, 특히 플라즈마 에칭처리에 있어서 피처리층의 실제 두께를 온라인으로 정확하게 측정할 수 있는 피처리재의 막두께 측정방법 및 그것을 사용한 피처리재의 시료의 처리방법을 제공할 수 있다.
또, 반도체디바이스의 각 층을 온라인으로 소정 두께로 높은 정밀도로 제어할 수 있는 에칭공정을 제공할 수 있다. 또한, 피처리층의 실제 두께를 온라인으로 정확하게 측정할 수 있는 피처리재의 막두께 측정장치를 제공할 수 있다.
삭제
삭제
이하에 본원발명의 각 실시예에 대하여 설명한다. 또한, 이하의 각 실시예에 있어서, 제 1 실시예와 동일한 기능을 가지는 것은 제 1 실시예와 동일한 부호를 붙이고 그 상세한 설명을 생략한다.
이하에 도 1∼도 4에서 본 발명의 제 1 실시예에 대하여 설명한다. 이 실시예는 반도체웨이퍼 등의 피처리재를 플라즈마 에칭할 때에 샘플용 피처리재의 소정 막두께에 대한, 간섭광의 미분값의 파장 의존성을 나타내는(파장을 파라미터로 한다) 표준패턴을 설정한다. 다음으로, 샘플용 피처리재와 동일한 구성의 피처리제에 대한 실제 처리에 있어서의 간섭광의 복수 파장의 강도를 각각 측정하여, 이 측정된 간섭광 강도의 미분값의 파장 의존성을 나타내는(파장을 파라미터로 한다) 실제패턴을 구하고, 미분값의 표준패턴과 실제패턴을 비교하여 피처리재의 막두께를 구하는 것이다.
먼저, 도 1을 이용하여, 본 발명의 막두께 측정장치를 구비한 반도체웨이퍼의 에칭장치의 전체 구성에 대하여 설명한다. 에칭장치(1)는 진공용기(2)를 구비하고 있고, 그 내부에 도입된 에칭가스가 마이크로파 전력 등에 의하여 분해되어 플라즈마가 되고, 이 플라즈마(3)에 의하여 시료대(5) 위의 반도체웨이퍼 등의 피처리재(4)가 에칭된다. 막두께 측정장치(10)의 분광기(11)가 갖는 측정용 광원(예를 들어 할로겐광원)으로부터의 다파장의 방사광이, 광섬유(8)에 의하여 진공용기(2) 내로 유도되고, 피처리재(4)에 수직입사각으로 닿게 된다. 피처리재(4)는 여기서는 폴리실리콘층을 함유하며, 방사광은 폴리실리콘층의 상면에서 반사한 방사광과, 폴리실리콘층과 베이스층 사이에 형성된 경계면에서 반사한 방사광에 의하여 간섭광이 형성된다. 간섭광은 광섬유(8)를 거쳐 막두께 측정장치(10)의 분광기(11)로 유도되어, 그 상태에 의거하여 막두께 측정이나 종료점 판정의 처리를 행한다.
막두께측정장치(10)는 분광기(11), 제 1 디지털 필터 회로(12), 미분기(13), 제 2 디지털 필터 회로(14), 미분파형 패턴 데이터베이스(15), 미분파형 비교기(16) 및 비교기의 결과를 표시하는 표시기(17)를 구비하고 있다. 또한, 도 1은 막두께 측정장치(10)의 기능적인 구성을 나타낸 것으로서, 표시기(17)와 분광기(11)를 제외한 막두께 측정장치(10)의 실제 구성은, CPU와, 막두께 측정처리 프로그램이나 간섭광의 미분파형 패턴 데이터베이스 등의 각종 데이터를 유지한 ROM이나 측정데이터 유지용 RAM 및 외부기억장치 등으로 이루어지는 기억장치, 데이터의 입출력장치, 및 통신제어장치에 의하여 구성할 수 있다.
분광기(11)가 도입한 다파장의 분광강도는 각각 발광강도에 따른 전류검출신호가 되어 전압신호로 변환된다. 분광기(11)에 의하여 샘플링신호로서 출력된 복수의 특정 파장의 신호는, 시계열 데이터(yij)로서 RAM 등의 기억장치에 수납된다. 이 시계열 데이터(yij)는 다음에 제 1 디지털 필터 회로(12)에 의하여 평활화처리되어 평활화 시계열 데이터(Yij)로서 RAM 등의 기억장치에 수납된다. 이 평활화 시계열 데이터(Yij)를 근거로, 미분기(13)에 의하여 미분계수값(1차 미분값 또는 2차 미분값)의 시계열 데이터(dij)가 산출되어 RAM 등의 기억장치에 수납된다. 미분계수값의 시계열 데이터(dij)는 제 2 디지털 필터 회로(14)에 의하여 평활화처리되어 평활화 미분계수 시계열 데이터(Dij)로서 RAM 등의 기억장치에 수납된다. 그리고, 이 평활화 미분계수 시계열 데이터(Dij)로부터 간섭광 강도의 미분값의 파장 의존성을 나타내는(파장을 파라미터로 한다) 실제패턴이 구해진다.
한편, 미분파형 패턴 데이터베이스(15)에는 막두께 측정의 대상이 되는 피처리재의 재료, 예를 들어 폴리실리콘에 대응한 상기 각 파장에 대응하는 간섭광 강도의 미분파형 패턴 데이터값(Pj)이 미리 설정되어 있다. 미분파형 비교기(16)에 있어서, 실제패턴과 미분파형 패턴 데이터값(Pj)이 비교되어 피처리재의 막두께가 구해진다. 그 결과는, 결과표시기(17)에 의하여 표시된다.
또한, 실시예에서는 분광기(11)가 1개뿐인 경우를 나타내고 있으나, 피처리재의 면 내를 넓게 측정하여 제어하고자 하는 경우에는 복수의 분광기(11)를 설치하면 된다.
도 2a, 2b에 에칭처리 도중의 피처리재(4)의 종단면형상 및 간섭광의 파장 실제패턴의 예를 나타낸다. 도 2a에 있어서 피처리재(웨이퍼)(4)는 기판(40) 위에 베이스재(41), 그 위에 피에칭재(42), 마스크재(43)가 적층되어 있다. 예를 들어 게이트막의 에칭을 행하는 경우, 피처리재(4)의 기판은 SiO2의 절연막이며, 소스, 드레인 사이에 대응하여 다결정의 베이스재 위에 폴리실리콘의 게이트층이 형성된다.
분광기(11)로부터 방출된 다파장의 빛은 피에칭재와 베이스재의 적층구조를 포함하는 피처리재(4)에 수직입사각으로 닿게 된다. 마스크재(43)가 아닌 에칭처리된 부분으로 유도된 방사광(9)은 피에칭재(42)의 상면에서 반사한 방사광(9A)과, 피에칭재(42)와 베이스재(41) 사이에 형성된 경계면에서 반사한 방사광(9B)에 의하여 간섭광이 형성된다. 방사광(9A)은 에칭처리의 진행에 따라 반사하는 위치가 A, B, C와 같이 변화된다. 반사한 빛은 분광기(11)로 유도되어, 에칭중의 피에칭재(42) 층의 두께에 따라 강도가 변화되는 신호를 생성한다.
도 2b에 나타낸 바와 같이 간섭광의 생(生)파형(다파장)의 평활화 시계열 데이터(Yij)는 경계면으로부터의 거리가 0 근처까지는 비교적 큰 값을 유지하고, 0 근처에서 급속히 저감된다. 또한, 경계면으로부터의 거리가 0인 점보다 오른쪽은 오버에칭처리를 나타내고 있다. 이 평활화 시계열 데이터(Yij)를 근거로, 1차 미분값 또는 2차 미분값의 미분계수값 시계열 데이터(dij)가 산출된다. 도 2b에는 파장 475nm의 간섭광의 1차 미분값 및 2차 미분값을 나타내고 있다. 1차 미분값 및 2차 미분값은 경계면으로부터의 거리가 어느 범위 내의 복수 부분에서 0의 값을 횡단하고 있다. 이하에서는 이 0의 값을 횡단하는 점을 영(0)통과점이라고 한다.
도 2b에서 명백한 바와 같이, 영(0)통과점은 경계면으로부터의 거리, 환언하면 막두께가 비교적 큰 값에서도 나타난다. 이것은 생파형이 경계면 부근에 도달할 때까지 값의 변동이 적고 0 근처에서 급속하게 저감하는 것과 비교하면 큰 차이이다. 본 발명은 이 사실에 착안하여 막두께가 비교적 큰 값의 상태에서도 막두께를 정확하게 측정할 수 있도록 한 데에 특징이 있다. 또, 플라즈마의 출력이 저하되더라도 간섭광의 1차 미분값 및 2차 미분값은 큰 값을 유지하고 있기 때문에, 정확한 막두께 측정이 가능하다.
도 3a, 3b에 피처리재(폴리실리콘)의 상기 도 2a의 A, B, C에 나타낸 소정 막두께에 대한 간섭광의 미분값의 파장을 파라미터로 하는(파장 의존성을 나타낸다) 표준패턴을, 각 막두께(경계면으로부터의 거리)에 대응하는 간섭광의 미분계수값 시계열 데이터(dij)의 패턴으로서 나타낸다. 도 3a는 간섭광의 1차 미분파형 패턴 데이터를 나타내며, 도 3b는 마찬가지로 2차 미분파형 패턴 데이터를 나타낸다. 도면에서의 A, B, C는 도 2a의 A(=30nm), B(=20nm), C(=10nm)의 각 막두께에 있어서의 미분파형 패턴 데이터를 나타내고 있다.
도 3a, 3b에서 명백한 바와 같이 간섭광의 1차 미분파형 패턴이나 2차 미분파형 패턴은 피처리재의 재료 및 막두께마다 특유의 패턴으로 되어 있고, 또한 특정한 파장에 있어서 영(0)통과점, 즉 1차 미분값이나 2차 미분값이 0이 됨을 알 수 있다. 예를 들어 막두께 C에서는 파장 500nm이 영(0)통과점이 되어 있다. 피처리재의 재료가 다르면 이들의 패턴도 변화되므로, 처리에 필요한 여러 가지 재료 및 막두께 범위에 대하여 미리 실험 등에 의하여 데이터를 구하고, 1차 미분파형 패턴이나 2차 미분파형 패턴으로서 기록장치에 유지해 두는 것이 좋다.
다음으로, 도 4의 플로우차트에 의하여 도 1의 막두께 측정장치(10)로 에칭처리를 행할 때에 피처리재의 막두께를 구하는 순서에 대하여 설명한다.
맨처음으로, 목표 막두께값과 막두께 패턴 데이터베이스로부터 파장영역(적어도 3개의 파장영역)의 추출된 미분패턴(Pi)과 판정치(σ0)의 설정을 행한다(단계 400). 즉, 미리 미분파형 패턴 데이터베이스(15)에 유지되어 있는, 도 3a, 3b에 나타낸 바와 같은 복수 파장에 대한 미분값의 표준패턴 중에서, 피처리재의 처리조건에 따라 필요하게 되는 막두께에 대응하는 적어도 3개의 표준패턴을 설정한다.
다음 단계에서 간섭광의 샘플링(예를 들어 0.25∼0.4초마다)을 개시한다(단계 402). 즉, 에칭처리 개시에 따라 샘플링 개시명령이 나온다. 에칭의 진행에 따라 변화되는 다파장의 발광강도가, 광검출기에 의하여 발광 강도에 따른 전압의 광검출신호로서 검출된다. 분광기(11)의 광검출신호는 디지털변환되어 샘플링신호(yi,j)를 취득한다.
다음으로, 분광기로부터의 다파장 출력신호(yi,j)를 제 1 단째의 디지털 필터(12)에 의하여 평활화되어, 시계열 데이터(Yi,j)를 산출한다(단계 404). 즉, 제 1 단째의 디지털 필터에 의하여 노이즈를 저감시켜, 평활화 시계열 데이터(yi)를 구한다.
다음으로, S-G법에 의하여 미분계수(di,j)를 산출한다(단계 406). 즉, 미분처리(S-G법)에 의하여 신호파형의 계수(1차 또는 2차)(di)를 구한다. 또한,제 2 단째의 디지털 필터(14)에 의하여 평활화 미분계수 시계열 데이터(Di,j)를 산출한다(단계 408). 그리고, σ=Σ(Di,j-pj)2값의 산출을 행한다(단계 410). 다음으로, 미분파형 비교기(16)에 있어서, σ≤σ0의 판정을 행하여(단계 412), σ≤σO인 경우, 피처리재의 막두께가 소정값이 된 것으로 하여 그 결과를 표시기(17)에 표시한다. σ≤σO이 아닌 경우, 단계 404로 리턴한다. 마지막으로, 샘플링 종료의 설정을 행한다(단계 414).
여기서, 평활화 미계수 시계열 데이터(Di)의 산출에 대하여 설명한다. 디지 털 필터 회로로서는, 예를 들어 2차 버터워스(Butterworth)형의 저대역 통과 필터를 사용한다. 2차 버터워스형의 저대역 통과 필터에 의하여 평활화 시계열 데이터(Yi)는 식 (1)에 의하여 구해진다.
Figure 112001004539332-pat00001
여기서, 계수 b, a는 샘플링주파수 및 차단주파수에 따라 수치가 다르다. 예를 들어 샘플링주파수 10Hz, 차단주파수 1Hz일 때, a2 = -1.143, a3 = 0.4128, b1 = 0.067455, b2 = 0.13491, b3 = 0.067455가 된다.
2차 미분계수값의 시계열 데이터(di)는 미분계수 연산회로(6)에 의하여 5점의 시계열 데이터(Yi)의 다항식 적합 평활화 미분법을 이용하여 식 (2)로부터 이하와 같이 산출된다.
Figure 112001004539332-pat00002
여기서, w - 2 = 2, w - 1 = -1, w0 = -2, w1 = -1, w2 = 2이다.
상기 미분계수값의 시계열 데이터(di)를 이용하여, 평활화 미분계수 시계열 데이터(Di)는 디지털 필터 회로(2차 버터워스형의 저대역 통과 필터, 단, 디지털 필 터 회로의 a, b 계수와는 달라도 된다)에 의하여 식 (3)에 의하여 구해진다.
Figure 112001004539332-pat00003
이와 같이 하여, 도 1의 막두께 측정장치에 의하면, 도 3a, 3b에 A, B, C로서 나타낸 바와 같은, 복수 파장에 대한 미분값의 표준패턴을 적어도 하나 설정하여, 피처리재의 간섭광의 복수 파장의 강도를 각각 측정하고, 상기 측정된 간섭광 강도의 각 파장의 미분값의 실제패턴을 구하여, 표준패턴과 미분값의 실제패턴을 비교함으로써, 피처리재의 막두께를 구할 수 있다. 예를 들어 막두께 30nm, 즉 도 2의 A를 검출하고자 하는 경우에는 미리 막두께 A에 대응하는 복수 파장에 대한 미분값의 표준패턴을 설정하고, 복수의 파장에 있어서 실제패턴의 표준패턴에 대한 일치율이 판정값(σ0) 이내에 도달함으로써, 피처리재의 막두께가 30nm이 되었다는 것을 검출할 수 있다. 표준패턴으로서는 1차 미분값 패턴, 2차 미분값 패턴 중 어느 한쪽 또는 양쪽을 이용하면 된다.
이 실시예에 의하면, 경계면으로부터의 거리가 예를 들어 30nm로 비교적 큰 값이더라도 피처리재의 막두께를 정확하게 측정할 수 있다.
다음으로, 본 발명의 다른 실시예를 도 5∼도 7에서 설명한다. 이 실시예에서는 미리 소정의 막두께에 대응하는, 복수 파장에 대한 미분값의 표준패턴을 근거로, 이 표준패턴 중 하나의 영(0)통과점의 파장(λ0)과 일치한 것, 및 다른 하나의 파장(λp)에 있어서의 미분값의 실제 값의 표준패턴에 대한 일치율이 판정값(σ0) 이내에 도달한 것의 두 가지 조건에 의하여, 피처리재의 막두께가 소정값이 되었다는 것을 검출할 수 있다.
도 5에 있어서, 분광기(11)에 의하여 샘플링신호로서 출력된 두 개의 특정 파장의 신호는 시계열 데이터(yi,λ0과 yi,λp)로서 RAM 등의 기억장치(도시를 생략함)에 수납된다. 이들 시계열 데이터는 다음으로 제 1 디지털 필터 회로(12)에 의하여 평활화처리되어 평활화 시계열 데이터(Yi,λo과 Yi,λp)로서 기억장치에 수납된다. 이들 평활화 시계열 데이터(Yi,λo과 Yi,λp)를 근거로, 미분기(13)에 의하여 미분계수값(1차 미분값 또는 2차 미분값)의 시계열 데이터(di,λo과 di,λp)가 산출되어 기억장치에 수납된다. 이들 미분계수값의 시계열 데이터는 제 2 디지털 필터 회로(14)에 의하여 평활화처리되어 평활화 미분계수 시계열 데이터(Di,λo과 Di,λp)로서 기억장치에 수납된다. 그리고, 이들 평활화 미분계수 시계열 데이터(Di,λo과 Di,λp)로부터 간섭광 강도의 각 파장에 대한 미분값의 실제패턴이 구해진다.
한편, 미분파형 패턴 데이터베이스(15)에는 미리 표준패턴 중 하나의 영(0)통과점의 파장(λ0)과, 다른 하나의 파장(λp)에 있어서의 미분값의 표준패턴이 설정되어 있다. 미분파형 비교기(16)에 있어서, 이들이 비교되어 피처리재의 막두께가 구해진다.
예를 들어 막두께 30nm, 즉 도 2a의 A를 검출하고자 하는 경우에는 도 7에 나타낸 바와 같이 영(0)통과점(λ0)의 파장과, 다른 파장 λp = 450nm에 대응하는 1차 미분값(Pp)을 설정한다. 또한, 본 실시예에 있어서도 구성요소 12 내지 16은 CPU, 메모리 등을 가지는 컴퓨터에 의하여 구성해도 된다.
이 실시예의 동작을 도 6의 플로우차트로 설명한다. 먼저, 목표 막두께값과 막두께 패턴 데이터베이스로부터 영(0)통과 파장(λo)과, 적어도 하나의 다른 파장(λp)과, 파장(λp)의 미분값(Pp)과 판정값(σp)의 설정을 행한다(단계 600).
다음으로, 피처리재의 간섭광의 샘플링을 개시하고(단계 602), 분광기로부터의 파장(λO과 λp)의 출력신호를 제 1 단째의 디지털 필터에 의하여 평활화 시계열 데이터(Yi,o과 Yi,p)를 산출한다(단계 604).
다음으로, S-G법에 의하여 미분계수(di,o과 di,p)를 산출한다(단계 606). 또한, 제 2 단째의 디지털 필터에 의하여 평활화 미계수 시계열 데이터(Di,o과 Di,p)를 산출한다(단계 608). 또한, σ= Σ(Di,p-Pp)2의 산출을 행한다(단계 610).
다음으로, Di-1,o * Di,o ≤0 또한 σ≤σ0의 판정을 행한다(단계 612).
Di-1,o * Di,o의 부호의 양음(±) 판정에 있어서 음(-)이면 참이라고 판정하고, 또한 σ≤σ0이면 막두께 판정을 종료한다(단계 614). 만약, Di-1,o * Di,o의 부호가 양(+) 또는 σ> σO이면 단계 604로 리턴한다.
이 실시예에 의하면, 두 개의 특정한 파장에 착안하는 것만으로, 즉 도 7에 나타낸 미분값 패턴이 λ0에서 0(X축)을 가로 질러 통과한 것 및 다른 파장(λp)의 미분값(Pp)이 판정값(σO)이 됨으로써, 피처리재의 막두께를 측정할 수 있다. 특히, 경계면으로부터의 거리가 예를 들어 30nm로 비교적 큰 값이더라도 피처리재의 막두께를 정확하게 측정할 수 있다.
본 발명의 다른 실시예를 도 8 내지 도 10에 의해 설명한다. 이 실시예에서는 피처리재의 소정 막두께에 대한 간섭광 중에서 타겟이 되는 파장(타겟 파장)(λT)의 미분값의 영(0)통과패턴(Pj)을 설정하여, 피처리재의 실제의 간섭광 강도의 미분값의 영(0)통과패턴을 구하고, 영(0)통과회수(n)로부터 피처리재의 막두께를 구하는 것이다.
도 8에 있어서, 분광기(11)에 의하여 샘플링신호로서 출력된 타겟 파장(λT)의 신호는 시계열 데이터(yi,λT)로서 RAM 등의 기억장치(도시를 생략함)에 수납된다. 이 시계열 데이터는 다음으로 제 1 디지털 필터 회로(12)에 의하여 평활화처리되어 평활화 시계열 데이터(Yi,λT)로서 기억장치에 수납된다. 이 평활화 시계열 데이터를 근거로, 미분기(13)에 의하여 미분계수값(1차 미분값 또는 2차 미분값)의 시계열 데이터(di,λT)가 산출되어 기억장치에 수납된다. 이 미분계수값의 시계열 데이터는 제 2 디지털 필터 회로(14)에 의하여 평활화처리되어 평활화 미분계수 시계열 데이터(Di,λT)로서 기억장치에 수납된다. 한편, 미분파형 패턴 데이터베이스(15)에는 미리 표준패턴의 영(0)통과패턴(Pj)의 데이터가 설정되어 있다. 그리고, 미분파형 비교기(16)에 있어서, 이 평활화 미분계수 시계열 데이터가 미분값의 영(0)통과패턴(Pj)과 비교되어, 영(0)통과회수로부터 피처리재의 막두께를 구한다.
도 9에 나타낸 바와 같이, 예를 들어 타겟파장(λT)의 세 개의 영(0)통과점이 각각 막두께(A, B, C)에 대응하는 경우, 미분값이 이들의 영(0)통과점을 통과함으로써 C점의 예를 들어 1Onm라는 막두께를 측정할 수 있다.
또한, 본 실시예에 있어서도 구성요소 12 내지 16은 CPU, 메모리 등을 갖는 컴퓨터에 의하여 구성해도 된다. 이 실시예의 동작을 도 10의 플로우차트에 의해 설명한다.
먼저, 맨처음에 목표 막두께값과 막두께 패턴 데이터베이스로부터 분광기의 파장(λT)과 목표 영(0)통과회수(NT)를 설정한 후(단계 1OO0), 샘플링을 개시한다(단계 1002). 다음으로, 분광기(파장 λT)로부터의 출력신호를 제 1 단째의 디지털 필터에 의하여 평활화하여 시계열 데이터(Yi,λT)를 산출한다(단계 1004). 다음으로, S-G법에 의하여 미분계수(di,λT)를 산출한다(단계 1006). 또한, 제 2 단째 디지털 필터에 의하여 평활화 미계수 시계열 데이터(Di,λT)를 산출한다(단계 1008).
다음으로, (Di-1,λT)*(Di,λT)의 값 부호의 양음(±) 판정을 행하여, 음(-) = 참에 의하여 미분계수의 영(0)통과를 검출한다(단계 1010). 또한, 미분계수의 영(0)통과회수를 가산(n = n + 1)하여(단계 1012), 목표 영(0)통과회수(NT)와 n을 비교한다(단계 1014). 만약, 목표 영(0)통과회수(NT)에 도달되어 있지 않으면 단계 1004로 리턴되고, 또한 목표 영(0)통과회수(NT)에 도달되어 있으면 소정의 막두께가 되었다고 판정하여 샘플링 종료의 설정을 행한다.
이 실시예에서는 특정 파장(λT)의 미분값 파형의 영(0)통과 패턴(Pj)을 설정하고, 실제 패턴의 영(0)통과회수로부터 피처리재의 막두께를 구하는 것으로서, 경계면으로부터의 거리가 비교적 큰 값이더라도 피처리재의 막두께를 정확하게 측정할 수 있다.
다음으로, 본 발명에 의한 막두께 측정방법의 다른 실시예를 도 11 내지 도 14에 의해 설명한다. 이 실시예에서는 피처리재의 간섭광에 있어서의 특정한 파장을, 가이드파장(λG) 및 타겟파장(λT)으로 선정하고, 가이드파장(λG)의 미분값의 영(0)통과 패턴으로부터 피처리재의 막두께 범위를 구하여, 이 막두께 범위에 있는 피처리재의 막두께를 타겟파장(λT)의 미분값의 영(0)통과 패턴으로부터 구하는 것이다.
도 11에 있어서, 분광기(11)에 의하여 샘플링신호로서 출력된 두 개의 특정 파장의 신호는 시계열 데이터(yi,λG와 yi,λT)로서 기억장치(도시를 생략함)에 수납된다. 이들 시계열 데이터는 다음으로 두 개의 제 1 디지털 필터 회로[12(12A, 12B)]에 의하여 평활화처리되어 평활화 시계열 데이터(Yi,λG와 Yi,λT)로서 기억장치에 수납된다. 이들 평활화 시계열 데이터를 근거로, 두 개의 미분기[13(13A, 13B)]에 의하여 미분계수값(1차 미분값 또는 2차 미분값)의 시계열 데이터(di,λG와 di,λT)가 산출되어 기억장치에 수납된다. 이들 미분계수값의 시계열 데이터는 두 개의 제 2 디지털 필터 회로[14(14A, 14B)]에 의하여 평활화처리되어 평활화 미분계수 시계열 데이터(Di,λG와 Di,λT)로서 기억장치에 수납된다. 한편, 미분파형 패턴 데이터베이스(15)에는 미리 파장(λG, λT)의 영(0)통과패턴(Pj)의 데이터가 설정되어 있다. 그리고, 두 개의 미분파형 비교기[16(16A, 16B)]에 있어서 이들 평활화 미분계수 시계열 데이터가 미분값의 영(0)통과 패턴(Pj)과 비교되어 피처리재의 막두께를 구한다. 또한, 본 실시예에 있어서도 구성요소 12A, 12B∼16A, 16B)는 CPU, 메모리 등을 가지는 컴퓨터에 의하여 구성해도 된다.
여기서, 파장(λG, λT)의 영(0)통과 패턴(Pj)의 데이터의 관계에 대하여 도 12, 도 13에 의해 설명한다. 도면에 있어서, 타겟파장(λT)의 네 개의 영(0)통과점이 각각 막두께(A, B, C, D)에 대응하고, 가이드파장(λG)의 세 개의 영(0)통과점이 각각 막두께(a, b, c)에 대응하고 있다. 그리고, 각 막두께(a, b, c)에 대응하는 가이드파장(λG)의 세 개의 영(0)통과점과, 각 목표의 막두께(A, B, C, D), 즉 타겟파장(λT)의 네 개의 영(0)통과점의 막두께에 대한 관계는 도 13과 같이 된다.
따라서, 예를 들어 막두께(D)를 목표 막두께로서 측정하는 경우를 생각하면, 막두께(c)에 대응하는 가이드파장(λG)의 영(0)통과점이 막두께(D)에 대응하는 타겟파장(λT)의 영(0)통과점에 선행하여 출현한다는 것을 알 수 있다. 그래서, 가이드파장(λG)에서 세 개의 영(0)통과점이 검출되고, 타겟파장(λT)에서 네 개의 영(0)통과점이 검출되면, 목표 막두께(D)로 되어 있다는 것을 알 수 있다.
이 실시예의 동작을 도 14의 플로우차트에 의해 설명한다. 먼저, 목표 막두께값과 막두께 패턴 데이터베이스로부터, 분광기의 가이드파장(λG)과 타겟파장(λT), 각 파장의 목표 영(0)통과회수(NG, NT)를 설정한다(단계 1400).
다음으로, 가이드파장(λG)의 목표 영(0)통과회수(m)을 알기 위하여, 분광기(파장 λG)로부터의 출력신호를 제 1 단째의 디지털 필터에 의하여 평활화 시계열 데이터(Yi,λG)를 산출한다(단계 1402). 또한, S-G법에 의하여 미분계수(di,λG)를 산출한다(단계 1404). 다음으로, 제 2 단째의 디지털 필터에 의하여 평활화 미분계수 시계열 데이터(Di,λG)를 산출한다(단계 1406). 또한, (Di-1,λG)*(Di,λG)값 부호의 양음(±) 판정(음(-) = 참)에 의하여 미분계수의 영(0)통과를 검출한다(단계 1410). 그리고, 영(0)통과를 검출하였으면 미분계수의 영(0)통과회수를 가산(m = m + 1)하고(단계 1412), 목표 영(0)통과회수(NG)와의 비교를 행하여(단계 1414), 목표 영(0)통과회수(m)에 도달하였으면, 다음으로 타겟파장(λT)의 목표 영(0)통과회수(n)를 구하는 처리로 진행된다.
타겟파장(λT)의 목표 영(0)통과회수(n)를 구하기 위하여, 먼저 분광기(파장 λT)로부터의 출력신호를 제 1 단째의 디지털 필터에 의하여 평활화 시계열 데이터(Yi,λT)를 산출한다(단계 1416). 다음으로, S-G법에 의하여 미분계수(di,λT)를 산출한다(단계 1418). 또한, 제 2 단째의 디지털 필터에 의하여 평활화 미분계수 시계열 데이터(Di,λT)를 산출한다(단계 1420). 다음으로, (Di-1,λT)*(Di,λT)값 부호의 양음(±) 판정(음(-) = 참)에 의하여 미분계수의 영(0)통과를 검출한다(단계 1422). 그리고, 영(0)통과를 검출하였으면 미분계수의 영(0)통과회수를 가산(n = n + 1)하고(단계 1424), 목표 영(0)통과회수(NT)와의 비교를 행하여(단계 1426), 목표 영(0)통과회수(n)에 도달하였으면 목표 막두께로 되어 있으므로, 그 결과를 기록, 출력하는 동시에 샘플링 종료의 설정을 행한다.
이 실시예에서는 가이드파장(λG)과 타겟파장(λT)의 영(0)통과회수에 의하여 막두께를 판정하므로, 경계면으로부터의 거리가 비교적 큰 값이더라도 피처리재의 막두께를 정확하게 측정할 수 있다.
발명자들의 실험에 의하면, 절연막의 가공을 예로 들면, 다파장에 대한 1차 미분파형 패턴, 2차 미분파형 패턴의 영(0)통과점은 도 15에 나타낸 바와 같은 특성이 있다. 즉, 막두께가 큰 범위에서는 1차 미분파형 패턴, 2차 미분파형 패턴 중 어느 쪽에나 영(0)통과점이 나타난다. 그러나, 막두께가 얇아지면 1차 미분파형 패턴에는 영(0)통과점이 나타나지 않게 된다. 따라서, 막두께가 큰 범위에서는 1차 미분파형 패턴, 2차 미분파형 패턴 중 어느 한쪽의 파장을 가이드파장(λG) 또는 타겟파장(λT)으로 해도 된다. 그러나, 막두께가 얇은 범위에서는 1차 미분파형 패턴의 파장을 가이드파장(λG)으로 하고, 2차 미분파형 패턴의 파장을 타겟파장(λT)으로 하는 것이 바람직하다. 도 15의 특성을 이용하여, 예를 들어 절연막을 가공하고자 하는 경우에는 가이드파장(λG)을 475nm으로 하고, 나머지의 막두께가 50nm인 경우, 타겟파장(λT)은 2차 미분파형 패턴의 파장 455nm, 또는 1차 미분파형 패턴의 파장 475nm으로 한다. 나머지의 막두께가 15nm 이하인 경우, 타겟파장(λT)은 2차 미분파형 패턴을 이용한다. 나머지의 막두께가 15nm∼35nm인 경우, 타겟파장(λT)은 1차 미분파형 패턴의 m = 1, 35nm∼100nm인 경우, 1차 미분파형 패턴의 m = 2를 채용한다.
이상으로 설명한 본 발명의 막두께 측정장치에 의하면, 반도체디바이스의 제조공정 등에 있어서의 피처리재의 막두께를 정확하게 측정할 수 있다. 따라서, 이 시스템을 이용하여, 피처리재의 에칭을 높은 정밀도로 실시하는 방법을 제공할 수 있다. 이하에, 이와 같은 반도체장치의 제조공정에 대하여 설명한다.
먼저, 도 16은 도 1 내지 도 4에 의해 설명한 본 발명의 제 1 실시예를 채용한 에칭장치의 구성예이다. 표시기(17)의 피처리재의 막두께의 데이터는 플라즈마 발생장치(20)에 보내어져서, 진공용기 내의 플라즈마의 발생조건을 제어하는 데에 이용된다. 예를 들어 도 17a에 나타낸 바와 같은 피처리재에 대하여, 본 발명의 막두께 측정장치에 의하여 구한 막두께, 즉 피에칭재의 에칭 진행상황에 따라 진공용기 내의 플라즈마의 발생조건을 변경함으로써, 도 17b에 나타낸 바와 같은 적절한 형상의 에칭처리를 행하는 것이 가능하게 된다. 또한, 본 실시예에 있어서도 구성요소 12∼16은 CPU, 메모리 등을 갖는 컴퓨터에 의하여 구성해도 된다.
이하에 에칭처리의 순서에 대하여 간단하게 설명한다.
맨처음에, 피처리재에 관한 에칭처리조건의 설정을 행한다. 이 중에는 에칭처리되는 피처리재의 각 층의 막마다 처리패턴에 따른 목표 막두께값과 막두께마다의 소정의 파장 영역(적어도 세 개의 파장영역)의 미분패턴추출(Pi)과 판정값(σ0)이 포함된다. 다음으로, 피처리재를 전극 위에 반입하여 진공용기를 감압배기한다. 그리고, 진공용기 내에 소정의 처리가스를 도입하여, 플라즈마를 발생시켜 피처리재의 에칭을 개시한다. 동시에, 간섭광의 샘플링을 개시하는 에칭의 진행에 따라 변화되는 다파장의 발광강도가, 광검출기에 의하여 발광강도에 따른 전압의 광검출신호로서 검출된다. 분광기(11)의 광검출신호는 디지털변환되어, 샘플링신호(yi,j)를 취득한다. 다음으로, 분광기로부터의 다파장 출력신호(yi,j)를 평활화하여 시계열 데이터(Yi,j)를 산출한다. 다음으로, 미분처리(S-G법)에 의하여 신호파형의 계수(1차 또는 2차)(di)를 구하고, 다시 평활화 미분계수 시계열 데이터(Di,j)를 산출한다. 그리고, σ= Σ(Di,j-pj)2 값의 산출을 행하는 동시에 σ≤σ0의 판정을 행하여, σ≤σ0인 경우, 피처리재의 막두께가 소정값이 된 것으로 하여 에칭처리를 종료하여, 처리가스를 배기하고 피처리재를 진공용기로부터 반출한다.
예를 들어 막두께를 도 2a의 C값으로 하고자 하는 경우에는 미리 각 막두께(A, B, C)에 대응하는 미분값의 파장 의존성을 나타내는 표준패턴을 설정하고, 복수의 파장에 있어서 실제패턴의 표준패턴에 대한 일치율이 판정값(σ0) 이내에 도달함으로써, 피처리재의 나머지의 막두께가 순차적으로 A, B가 된 것을 검출하여 처리가스 공급 등 플라즈마에 의한 처리조건을 적절하게 제어하면서 처리를 진행시켜, 막두께가 정확하게 C가 되도록 제어하여 에칭처리를 종료한다.
경우에 따라서는, 소정의 막두께, 예를 들어 막두께 A가 된 것을 검지한 상태에서 일단 에칭처리를 정지하고, 필요한 처리, 조작을 행한 후, 에칭처리를 재개하도록 해도 된다. 또는 막두께를 연속적으로 정확하게 측정하면서, 막두께에 따라 에칭처리조건을 연속적으로 변경하는 처리를 행하도록 해도 된다.
또, 본 발명의 다른 실시예의 계측방법을 채용하여 동일한 플라즈마 에칭 제어를 행해도 된다. 또, 본 발명은 플라즈마 CVD, 스퍼터, CMP(chemical mechanical polishing) 또는 열CVD 등의 처리에도 적용할 수 있다.
다음으로, 도 18은 본 발명의 제 1 실시예를 채용한 에칭장치의 다른 구성예이다. 표시기(17)의 피처리재의 막두께의 데이터는 제어장치(18)에 의해 처리되어, 플라즈마 발생장치(20), 가스공급장치(21), 웨이퍼 바이어스 전원(22)에 보내어져서, 진공용기 내의 플라즈마의 발생조건을 제어하는 데에 이용된다. 예를 들어 절연막의 구멍가공과 같이 피에칭재의 막두께가 상당히 두꺼운 경우, 도 19a, 19b, 19c에 나타낸 바와 같이 에칭을 2단계의 처리로 나누어, 본 발명의 막두께 측 정장치에 의하여 측정한 막두께, 즉 피에칭재의 에칭의 진행상황에 따라(도 19b), 진공용기 내의 각종 처리조건을 변경함으로써, 도 19c에 나타낸 바와 같이 처리속도를 빠르게 하고, 또한 베이스재에 대한 오버에칭이 없는 적절한 형상의 에칭처리를 행할 수 있게 된다. 이 경우에도 본 발명의 다른 실시예를 채용하여 동일한 제어를 행해도 된다. 또한, 본 실시예에 있어서도 구성요소 12∼16은 CPU, 메모리 등을 가지는 컴퓨터에 의하여 구성해도 된다.
또한, 이상으로 설명한 각 실시예는 광원을 가지는 분광기로부터 다파장의 방사광을 방출하고, 피처리물로부터의 반사광의 간섭광을 이용하여 막두께를 측정하는 것이다. 한편, 광원을 가지지 않는 분광기를 이용하여, 플라즈마에 의하여 방출되는 다파장의 방사광을 광원으로 이용해도 된다. 예를 들어 도 20에 나타낸 바와 같이 플라즈마광에 의한 피처리재 위의 간섭광을 상면으로부터 관찰하기 위하여 진공용기(2)의 상부벽에 설치한 포트로부터 광섬유에 의하여 간섭광을 제 1 분광계(11A)로 유도하고, 분광기 진공용기(2)의 측벽에 설치한 다른 포트로부터 광섬유에 의하여 플라즈마광의 상태를 관찰하기 위하여 이것을 제 2 분광계(11B)로 유도하고, 양 분광계의 빛을 제산기(19)로 처리한 것을 미분기에 유도하여, 이하에 이미 설명한 방법으로 처리하도록 해도 된다. 또한, 분광계(11A, 11B)는 광원을 가지지 않는다. 또, 도 20에 있어서도 구성요소 13, 15, 16, 19는 CPU, 메모리 등을 가지는 컴퓨터에 의하여 구성해도 된다.
상기한 방법에 의하면, 독립된 광원이 불필요하며, 또한 플라즈마광이 변화되더라도 항상 안정되고 정확한 막두께의 계측이 가능하다. 또한, 피처리의 처리매수가 증가함에 따라 플라즈마 처리장치가 경시적으로 변화되어 처리시간이 길어지는 것을 검지할 수 있으므로, 유지보수(maintenance)의 지시를 내릴 수도 있다.
다음으로, 본 발명에 있어서의 막두께 정밀도를 향상시키는 실시예에 대하여 설명한다. 실제의 에칭처리에서는 에칭처리중에 플라즈마가 변동되는 경우가 있다. 그 때문에, 측정되는 막두께값의 정밀도가 나빠지는 경우가 생긴다. 도 21은 베이스산화막 2.5nm의 폴리실리콘에칭시의 막두께 변화를 나타낸 것으로서, ●표시는 본 발명의 패턴비교에 의하여 구한 각 시각의 막두께 측정값을 나타낸다. 에칭 초기에 폴리실리콘의 두께가 두껍고 폴리실리콘으로부터의 간섭광 강도가 약한 경우, 또는 에칭처리중에 플라즈마변동이 있었을 경우, 막두께 측정값의 불균일이 자주 생긴다. 이와 같은 경우, 막두께 정밀도를 향상하기 위하여 이하의 처리를 행한다. 이하의 처리는 상기 컴퓨터의 소프트웨어에 의해 행한다.
① 막두께 산출 개시는 폴리실리콘의 두께가 얇고(예를 들어 175nm 이하), 또한 플라즈마변동이 적은 시각(T1), 예를 들어 에칭처리 개시로부터 30초가 경과했을 때부터 행한다. 시각(T1) 이후에는 ② 과거의 막두께 측정값(Exp. Value)을 이용하여 회귀직선을 산출한다. ③ 그 회귀직선에서 벗어나 있는 막두께 측정값은 노이즈로 한다(예를 들어 노이즈로 취급하지 않는 막두께 측정값의 허용값은 ±1Onm으로 한다). ④ 노이즈를 제외한 막두께 측정값으로부터 회귀직선을 다시 산출한다. ⑤ 다시 산출한 그 회귀직선으로부터 현재의 막두께값을 산출하여, 막두께 산출값(Fitted Value)으로 한다. 이하에, 소정 시간이 경과할 때마다 상기 처리 ② 내지 ⑤를 반복하여 행하여 각 시각의 막두께 산출값을 구하고, 이 막두께 산출값이 최종 목표 막두께값(Thf)에 일치할 때까지 상기의 처리를 행한다. 또한, 막두께 산출값이 최종 목표 막두께값(Thf)에 도달하면 에칭처리를 종료한다.
다음으로, 본 발명에 있어서의 에칭처리상태 감시에 관한 실시예에 대하여 설명한다. 상기한 각 시각에서의 막두께 산출값의 데이터열(列)을 상기 컴퓨터 내의 메모리 또는 외부기록기에 수납하는 동시에, 이 수용한 데이터열을 웨이퍼처리번호와 관련지어 데이터베이스화한다. 이 데이터베이스에서, 에칭처리 종료시간이 예정 에칭처리 종료시간에 대하여 예를 들어 ±5%를 초과하였을 경우, 또는 에칭처리중의 적당한 시간(예를 들어 시각 T2)에 있어서의 막두께 산출값이 이 시각(T2)에서의 목표막 두께값(도 21의 Th2)에 대하여 예를 들어 ±5%를 초과하였을 경우, 이 웨이퍼처리번호의 에칭처리가 이상이라는 것을 나타내는 경고를 발한다.
이 방법에 의하면, 막두께 측정값에 불균일이 있더라도 정밀도 좋게 막두께를 산출할 수 있어, 목표로 하는 막두께를 정확하게 판정하는 에칭처리를 행할 수 있다. 또, 에칭처리의 상태 감시를 행할 수 있어, 웨이퍼의 불량처리매수를 최소한도로 억제할 수 있다.
본 발명에 의하면, 플라즈마처리, 특히 플라즈마 에칭처리에 있어서, 피처리층의 실제 두께를 온라인으로 정확하게 측정할 수 있는 피처리재의 막두께 측정방법 및 그것을 사용한 피처리재의 처리방법을 제공할 수 있다.
또, 반도체디바이스의 각 층을 온라인으로 소정 두께로 높은 정밀도로 제어할 수 있는 에칭공정을 제공할 수 있다.
또한, 피처리층의 실제 두께를 온라인으로 정확하게 측정할 수 있는 피처리재의 막두께 측정장치를 제공할 수 있다.

Claims (11)

  1. 진공처리실 내에 배치된 반도체 웨이퍼 표면의 막에 대하여 상기 진공처리실 내에 형성한 플라즈마를 사용하여 처리하는 반도체 웨이퍼의 처리방법에 있어서,
    상기 처리 중에 상기 진공처리실 내의 상기 플라즈마에 면하여 상기 반도체 웨이퍼 표면에서 얻어지는 복수 파장의 간섭광이 투과하는 포트를 거쳐 상기 간섭광을 받아 상기 복수 파장의 각각의 상기 간섭광의 강도의 미분값을 검출하는 단계와,
    검출된 상기 복수 파장의 간섭광의 강도의 미분값의 상기 파장을 파라미터로 하는 패턴과, 상기 반도체 웨이퍼와 동일한 구성의 반도체 웨이퍼에 대하여 미리 얻어진 상기 처리의 소정의 양에 대한 상기 복수 파장의 간섭광의 강도의 미분값의 패턴에 의거하여 상기 처리 중인 상기 막에 대한 에칭의 진행상황을 검출하는 단계를 구비한 것을 특징으로 하는 반도체 웨이퍼의 처리방법.
  2. 제 1항에 있어서,
    검출되는 상기 처리의 양에 의거하여 상기 반도체 웨이퍼의 상기 막의 처리를 조절하는 단계를 구비한 것을 특징으로 하는 반도체 웨이퍼의 처리방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 복수 파장의 간섭광의 강도의 미분값의 패턴과, 상기 반도체 웨이퍼와 동일한 구성의 반도체 웨이퍼에 대하여 미리 얻어진 상기 처리의 적어도 3개의 다른 상기 소정의 양에 대한 상기 복수 파장의 간섭광의 강도의 미분값의 패턴에 의거하여 상기 처리 중인 상기 막에 대한 에칭의 진행상황을 검출하는 단계를 구비한 것을 특징으로 하는 반도체 웨이퍼의 처리방법.
  4. 진공용기 내의 시료대 위에 배치된 처리대상의 반도체 웨이퍼 표면의 막에 대하여 상기 진공용기 내에 형성된 플라즈마를 사용하여 소정의 처리를 행하는 반도체 웨이퍼의 처리장치에 있어서,
    상기 진공용기 내의 상기 플라즈마에 면하여 상기 진공용기 내의 광이 투과하는 포트와, 상기 처리 중에 상기 반도체 웨이퍼 표면으로부터의 복수 파장의 간섭광을 상기 포트를 거쳐 수광하는 측정장치를 가지고,
    상기 측정장치에서 수광한 상기 복수 파장의 간섭광의 각각의 강도의 미분값을 검출하고, 상기 검출된 상기 복수 파장의 간섭광의 강도의 미분값의 상기 파장을 파라미터로 하는 패턴과 상기 반도체 웨이퍼와 동일한 구성의 반도체 웨이퍼에 대하여 미리 얻어진 상기 처리의 소정의 양에 대한 상기 복수 파장의 간섭광의 강도의 미분값의 패턴에 의거하여 상기 처리 중인 상기 막에 대한 에칭의 진행상황을 검출하는 기능을 구비한 것을 특징으로 하는 반도체 웨이퍼의 처리장치.
  5. 제 4항에 있어서,
    검출되는 상기 처리의 양에 의거하여 상기 반도체 웨이퍼의 상기 막의 처리를 조절하는 것을 특징으로 하는 반도체 웨이퍼의 처리장치.
  6. 제 4항 또는 제 5항에 있어서,
    상기 복수 파장의 간섭광의 강도의 미분값의 패턴과, 상기 반도체 웨이퍼와 동일한 구성의 반도체 웨이퍼에 대하여 미리 얻어진 상기 처리의 적어도 3개의 다른 상기 소정의 양에 대한 상기 복수 파장의 간섭광의 강도의 미분값의 패턴에 의거하여 상기 처리 중인 상기 막에 대한 에칭의 진행상황을 검출하는 것을 특징으로 하는 반도체 웨이퍼의 처리장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020010010586A 2000-06-20 2001-02-28 반도체 웨이퍼의 처리방법 및 처리장치 KR100769607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000185359 2000-06-20
JP2000-185359 2000-06-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011622A Division KR100733120B1 (ko) 2000-06-20 2007-02-05 반도체 웨이퍼처리의 검출방법 및 검출장치

Publications (2)

Publication Number Publication Date
KR20020000102A KR20020000102A (ko) 2002-01-04
KR100769607B1 true KR100769607B1 (ko) 2007-10-23

Family

ID=18685688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010586A KR100769607B1 (ko) 2000-06-20 2001-02-28 반도체 웨이퍼의 처리방법 및 처리장치

Country Status (3)

Country Link
US (4) US6815228B2 (ko)
KR (1) KR100769607B1 (ko)
TW (1) TW492106B (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492106B (en) * 2000-06-20 2002-06-21 Hitachi Ltd Inspection method for thickness of film to be processed using luminous beam-splitter and method of film processing
US6903826B2 (en) 2001-09-06 2005-06-07 Hitachi, Ltd. Method and apparatus for determining endpoint of semiconductor element fabricating process
AU2003272195A1 (en) * 2002-04-30 2004-01-06 Hrl Laboratories, Llc Quartz-based nanoresonators and method of fabricating same
US7133137B2 (en) * 2002-06-27 2006-11-07 Visx, Incorporated Integrated scanning and ocular tomography system and method
JP4464276B2 (ja) * 2002-08-13 2010-05-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20040040658A1 (en) * 2002-08-29 2004-03-04 Tatehito Usui Semiconductor fabricating apparatus and method and apparatus for determining state of semiconductor fabricating process
US6972848B2 (en) * 2003-03-04 2005-12-06 Hitach High-Technologies Corporation Semiconductor fabricating apparatus with function of determining etching processing state
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
US7994877B1 (en) 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
FR2888587B1 (fr) * 2005-07-13 2007-10-05 Sidel Sas Appareil pour le depot pecvd d'une couche barriere interne sur un recipient, comprenant un dispositif d'analyse optique du plasma
US7185695B1 (en) * 2005-09-01 2007-03-06 United Technologies Corporation Investment casting pattern manufacture
JP4833687B2 (ja) * 2006-02-27 2011-12-07 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7662646B2 (en) * 2006-03-17 2010-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus for performing accurate end point detection
KR100816453B1 (ko) * 2006-06-28 2008-03-27 (주)쎄미시스코 공정챔버의 실시간 리크 검출 시스템
US7555824B2 (en) 2006-08-09 2009-07-07 Hrl Laboratories, Llc Method for large scale integration of quartz-based devices
US8012366B2 (en) 2006-10-30 2011-09-06 Applied Materials, Inc. Process for etching a transparent workpiece including backside endpoint detection steps
US20080099437A1 (en) * 2006-10-30 2008-05-01 Richard Lewington Plasma reactor for processing a transparent workpiece with backside process endpoint detection
US8017029B2 (en) * 2006-10-30 2011-09-13 Applied Materials, Inc. Plasma mask etch method of controlling a reactor tunable element in accordance with the output of an array of optical sensors viewing the mask backside
US7976671B2 (en) * 2006-10-30 2011-07-12 Applied Materials, Inc. Mask etch plasma reactor with variable process gas distribution
US9218944B2 (en) * 2006-10-30 2015-12-22 Applied Materials, Inc. Mask etch plasma reactor having an array of optical sensors viewing the workpiece backside and a tunable element controlled in response to the optical sensors
US8002946B2 (en) * 2006-10-30 2011-08-23 Applied Materials, Inc. Mask etch plasma reactor with cathode providing a uniform distribution of etch rate
US7967930B2 (en) * 2006-10-30 2011-06-28 Applied Materials, Inc. Plasma reactor for processing a workpiece and having a tunable cathode
JP2008218898A (ja) * 2007-03-07 2008-09-18 Hitachi High-Technologies Corp プラズマ処理装置
US7884930B2 (en) * 2007-06-14 2011-02-08 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
US8393197B2 (en) * 2008-07-24 2013-03-12 Pivotal Systems Corporation Method and apparatus for the measurement of atmospheric leaks in the presence of chamber outgassing
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
WO2011045967A1 (ja) * 2009-10-13 2011-04-21 浜松ホトニクス株式会社 膜厚測定装置および膜厚測定方法
US20110206830A1 (en) * 2010-02-19 2011-08-25 United Solar Ovonic Llc Reverse interferometric method and apparatus for measuring layer thickness
KR20110096382A (ko) * 2010-02-22 2011-08-30 삼성모바일디스플레이주식회사 유기 발광 디스플레이 패널의 증착 및 검사 장치와 그것을 이용한 증착 및 검사방법
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
JP5862433B2 (ja) 2012-04-09 2016-02-16 株式会社島津製作所 表面処理状況モニタリング装置
JP5888111B2 (ja) 2012-05-18 2016-03-16 株式会社島津製作所 エッチングモニタ装置
JP2014002068A (ja) 2012-06-19 2014-01-09 Shimadzu Corp 厚みモニタリング装置、エッチング深さモニタリング装置および厚みモニタリング方法
US9952100B2 (en) 2013-01-21 2018-04-24 Sciaps, Inc. Handheld LIBS spectrometer
US9360367B2 (en) 2013-01-21 2016-06-07 Sciaps, Inc. Handheld LIBS spectrometer
US9243956B2 (en) * 2013-01-21 2016-01-26 Sciaps, Inc. Automated multiple location sampling analysis system
US9267842B2 (en) 2013-01-21 2016-02-23 Sciaps, Inc. Automated focusing, cleaning, and multiple location sampling spectrometer system
US9435742B2 (en) 2013-01-21 2016-09-06 Sciaps, Inc. Automated plasma cleaning system
US9250074B1 (en) 2013-04-12 2016-02-02 Hrl Laboratories, Llc Resonator assembly comprising a silicon resonator and a quartz resonator
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
JP6318007B2 (ja) 2013-11-29 2018-04-25 株式会社日立ハイテクノロジーズ データ処理方法、データ処理装置および処理装置
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
JP2016134530A (ja) * 2015-01-20 2016-07-25 株式会社東芝 加工制御装置、加工制御プログラムおよび加工制御方法
US9651424B2 (en) 2015-02-26 2017-05-16 Sciaps, Inc. LIBS analyzer sample presence detection system and method
US9664565B2 (en) 2015-02-26 2017-05-30 Sciaps, Inc. LIBS analyzer sample presence detection system and method
US10209196B2 (en) 2015-10-05 2019-02-19 Sciaps, Inc. LIBS analysis system and method for liquids
US10110198B1 (en) 2015-12-17 2018-10-23 Hrl Laboratories, Llc Integrated quartz MEMS tuning fork resonator/oscillator
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
US9939383B2 (en) 2016-02-05 2018-04-10 Sciaps, Inc. Analyzer alignment, sample detection, localization, and focusing method and system
JP6914211B2 (ja) * 2018-01-30 2021-08-04 株式会社日立ハイテク プラズマ処理装置及び状態予測装置
US10224187B1 (en) * 2018-02-06 2019-03-05 Lam Research Corporation Detecting partial unclamping of a substrate from an ESC of a substrate processing system
CN111336932B (zh) * 2018-12-18 2021-08-13 天津大学 测量纳米薄膜厚度的显微式差分反射光谱测量***及方法
JP7210367B2 (ja) * 2019-04-23 2023-01-23 株式会社ディスコ 厚み計測装置、及び厚み計測装置を備えた加工装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274082A (ja) * 1995-03-31 1996-10-18 Internatl Business Mach Corp <Ibm> ドライ・エッチング終点監視方法およびそのための装置
JPH0961344A (ja) * 1995-08-24 1997-03-07 Dainippon Screen Mfg Co Ltd 表面処理終点検出方法
JP2000097648A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 段差測定装置および段差測定方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153728A (ja) 1984-08-24 1986-03-17 Hitachi Ltd エツチング終点判定方法
JPS63147327A (ja) * 1986-12-10 1988-06-20 Dainippon Screen Mfg Co Ltd 表面処理における処理終点検知方法
JPH0773105B2 (ja) 1987-02-16 1995-08-02 日電アネルバ株式会社 プラズマ処理装置
JPS6468932A (en) 1987-09-09 1989-03-15 Ricoh Kk Dry etching
JPH05179467A (ja) 1991-12-27 1993-07-20 Sharp Corp エッチング終点検出方法
JP3239466B2 (ja) 1992-08-31 2001-12-17 ソニー株式会社 エッチング方法及びエッチング装置
WO1994025977A1 (en) * 1993-04-28 1994-11-10 Applied Materials, Inc. Method and apparatus for etchback endpoint detection
FR2718231B1 (fr) * 1994-04-05 1996-06-21 Sofie Procédé et dispositif pour quantifier in situ la morphologie et l'épaisseur dans une zone localisée d'une couche superficielle en cours de traitement sur une structure à couches minces .
US5928532A (en) * 1996-11-11 1999-07-27 Tokyo Electron Limited Method of detecting end point of plasma processing and apparatus for the same
US5835226A (en) * 1997-11-13 1998-11-10 Lsi Logic Corporation Method for determining optical constants prior to film processing to be used improve accuracy of post-processing thickness measurements
JPH11176815A (ja) * 1997-12-15 1999-07-02 Ricoh Co Ltd ドライエッチングの終点判定方法およびドライエッチング装置
KR100411318B1 (ko) * 1998-02-03 2003-12-18 가가쿠 기쥬츠 신코 지교단 반도체 플라즈마 처리에 있어서의 종점 검출 방법
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
JP2000106356A (ja) 1998-09-29 2000-04-11 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置
TW492106B (en) * 2000-06-20 2002-06-21 Hitachi Ltd Inspection method for thickness of film to be processed using luminous beam-splitter and method of film processing
US6903826B2 (en) * 2001-09-06 2005-06-07 Hitachi, Ltd. Method and apparatus for determining endpoint of semiconductor element fabricating process
US20040040658A1 (en) * 2002-08-29 2004-03-04 Tatehito Usui Semiconductor fabricating apparatus and method and apparatus for determining state of semiconductor fabricating process
US6972848B2 (en) * 2003-03-04 2005-12-06 Hitach High-Technologies Corporation Semiconductor fabricating apparatus with function of determining etching processing state
US20050194095A1 (en) * 2004-03-02 2005-09-08 Tatehito Usui Semiconductor production apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274082A (ja) * 1995-03-31 1996-10-18 Internatl Business Mach Corp <Ibm> ドライ・エッチング終点監視方法およびそのための装置
JPH0961344A (ja) * 1995-08-24 1997-03-07 Dainippon Screen Mfg Co Ltd 表面処理終点検出方法
JP2000097648A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 段差測定装置および段差測定方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
일본공개특허공보 평08-274082
일본공개특허공보 평09-061344
일본공개특허공보 평12-097648

Also Published As

Publication number Publication date
TW492106B (en) 2002-06-21
US20050018207A1 (en) 2005-01-27
US7411684B2 (en) 2008-08-12
US6815228B2 (en) 2004-11-09
US7230720B2 (en) 2007-06-12
US20070229845A1 (en) 2007-10-04
KR20020000102A (ko) 2002-01-04
US20060039008A1 (en) 2006-02-23
US20020009814A1 (en) 2002-01-24
US6961131B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
KR100769607B1 (ko) 반도체 웨이퍼의 처리방법 및 처리장치
JP4833687B2 (ja) プラズマ処理装置
US7126697B2 (en) Method and apparatus for determining endpoint of semiconductor element fabricating process
JP3854810B2 (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
US7259866B2 (en) Semiconductor fabricating apparatus with function of determining etching processing state
JP3694662B2 (ja) 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
US20080216956A1 (en) Plasma processing apparatus
JP4943716B2 (ja) プラズマ処理装置
JP5411215B2 (ja) プラズマ処理装置
JP2006119145A (ja) 半導体ウエハの処理方法及び処理装置
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치
KR100945889B1 (ko) 플라즈마 처리의 판정방법
JP2008306219A (ja) 半導体製造装置
KR100438379B1 (ko) 반도체소자제조공정의 종점판정방법과 장치 및 그것을사용한 피처리재의 처리방법과 장치
JP4500500B2 (ja) 半導体製造装置
US20050194095A1 (en) Semiconductor production apparatus
KR100902365B1 (ko) 반도체제조장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 13