KR100769161B1 - Liquid Crystal Display Device And Method For Fabricating The Same - Google Patents

Liquid Crystal Display Device And Method For Fabricating The Same Download PDF

Info

Publication number
KR100769161B1
KR100769161B1 KR1020010011233A KR20010011233A KR100769161B1 KR 100769161 B1 KR100769161 B1 KR 100769161B1 KR 1020010011233 A KR1020010011233 A KR 1020010011233A KR 20010011233 A KR20010011233 A KR 20010011233A KR 100769161 B1 KR100769161 B1 KR 100769161B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
electrode
substrate
crystal display
Prior art date
Application number
KR1020010011233A
Other languages
Korean (ko)
Other versions
KR20020071233A (en
Inventor
서현식
김종환
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010011233A priority Critical patent/KR100769161B1/en
Publication of KR20020071233A publication Critical patent/KR20020071233A/en
Application granted granted Critical
Publication of KR100769161B1 publication Critical patent/KR100769161B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 3마스크로 박막트랜지스터 어레이 기판을 형성하는 경우 ITO 식각용액에 의해 배선용 물질이 손상받는 것을 방지하기 위해 ITO 대신 PEDOT를 사용하여 화소전극 및 연결도전막을 형성하는 액정표시소자 및 그 제조방법에 관한 것으로서, 특히 액티브 영역과 패드부 영역으로 정의된 제 1 기판과, 상기 제 1 기판 상에 형성된 제 1 반도체층과, 상기 제 1 반도체층 상에 형성된 소스/드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 드레인 전극에 연결되는 유기 화소전극과, 상기 제 1 기판 상에 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.The present invention provides a liquid crystal display device for forming a pixel electrode and a connection conductive film using PEDOT instead of ITO in order to prevent the wiring material from being damaged by the ITO etching solution when forming a thin film transistor array substrate with three masks. In particular, a first substrate defined by an active region and a pad portion region, a first semiconductor layer formed on the first substrate, a source / drain electrode formed on the first semiconductor layer, the source electrode and a drain And a liquid crystal layer formed between the gate electrode formed through the gate insulating film between the electrodes, the organic pixel electrode connected to the drain electrode, and the second substrate facing the first substrate.

3마스크, 화소전극, 연결도전막, PEDOT, ITO3 mask, pixel electrode, connection conductive film, PEDOT, ITO

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating The Same}Liquid Crystal Display Device and Method for Manufacturing the Same {Liquid Crystal Display Device And Method For Fabricating The Same}

도 1a 내지 1c는 종래 기술에 의한 액정표시소자의 제조방법을 설명하기 위한 공정평면도 및 그 단면도.1A to 1C are process plan views and cross-sectional views for explaining a method of manufacturing a liquid crystal display device according to the prior art.

도 2a 내지 2d는 종래 기술에 의한 화소전극 및 연결도전막의 형성방법을 설명하기 위한 제조 공정단면도.2A through 2D are cross-sectional views illustrating a method of forming a pixel electrode and a connection conductive film according to the prior art.

도 3a 내지 3c는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정평면도 및 그 단면도.3A to 3C are process plan views and cross-sectional views for explaining a method for manufacturing a liquid crystal display device according to the present invention.

도 4a 및 4b는 본 발명에 의한 유기 화소전극 및 유기 연결도전막의 형성방법을 설명하기 위한 제조 공정단면도.4A and 4B are cross-sectional views illustrating a method of forming an organic pixel electrode and an organic connection conductive film according to the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

110 : 제 1 기판 111a, 111b : 아몰퍼스실리콘110: first substrate 111a, 111b amorphous silicon

113 : n+a-Si 114 : 데이터 배선 113: n + a-Si 114: data wiring

114a : 소스 전극 114b : 드레인 전극 114a: source electrode 114b: drain electrode

115 : 실리콘질화막 116 : 게이트 배선 115 silicon nitride film 116 gate wiring

116a : 게이트 전극 116b : 게이트 패드 116a: gate electrode 116b: gate pad

117 : PEDOT 117a : 유기 화소전극 117: PEDOT 117a: organic pixel electrode                 

117b : 유기 연결도전막 119 : 마스크117b: organic connection conductive film 119: mask

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 3마스크로 박막트랜지스터 어레이 기판을 형성하는 경우 ITO 대신 유기 폴리머 물질인 PEDOT를 사용하여 화소전극 및 연결도전막을 형성하는 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD). In particular, when forming a thin film transistor array substrate with three masks, a liquid crystal display for forming a pixel electrode and a connection conductive film using PEDOT, which is an organic polymer material instead of ITO, is formed. An element and a method of manufacturing the same.

액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다. Liquid crystal display devices have a high contrast ratio, are suitable for gray scale display and moving image display, and have low power consumption.

이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토리소그래피(photolithography) 방법이다.The liquid crystal display device forms various patterns such as a driving device or a wiring on a substrate to perform an operation. A photolithography method is a common technique used to form a pattern.

상기 방법은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 마스크에 형성된 패턴을 포토 레지스트 위에 노광하여 현상, 식각하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 하여 원하는 물질층을 식각한 후 포토 레지스트를 제거하는 일련의 복잡한 과정으로 이루어진다.The method includes coating a photoresist, which is a material that is photosensitive with ultraviolet rays, to a substrate on which a pattern is to be formed, and developing and etching a pattern formed on the mask by exposing the pattern on the photoresist, using a patterned photoresist as a mask to form a desired material layer. After etching, a series of complex processes are performed to remove the photoresist.

그래서, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다. Therefore, research on "low mask technology" has been actively conducted to reduce the number of photolithography processes to minimize productivity and to secure process margins.                         

종전, 하나의 박막트랜지스터 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 오믹코택층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서는 통상, 5∼7마스크 기술을 사용하였는데, 최근 3마스크 기술 수준에까지 이르게 되었다. Previously, in order to form a gate wiring layer, a gate insulating film, a semiconductor layer, an ohmic contact layer, a data wiring layer, a protective film, and a pixel electrode on a single thin film transistor substrate, 5 to 7 mask techniques have been generally used. It came.

이하, 첨부된 도면을 참조하여 3마스크 기술에 의한 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to a three-mask technology will be described with reference to the accompanying drawings.

도 1a 내지 1c는 종래 기술에 의한 액정표시소자의 제조방법을 설명하기 위한 공정평면도 및 그 단면도이고, 도 2a 내지 2d는 종래 기술에 의한 화소전극 및 연결도전막의 형성방법을 설명하기 위한 제조 공정단면도이다. 1A to 1C are process plan views and cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the prior art, and FIGS. 2A to 2D are manufacturing process cross-sectional views illustrating a method of forming a pixel electrode and a connection conductive film according to the prior art. to be.

3마스크 기술에 의한 액정표시소자는 박막트랜지스터 기판이라 불리는 제 1 기판과, 컬러필터 기판으로 불리는 제 2 기판과, 상기 두 기판 사이에 봉입된 액정층으로 구성되는데, 이 중 제 1 기판에는 교차 형성되어 단위 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 부위에서 제 1 반도체층, 소스/드레인 전극, 제 2 반도체층, 게이트 절연막, 게이트 전극으로 이루어진 박막트랜지스터와, 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되는 화소전극이 있고, 제 2 기판 상에는 광차단을 위한 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 형성된 R,G,B의 컬러필터층과, 상기 컬러필터층 상부에 형성되어 상기 화소전극에 대향하는 공통전극이 있다.The liquid crystal display device according to the three mask technology is composed of a first substrate called a thin film transistor substrate, a second substrate called a color filter substrate, and a liquid crystal layer encapsulated between the two substrates, of which a crossover is formed on the first substrate. A thin film transistor comprising a gate wiring and a data wiring to define a unit pixel region, and a first semiconductor layer, a source / drain electrode, a second semiconductor layer, a gate insulating film, and a gate electrode at an intersection of the gate wiring and the data wiring; A pixel electrode electrically connected to the drain electrode of the thin film transistor, and on the second substrate, a black matrix for blocking light, a color filter layer of R, G, and B formed between the black matrix, and an upper portion of the color filter layer There is a common electrode facing the pixel electrode.

제조방법을 살펴보면, 먼저 도 1a에서와 같이 제 1 기판(10) 상에 데이터 배선(14) 및 소스/드레인 전극(14a,14b)을 형성한다.Referring to the manufacturing method, first, as shown in FIG. 1A, the data line 14 and the source / drain electrodes 14a and 14b are formed on the first substrate 10.

즉, 제 1 기판(10) 상에 아몰퍼스실리콘(Amorphous Silicon:a-Si)(11a)과, 아몰퍼스실리콘에 불순물을 도핑한 n+a-Si(13)을 차례로 적층하고, 그 위에 알루미늄(Al), 구리(Cu) 등의 저저항 금속을 증착한 후, 제 1 마스크를 이용하여 상기 n+a-Si 및 저저항 금속을 일괄식각하는 것에 의해 데이터 배선(14) 및 소스/드레인 전극(14a,14b)을 형성한다.That is, the amorphous silicon (a-Si) 11a and the n + a-Si (13) doped with impurities in the amorphous silicon are sequentially stacked on the first substrate 10, and aluminum (Al) is deposited thereon. ) And the low-resistance metal such as copper (Cu), and then, by collectively etching the n + a-Si and the low-resistance metal using a first mask, the data wiring 14 and the source / drain electrodes 14a. , 14b).

다음, 도 1b에서와 같이 상기 데이터 배선(14)과 교차하는 방향으로 게이트 배선(16)을 형성하고, 상기 소스 전극(14a)과 드레인 전극(14b) 사이에 상기 게이트 배선으로부터 분기되는 게이트 전극(16a)을 형성한다.Next, as shown in FIG. 1B, a gate line 16 is formed in a direction crossing the data line 14, and a gate electrode branched from the gate line between the source electrode 14a and the drain electrode 14b ( 16a).

즉, 상기 소스/드레인 전극(14a,14b)을 포함한 전면에 아몰퍼스실리콘(11b)과 실리콘 질화막(SiNx)(15)과 알루미늄(Al), 구리(Cu) 등의 저저항성 금속을 차례로 적층한 후, 제 2 마스크를 이용한 식각 공정으로 저저항 금속, 실리콘 질화막(15), 아몰퍼스실리콘(11b)을 일괄식각하여 게이트 배선(16) 및 게이트 전극(16a)을 형성한다.That is, after laminating the amorphous silicon 11b, the silicon nitride film (SiNx) 15, the low-resistance metal such as aluminum (Al), copper (Cu), etc. on the entire surface including the source / drain electrodes 14a and 14b. The gate wiring 16 and the gate electrode 16a are formed by collectively etching the low resistance metal, the silicon nitride film 15, and the amorphous silicon 11b by an etching process using the second mask.

이 때, 상기 제 2 마스크를 이용한 식각공정시, 노출된 아몰퍼스 실리콘(11a)을 제거하여 기판을 선택적으로 노출시킨다.At this time, during the etching process using the second mask, the exposed amorphous silicon 11a is removed to selectively expose the substrate.

이어, 도1c에서와 같이 게이트 배선 및 데이터 배선에 의해 정의되는 화소영역에 상기 드레인 전극(14b)과 전기적으로 연결되는 화소전극(17a)을 형성한다.Next, as shown in FIG. 1C, a pixel electrode 17a electrically connected to the drain electrode 14b is formed in the pixel area defined by the gate line and the data line.

즉, 상기 게이트 전극(16a)을 포함한 전면에 ITO를 스퍼터링법으로 형성한 후, 제 3마스크를 이용한 식각공정으로 상기 드레인 전극(14b)과 전기적으로 연결되는 화소전극(17a)을 형성하고, 이와 동시에 패드 영역의 게이트 패드 및 데이터 패드를 외부의 구동회로와 연결시켜주는 연결도전막을 형성한다. That is, after forming ITO on the entire surface including the gate electrode 16a by sputtering, a pixel electrode 17a electrically connected to the drain electrode 14b is formed by an etching process using a third mask. At the same time, a connection conductive film is formed to connect the gate pad and the data pad of the pad region to an external driving circuit.                         

여기서, 도 2a 내지 도 2d를 참고로, 상기 화소전극 및 연결도전막을 형성하는 방법에 대해 보다 상세히 설명하면 다음과 같다.2A to 2D, the method of forming the pixel electrode and the connection conductive film will be described in more detail as follows.

전술한 과정에 의해 액티브 영역에 박막트랜지스터가 형성되고, 패드 영역에 게이트 패드(16b)가 형성된 제 1 기판(10) 상에 도 2a에서와 같이, 게이트 전극(16a)을 포함한 전면에 투명한 도전물질인 ITO(Indium Tin Oxide)(17)를 스퍼터링(sputtering) 방법으로 증착하고, 그 위에 포토 레지스트(18)를 도포한다.As described above, the thin film transistor is formed in the active region and the gate pad 16b is formed in the pad region. As shown in FIG. 2A, a transparent conductive material is formed on the entire surface including the gate electrode 16a. Phosphorous Indium Tin Oxide (ITO) 17 is deposited by a sputtering method, and a photoresist 18 is applied thereon.

이어서, 도 2b에서와 같이 화소전극 및 연결도전막이 형성될 영역이 정의된 제 3 마스크(19)를 이용하여 상기 포토 레지스트(18)를 선택적으로 노광한 후, 도 2c에서와 같이, 현상공정을 통해 상기 포토 레지스트를 선택적으로 제거하여 포토 레지스트 패턴(18)을 형성한다.Subsequently, as illustrated in FIG. 2B, the photoresist 18 is selectively exposed using a third mask 19 in which the pixel electrode and the connection conductive film are to be formed, and then the developing process is performed as shown in FIG. 2C. The photoresist is selectively removed to form a photoresist pattern 18.

이 때, 상기 포토 레지스트 패턴(18)은 화소전극이 형성될 영역 및 연결도전막이 형성될 영역에만 존재한다.In this case, the photoresist pattern 18 exists only in the region where the pixel electrode is to be formed and the region where the connection conductive film is to be formed.

계속하여, 도 2d에서와 같이 상기 포토 레지스트 패턴(18)을 마스크로 하여 ITO를 FeCl3계 또는 HNO3+HCl계 식각용액을 사용하여 식각함으로써 상기 드레인 전극(14b)과 전기적으로 연결되는 화소전극(17a)을 형성함과 동시에 상기 패드 영역에는 게이트 패드(16d)와 외부의 구동회로를 전기적으로 연결하는 연결도전막(17b)을 형성한다.Subsequently, as shown in FIG. 2D, the pixel electrode electrically connected to the drain electrode 14b by etching ITO using a FeCl 3 -based or HNO 3 + HCl-based etching solution using the photoresist pattern 18 as a mask. At the same time as forming 17a, a connection conductive film 17b for electrically connecting the gate pad 16d and the external driving circuit is formed in the pad region.

이와 같은 종래의 3마스크를 이용한 액정표시소자는 게이트 배선(16), 게이트 절연막(15) 및 아몰퍼스실리콘(11b)이 하나의 마스크에 의해 패터닝되고, 소스/드레인 전극(14a,14b)과 오믹콘택층으로 사용되는 n+a-Si(13) 및 상기 아몰퍼스실리콘(11a)이 하나의 마스크에 의해 패터닝되며, 화소전극이 콘택홀을 통해 드레인전극과 연결되지 않고 직접 연결되므로 통상의 5∼7마스크에서 3마스크로 그 마스크 수를 저감할 수 있게 되었다.In the liquid crystal display device using the conventional three masks, the gate wiring 16, the gate insulating film 15, and the amorphous silicon 11b are patterned by one mask, and the source / drain electrodes 14a and 14b and the ohmic contact are made. The n + a-Si 13 used as a layer and the amorphous silicon 11a are patterned by one mask, and the pixel electrode is directly connected to the drain electrode through a contact hole without being connected to the drain electrode. The number of masks can be reduced to 3 masks.

이와같이 마스크의 수를 저감하는 것은 제품의 제조원가를 절감시켜 결국, 생산성 및 제품의 경쟁력을 향상시키므로 많은 관심이 기울어지고 있다.As such, reducing the number of masks reduces the manufacturing cost of the product, and thus, much attention is paid to the improvement of productivity and the competitiveness of the product.

그러나, 상기와 같은 종래의 액정표시소자 및 그 제조방법은 다음과 같은 문제점이 있다.However, the above-described conventional liquid crystal display device and its manufacturing method have the following problems.

첫째, 화소전극을 형성하기 위한 ITO(Indium Tin Oxide) 및 ITO 식각용액은 배선용 물질인 알루미늄, 구리 등의 금속과 접하게 되면 그 접촉부분에서 금속산화막이 형성되어 전기 저항값이 상승하게 된다.First, when an indium tin oxide (ITO) and an ITO etching solution for forming a pixel electrode are in contact with a metal such as aluminum or copper, which is a wiring material, a metal oxide film is formed at a contact portion thereof to increase an electric resistance value.

또한, 전해질 용액하에서 알루미늄과 ITO가 접촉하거나 또는 알루미늄이 ITO식각용액에 노출되면 접촉면에서 알루미늄이 산화되어 녹아나와 패턴에 손상을 끼치게 된다.In addition, when aluminum is contacted with ITO or an aluminum is exposed to the ITO etching solution in the electrolyte solution, aluminum is oxidized and melted at the contact surface, thereby damaging the pattern.

따라서, 소자의 신뢰성이 현저하게 떨어진다.Therefore, the reliability of the device is significantly lowered.

특히, 3마스크 기술에서 ITO로 화소전극을 형성할 경우, 데이터 배선, 소스/드레인 전극, 게이트 배선, 게이트 전극 등이 대부분 상기 ITO 및 ITO식각용액에 노출되므로 그로인해 단선 등이 심하게 생기거나 접촉 부분에서의 접촉저항이 증가된다. In particular, in the case of forming a pixel electrode with ITO in the three-mask technology, since the data wiring, the source / drain electrode, the gate wiring, and the gate electrode are mostly exposed to the ITO and ITO etching solutions, severe disconnection or the like may occur. The contact resistance at is increased.                         

둘째, ITO는 스퍼터링 장치에서 증착되기 때문에 고가의 진공장비가 요구되고, 고온에서 증착되기 때문에 공정 적용에 한계가 있다.Second, since ITO is deposited in a sputtering apparatus, expensive vacuum equipment is required, and since it is deposited at a high temperature, there is a limit in process application.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 3마스크로 박막트랜지스터 어레이 기판을 제조하는 경우 PEDOT를 사용하여 화소전극 및 연결도전막을 형성함으로써 소자의 신뢰성을 향상시키고 공정단가를 감소시킬 수 있는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, in the case of manufacturing a thin film transistor array substrate with three masks to form a pixel electrode and a connecting conductive film using PEDOT can improve the reliability of the device and reduce the process cost An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 액티브 영역과 패드부 영역으로 정의된 제 1 기판과, 상기 제 1 기판 상에 형성된 제 1 반도체층과, 상기 제 1 반도체층 상에 형성된 소스/드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 드레인 전극에 연결되는 유기 화소전극과, 상기 제 1 기판 상에 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, a liquid crystal display device includes a first substrate defined by an active region and a pad portion region, a first semiconductor layer formed on the first substrate, and a first semiconductor layer formed on the first semiconductor layer. A liquid crystal formed between a source / drain electrode, a gate electrode formed between the source electrode and a drain electrode via a gate insulating film, an organic pixel electrode connected to the drain electrode, and a second substrate facing the first substrate; It is characterized by including a layer.

이 때, 상기 패드부 영역은 상기 게이트 배선 및 데이터 배선과 일체형으로 각각 형성된 게이트 패드 및 데이터 패드와, 상기 유기 화소전극과 동시에 형성되어 상기 패드와 접속하는 유기 연결도전막을 포함하여 구성된다.In this case, the pad portion region includes a gate pad and a data pad formed integrally with the gate wiring and the data wiring, and an organic connection conductive film formed simultaneously with the organic pixel electrode and connected to the pad.

즉, 본 발명은 박막트랜지스터 기판의 화소전극 및 연결도전막을 ITO 대신 유기 폴리머계 물질인 PEDOT(Polyethylene-dioxythiophene)를 사용하여 전면에 일체형으로 형성하고 부분적으로 도전성을 띄게 하는 것을 특징으로 한다.That is, the present invention is characterized in that the pixel electrode and the connection conductive film of the thin film transistor substrate are integrally formed on the front surface and partially conductive by using PEDOT (polyethylene-dioxythiophene), which is an organic polymer material instead of ITO.

따라서, 3마스크 기술에서 불가피하게 노출되는 배선용 물질이 PEDOT에 의해 보호되어 소자의 신뢰성이 향상된다.Therefore, the wiring material, which is inevitably exposed in the three mask technology, is protected by the PEDOT, thereby improving the reliability of the device.

그리고, PEDOT를 패터닝하여 화소전극 및 연결도전막을 형성하여도 그와 관련되는 물질이 배선용 물질을 손상시키지 않으므로 공정 마진이 확보된다. In addition, even if the PEDOT is patterned to form the pixel electrode and the connection conductive film, the material associated therewith does not damage the wiring material, thereby ensuring a process margin.

또한, 알루미늄, 구리, 크롬 등과 접촉하여 그 금속 표면을 손상시켰던 ITO 대신 PEDOT를 사용하여 화소전극을 형성함으로써 저저항성이 우수한 배선용 물질의 선택 폭이 넓어진다.In addition, by forming a pixel electrode using PEDOT instead of ITO, which is in contact with aluminum, copper, chromium, and the like, which damages the metal surface, a wider selection of wiring material having excellent low resistance is widened.

이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 3c는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정평면도 및 그 단면도이고, 도 4a 내지 4b는 본 발명에 의한 유기 화소전극 및 유기 연결도전막의 형성방법을 설명하기 위한 제조 공정단면도이다.3A to 3C are process plan views and cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention, and FIGS. 4A to 4B illustrate a method for forming an organic pixel electrode and an organic connection conductive film according to the present invention. Process cross section.

본 발명에 의한 액정표시소자는 3마스크 기술이 적용되는 제 1 기판과, 상기 제 1 기판에 대향되는 제 2 기판과, 상기 제 1 ,제 2 기판 사이에 봉입된 액정으로 구성되는데, 상기 제 1 기판 상에는 일렬로 형성된 복수개의 데이터 배선과, 상기 데이터 배선과 교차하여 화소를 정의하는 복수개의 게이트 배선과, 상기 데이터 배선으로부터 분기되어 형성된 소스/드레인 전극 및 데이터 패드와, 상기 게이트 배선으로부터 분기되어 형성된 게이트 전극 및 게이트 패드와, 상기 소스/드레인 전극 하층에 형성된 제 1 반도체층과, 상기 소스/드레인 전극과 상기 게이트 전극 사이에 형성된 제 2 반도체층 및 게이트 절연막과, 상기 게이트 배선을 포함한 기판 전면에 형성되어 상기 드레인 전극과 전기적으로 연결되는 유기 화소전극과, 게이트 패드 및 데이터 패드 상층에 형성되어 외부 구동회로 소자와 연결시켜 주는 유기 연결도전막이 있다.The liquid crystal display device according to the present invention comprises a first substrate to which a three-mask technique is applied, a second substrate facing the first substrate, and a liquid crystal encapsulated between the first and second substrates. A plurality of data wires formed in a line on the substrate, a plurality of gate wires crossing the data wires to define pixels, source / drain electrodes and data pads branched from the data wires, and branched from the gate wires; A gate electrode and a gate pad, a first semiconductor layer formed under the source / drain electrode, a second semiconductor layer and a gate insulating film formed between the source / drain electrode and the gate electrode, and a front surface of the substrate including the gate wiring An organic pixel electrode formed on the drain electrode and electrically connected to the drain electrode, a gate pad and a data pad Is formed on the organic film layer has a conductive connection which connects the device to an external driving circuit.

이 때, 상기 유기 화소전극 및 유기 연결도전막은 종래의 ITO 물질이 아니라, 유기 폴리머계 물질인 PEDOT를 재료로 하여 형성되는 것을 특징으로 하는데, 상온에서의 코팅 기술 또는 스크린 프린팅 기술로써 도포한 후 단위 화소영역과 패드부 영역의 일정 부위에 대해서만 노광시켜 도전성을 가지게 한다.In this case, the organic pixel electrode and the organic connection conductive film are formed using PEDOT, which is an organic polymer material, not a conventional ITO material, and is applied by coating or screen printing at room temperature. The film is exposed to only a portion of the pixel region and the pad portion region to have conductivity.

한편, 제 2 기판 상에는 광차단을 위해 제 1 기판의 배선 및 박막트랜지스터에 대응되는 위치에 형성된 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 형성된 R,G,B의 컬러필터층과, 상기 컬러필터층 상에서 상기 화소전극에 대향되도록 형성된 공통전극이 있다.Meanwhile, on the second substrate, a black matrix formed at a position corresponding to the wiring and the thin film transistor of the first substrate for light blocking, a color filter layer of R, G, and B formed between the black matrix, and the pixel on the color filter layer. There is a common electrode formed to face the electrode.

3마스크 기술을 적용하여 유기 화소전극 및 유기 연결도전막을 형성하는 액정표시소자의 제조방법을 설명하면 다음과 같다.The manufacturing method of the liquid crystal display device for forming the organic pixel electrode and the organic connection conductive film by applying the three mask technology is as follows.

먼저, 도 3a에서와 같이 제 1 기판(110) 상에 데이터 배선(114) 및 소스/드레인 전극(114a,114b)을 형성한다.First, as illustrated in FIG. 3A, the data line 114 and the source / drain electrodes 114a and 114b are formed on the first substrate 110.

즉, 제 1 기판(110) 상에 아몰퍼스실리콘(Amorphous Silicon:a-Si)(111a)과, 아몰퍼스실리콘에 불순물을 도핑한 n+a-Si(113)을 차례로 적층하고, 그 위에 제 1 금속층을 증착한 다음, 제 1 마스크를 이용하여 상기 n+a-Si 및 제 1 금속층을 일괄식각하는 것에 의해 데이터 배선(114), 소스/드레인 전극(114a,114b) 및 데이터 패드(미도시)를 형성한다.That is, an amorphous silicon (a-Si) 111a and an n + a-Si 113 doped with impurities in the amorphous silicon are sequentially stacked on the first substrate 110, and the first metal layer is stacked thereon. After the deposition, the data line 114, the source / drain electrodes 114a and 114b and the data pad (not shown) are formed by collectively etching the n + a-Si and the first metal layer using a first mask. Form.

따라서, 제 1 마스크 공정을 끝낸 기판(110) 상에는 전면에 형성된 제 1 반 도체층(111a)과, 그 하부에 오믹콘택층(113)을 항상 수반하는 데이터 배선(114), 소스/드레인 전극(114a,114b) 및 데이터 패드가 존재한다.Therefore, on the substrate 110 having finished the first mask process, the first semiconductor layer 111a formed on the front surface and the data wiring 114 and the source / drain electrode (which always carry the ohmic contact layer 113 below) are formed. 114a, 114b) and data pads.

다음, 도 3b에서와 같이 상기 데이터 배선(114)과 교차하는 방향으로 게이트 배선(116)을 형성하고, 상기 소스 전극(114a)과 드레인 전극(114b) 사이에 상기 게이트 배선(116)으로부터 연장되는 게이트 전극(116a)을 형성한다.Next, as shown in FIG. 3B, a gate line 116 is formed in a direction crossing the data line 114, and extends from the gate line 116 between the source electrode 114a and the drain electrode 114b. The gate electrode 116a is formed.

즉, 상기 소스/드레인 전극(114a,114b)을 포함한 전면에 아몰퍼스실리콘(111b)과 실리콘 질화막(SiNx)(115)을 차례로 형성한 뒤, 그 위에 제 2 금속층을 증착한 후, 제 2 마스크를 이용한 식각공정으로 상기 제 2 금속층, 실리콘 질화막(115), 아몰퍼스실리콘(111b)을 일괄식각하여 게이트 배선(116), 게이트 전극(116a) 및 게이트 패드를 형성한다.That is, the amorphous silicon 111b and the silicon nitride film (SiNx) 115 are sequentially formed on the entire surface including the source / drain electrodes 114a and 114b, and a second metal layer is deposited thereon. In the etching process, the second metal layer, the silicon nitride film 115, and the amorphous silicon 111b are collectively etched to form the gate wiring 116, the gate electrode 116a, and the gate pad.

이 때, 데이터 배선용 물질을 스톱 에칭막으로 하며, 상기 제 2 금속층, 실리콘 질화막(115), 아몰퍼스실리콘(111b)의 일괄식각과 동시에 또다른 아몰퍼스실리콘(111a)를 동시에 식각하여 기판을 선택적으로 노출시킨다.At this time, the material for the data wiring is a stop etching film, and at the same time as the batch etching of the second metal layer, the silicon nitride film 115 and the amorphous silicon 111b, another amorphous silicon 111a is simultaneously etched to selectively expose the substrate. Let's do it.

따라서, 게이트 배선용 물질층 하부에는 게이트 절연막(115), 아몰퍼스실리콘(111a, 111b)이 존재하고, 게이트 배선 및 데이터 배선이 형성되어 있지 않은 부분은 기판이 선택적으로 노출되어 있다.Therefore, the gate insulating layer 115 and the amorphous silicon 111a and 111b are present under the gate wiring material layer, and the substrate is selectively exposed in portions where the gate wiring and the data wiring are not formed.

여기서, 소스/드레인 전극, 아몰퍼스실리콘, 실리콘질화막, 게이트 전극의 적층막이 박막트랜지스터를 이루며, 이와 같이 게이트 전극이 소스/드레인 전극 상부에 형성된 박막트랜지스터를 탑-게이트 박막트랜지스터(top-gate transistor)라 부른다. The thin film transistor is formed of a stacked layer of a source / drain electrode, an amorphous silicon, a silicon nitride film, and a gate electrode, and the thin film transistor formed on the source / drain electrode is called a top-gate thin film transistor. Call.                     

그리고, 상기 게이트 배선용 물질 및 데이터 배선용 물질은 크롬(Cr), 알루미늄(Al), 주석(Sn), 구리(Cu), 몰리브덴(Mo), 크롬/몰리브덴(Cr/Mo), 크롬/알루미늄(Cr/Al)의 저저항이 우수한 금속으로 한다. 다만, 서로 다른 식각 선택비를 가진 금속으로 선택하여 게이트 배선 패턴시 데이터 배선이 동시에 식각되지 않도록 한다.The gate wiring material and the data wiring material are chromium (Cr), aluminum (Al), tin (Sn), copper (Cu), molybdenum (Mo), chromium / molybdenum (Cr / Mo), and chromium / aluminum (Cr). A metal having excellent low resistance of / Al) is used. However, metals having different etching selectivity are selected so that data wirings are not etched at the same time during the gate wiring pattern.

이어, 도 3c에서와 같이 게이트 배선(116)을 포함한 기판 전면에 배선용 물질에 손상을 주지 않는 PEDOT를 도포하고 선택적으로 노광하여 유기 화소전극(117a)과 유기 연결도전막을 형성한다.Next, as shown in FIG. 3C, a PEDOT that does not damage the wiring material is coated on the entire surface of the substrate including the gate wiring 116 and selectively exposed to form the organic pixel electrode 117a and the organic connection conductive film.

여기서, 도 4a 및 도 4b를 참고로 하여 상기 유기 화소전극(117a)과 유기 연결도전막을 형성하는 방법에 대해 구체적으로 설명하면 다음과 같다.4A and 4B, the method of forming the organic pixel electrode 117a and the organic connection conductive film will be described in detail as follows.

전술한 과정에 의해 액티브 영역에 박막트랜지스터가 형성되고, 패드 영역에 게이트 패드(116b)가 형성된 제 1 기판(110) 상에 도 4a에서와 같이, 게이트 전극(116a)을 포함한 전면에 PEDOT(117)를 코팅한 후, 화소전극 및 연결도전막이 형성될 영역의 PEDOT가 노출되도록 제 3 마스크(119)를 씌운 뒤 UV를 조사하여 노광된 영역의 PEDOT에 한해서만 활성화시켜 도전성을 띠게 한다.The thin film transistor is formed in the active region by the above-described process, and the PEDOT 117 is formed on the front surface including the gate electrode 116a on the first substrate 110 having the gate pad 116b formed in the pad region, as shown in FIG. 4A. ), And then cover the third mask 119 to expose the PEDOT of the region where the pixel electrode and the connection conductive film will be formed, and then irradiate UV to activate only the PEDOT of the exposed region to become conductive.

이로써, 도 4b에서와 같이 노광에 의해 활성화된 영역은 유기 화소전극(119a) 및 유기 연결도전막(119b)으로써 형성되고, 비활성화된 영역은 배선용 물질의 보호막으로써 형성된다.Thus, as shown in FIG. 4B, the region activated by the exposure is formed by the organic pixel electrode 119a and the organic connection conductive layer 119b, and the inactivated region is formed by the protective film of the wiring material.

이와 같이 배선용 물질에 보호막을 형성하게 되면 배선이 액정에 직접 닿지 않게 되므로 금속이 액정으로 확산되는 것을 방지할 수 있다. As such, when the protective layer is formed on the wiring material, the wiring does not directly contact the liquid crystal, thereby preventing the metal from diffusing into the liquid crystal.                     

상기 방법 외에, 화소영역 내의 소정 부위에 마스크를 이용한 스크린 프린팅법으로 PEDOT를 프린팅하고 노광하여 유기 화소전극 및 유기 연결도전막을 형성하는 방법과, 코팅법으로 전면에 PEDOT를 형성한 후, KMnO4+NaOH의 식각용액을 이용한 포토리소그래피 공정으로 PEDOT를 패터닝하여 유기 화소전극 및 유기 연결도전막을 형성하는 방법 등이 있다.In addition to the above method, a method of printing and exposing PEDOT to a predetermined area in a pixel region by screen printing using a mask to form an organic pixel electrode and an organic connection conductive film, and after forming PEDOT on the entire surface by coating, KMnO4 + NaOH In the photolithography process using an etching solution, a PEDOT is patterned to form an organic pixel electrode and an organic connection conductive film.

이와 같이, 화소전극을 형성할 때 PEDOT를 사용하게 되면 특별한 장비없이도 상온에서 공정 가능하게 되므로, 진공 장비 내에서 스퍼터링 방법으로 ITO를 증착하는 종래 기술에 견주어 볼 때, 공정이 간소화해지고 장치비용이 줄어들어 공정 단가가 낮아진다. 또한, 종래와 같은 3마스크 기술이라도 기존의 제 3 마스크 공정에서의 포토리소그래피 공정 대신, 노광 공정만으로 같은 효과를 낼 수 있으므로 그에 따른 생산성이 높아진다.As such, when PEDOT is used to form the pixel electrode, the process can be performed at room temperature without any special equipment. Therefore, the process is simplified and the apparatus cost is reduced in comparison with the conventional technology of depositing ITO by sputtering in vacuum equipment. Process cost is lowered. In addition, even the conventional three-mask technique can produce the same effect only by the exposure process instead of the photolithography process in the conventional third mask process, thereby increasing productivity.

마지막으로, 상기 제 1 기판의 전면에 스페이서를 골고루 산포하고, 블랙 매트릭스, 컬러필터층 및 공통전극이 형성된 제 2 기판의 가장자리에 씨일 패턴을 형성하여 두 기판을 대향합착한 뒤, 두 기판 사이에 액정을 주입하고 봉함으로써 액정표시소자를 완성한다. Finally, evenly spread the spacers over the entire surface of the first substrate, form a seal pattern on the edge of the second substrate on which the black matrix, the color filter layer, and the common electrode are formed to oppose the two substrates, and then liquid crystal between the two substrates. The liquid crystal display device is completed by injecting and sealing.

상기와 같은 본 발명의 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.As described above, the liquid crystal display device and the manufacturing method thereof according to the present invention have the following effects.

첫째, PEDOT를 사용하여 화소전극을 형성하게 되면, 저저항성이 우수한 알루미늄, 크롬, 구리 등을 재료로 한 배선용 물질이 노출되어도 PEDOT와의 접촉에 의 해 손상받지 않으므로 콘택 저항 문제가 해결되고 또한, 배선 재료의 선택 폭이 넓어진다.First, when the pixel electrode is formed using PEDOT, even if the wiring material made of aluminum, chromium, copper, etc. having excellent low resistance is exposed, it is not damaged by contact with the PEDOT. Wide selection of materials.

둘째, 전면에 PEDOT를 코팅하여 화소전극을 형성할 경우 PEDOT의 비활성영역이 불가피하게 노출되는 배선용 물질을 덮게 되어 배선용 물질의 액정층으로의 확산 방지와 액정층 내로의 금속 불순물 유입 방지의 이중 효과를 가지게 한다. Second, when the pixel electrode is formed by coating PEDOT on the front surface, the inactive area of the PEDOT is inevitably exposed to cover the wiring material, thereby preventing the diffusion of the wiring material into the liquid crystal layer and preventing the introduction of metal impurities into the liquid crystal layer. To have.

셋째, PEDOT를 사용하여 화소전극을 형성하게 되면 특별한 장비없이도 상온에서 공정 가능하게 되므로, 진공 장비 내에서 스퍼터링 방법으로 ITO를 증착하는 종래 기술에 견주어 볼 때, 공정이 간소화해지고 장치비용이 줄어들어 공정 단가가 낮아진다.Third, when the pixel electrode is formed using PEDOT, it can be processed at room temperature without any special equipment, and compared with the prior art of depositing ITO by sputtering in vacuum equipment, the process is simplified and the apparatus cost is reduced. Becomes lower.

넷째, 제 3 마스크 공정에 있어서, 노광 공정만으로 화소전극을 형성할 수 있으므로 기존에 포토리소그래피 공정을 수행한 3마스크 기술보다 생산성이 향상된다.Fourth, in the third mask process, since the pixel electrode can be formed only by the exposure process, productivity is improved compared to the three-mask technique in which the photolithography process is conventionally performed.

Claims (21)

액티브 영역과 패드부 영역으로 정의된 제 1 기판;A first substrate defined by an active region and a pad portion region; 상기 제 1 기판 상에 형성된 제 1 반도체층;A first semiconductor layer formed on the first substrate; 상기 제 1 반도체층 상에 형성된 소스/드레인 전극;A source / drain electrode formed on the first semiconductor layer; 상기 소스 전극과 드레인 전극 사이에 게이트 절연막을 개재하여 형성된 게이트 전극;A gate electrode formed between the source electrode and the drain electrode via a gate insulating film; 상기 게이트 절연막 하부에 형성되는 제 2 반도체층;A second semiconductor layer formed under the gate insulating layer; 상기 드레인 전극에 연결되는 유기 화소전극;An organic pixel electrode connected to the drain electrode; 상기 제 1 기판 상에 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.And a liquid crystal layer formed between the second substrate facing each other on the first substrate. 제 1 항에 있어서, 상기 소스 전극으로부터 연장된 데이터 배선과, 상기 데이터 배선과 교차하여 화소영역을 정의하며 상기 게이트 전극으로부터 연장된 게이트 배선이 더 구비된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, further comprising a data line extending from the source electrode and a gate line extending from the gate electrode to define a pixel area crossing the data line. 제 1 항에 있어서, 상기 유기 화소전극은 유기 폴리머인 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the organic pixel electrode is an organic polymer. 제 3 항에 있어서, 상기 유기 폴리머는 PEDOT(Polyethylenedioxythiophene)인 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 3, wherein the organic polymer is polyethylenedioxythiophene (PEDOT). 제 3 항에 있어서, 상기 유기 폴리머는 상기 제 1 기판 상의 전면에 걸쳐 형성되며 상기 화소영역에 상응하는 부분이 도전성을 갖는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 3, wherein the organic polymer is formed over the entire surface of the first substrate, and a portion corresponding to the pixel area is conductive. 제 3 항에 있어서, 상기 유기 폴리머는 상기 화소영역에만 선택적으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 3, wherein the organic polymer is selectively formed only in the pixel region. 제 1 항에 있어서, 상기 제 1 반도체층과 상기 소스/드레인 전극 사이에 오믹콘택층이 더 구비된 것을 특징으로 하는 액정표시소자. The liquid crystal display of claim 1, further comprising an ohmic contact layer between the first semiconductor layer and the source / drain electrodes. 삭제delete 제 1 항에 있어서, 상기 제 1 기판 상의 패드영역에는 The pad region of claim 1, further comprising: 외부 구동회로로부터 게이트 구동신호가 전달되는 게이트 패드와, A gate pad through which a gate driving signal is transmitted from an external driving circuit; 상기 게이트 패드와 절연되고 외부 구동회로로부터 신호가 전달되는 데이터 패드와, A data pad insulated from the gate pad and to which a signal is transmitted from an external driving circuit; 상기 게이트 및 데이터 패드 상부에 형성되는 유기 도전막이 구비된 것을 특징으로 하는 액정표시소자.And an organic conductive layer formed on the gate and the data pad. 제 9 항에 있어서, 상기 유기 도전막은 상기 제 1 기판 상의 전면에 걸쳐 형성된 유기 화소전극과 동시에 형성되는 것을 특징으로 하는 액정표시소자.10. The liquid crystal display device according to claim 9, wherein the organic conductive film is formed simultaneously with an organic pixel electrode formed over the entire surface of the first substrate. 제 1 항에 있어서, 상기 게이트 전극과 상기 게이트 절연막의 양쪽 단부는 일치하는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein both ends of the gate electrode and the gate insulating film coincide with each other. 제 1 항에 있어서, 상기 게이트 전극 및 소스/드레인 전극은 저저항 금속인 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the gate electrode and the source / drain electrode are low resistance metal. 제 12 항에 있어서, 상기 저저항 금속은 알루미늄 또는 구리를 포함하는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 12, wherein the low resistance metal comprises aluminum or copper. 제 1 기판 상에 제 1 반도체층, 오믹콘택층, 제 1 금속층을 적층하는 단계;Stacking a first semiconductor layer, an ohmic contact layer, and a first metal layer on the first substrate; 상기 제 1 금속층 및 오믹콘택층을 일괄식각하여 소스/드레인 전극 및 데이터 패드를 형성하는 단계;Collectively etching the first metal layer and the ohmic contact layer to form a source / drain electrode and a data pad; 상기 소스/드레인 전극을 포함한 전면에 제 2 반도체층, 게이트 절연막, 제 2 금속층을 차례로 적층하는 단계;Sequentially stacking a second semiconductor layer, a gate insulating film, and a second metal layer on the entire surface including the source / drain electrodes; 상기 제 2 금속층, 게이트 절연막, 제 2 반도체층을 일괄식각하여 게이트 전극 및 게이트 패드를 형성하는 단계;Forming a gate electrode and a gate pad by collectively etching the second metal layer, the gate insulating layer, and the second semiconductor layer; 상기 드레인 전극과 접촉하는 유기 화소전극과 상기 게이트 패드 및 데이터 패드와 연결되는 유기 연결도전막을 형성하는 단계;Forming an organic pixel electrode in contact with the drain electrode and an organic connection conductive layer connected to the gate pad and the data pad; 상기 제 1 기판과 대향하는 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a liquid crystal layer between the first substrate and the second substrate opposing the first substrate. 제 14 항에 있어서, 상기 소스/드레인 전극 형성시 상기 소스 전극과 일체형인 데이터 배선을 형성하고, 상기 게이트 전극 형성시 상기 데이터 배선과 교차하여 화소영역을 정의하는 게이트 배선을 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.15. The method of claim 14, wherein the data line integral with the source electrode is formed when the source / drain electrodes are formed, and when the gate electrode is formed, gate wirings defining pixel regions are formed to intersect the data lines. Method of manufacturing a liquid crystal display device. 제 14 항에 있어서, 상기 유기 화소전극을 형성하는 단계는,The method of claim 14, wherein forming the organic pixel electrode comprises: 상기 게이트 전극을 포함한 제 1 기판 상의 전면에 유기 폴리머를 형성하는 단계와,Forming an organic polymer on an entire surface of the first substrate including the gate electrode; 상기 화소영역에 상응하는 부분에 광을 조사하여 도전성을 갖도록 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And irradiating light to a portion corresponding to the pixel region to have conductivity. 제 14 항에 있어서, 상기 유기 화소전극을 형성하는 단계는,The method of claim 14, wherein forming the organic pixel electrode comprises: 상기 게이트 전극을 포함한 제 1 기판 상의 전면에 유기 폴리머를 형성하는 단계와,Forming an organic polymer on an entire surface of the first substrate including the gate electrode; 상기 유기 폴리머를 상기 화소영역에 상응하는 부분에 남도록 패터닝하는 단 계와, Patterning the organic polymer to remain in a portion corresponding to the pixel region; 상기 유기 폴리머에 광을 조사하여 도전성을 갖도록 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And irradiating light to the organic polymer to have conductivity. 제 16 항 또는 제 17 항에 있어서, 상기 유기 폴리머는 코팅법 또는 스크린 프린팅법으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.18. The method of claim 16 or 17, wherein the organic polymer is formed by a coating method or a screen printing method. 제 14 항에 있어서, 상기 제 2 금속층, 게이트 절연막, 제 2 반도체층을 일괄식각할 때 상기 제 1 반도체층을 선택적으로 제거하는 것을 특징으로 하는 것을 특징으로 하는 액정표시소자의 제조방법.15. The method of claim 14, wherein the first semiconductor layer is selectively removed when the second metal layer, the gate insulating film, and the second semiconductor layer are collectively etched. 제 19 항에 있어서, 상기 제 1 반도체층을 선택적으로 식각할 때 상기 소스/드레인 전극을 스톱 에칭막으로 사용하는 것을 특징으로 하는 액정표시소자의 제조방법.20. The method of claim 19, wherein the source / drain electrodes are used as a stop etching film when selectively etching the first semiconductor layer. 제 14 항에 있어서, 상기 제 1 금속층과 제 2 금속층은 서로 다른 식각 선택비를 갖는 금속으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.15. The method of claim 14, wherein the first metal layer and the second metal layer are formed of metal having different etching selectivity.
KR1020010011233A 2001-03-05 2001-03-05 Liquid Crystal Display Device And Method For Fabricating The Same KR100769161B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010011233A KR100769161B1 (en) 2001-03-05 2001-03-05 Liquid Crystal Display Device And Method For Fabricating The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010011233A KR100769161B1 (en) 2001-03-05 2001-03-05 Liquid Crystal Display Device And Method For Fabricating The Same

Publications (2)

Publication Number Publication Date
KR20020071233A KR20020071233A (en) 2002-09-12
KR100769161B1 true KR100769161B1 (en) 2007-10-23

Family

ID=27696401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010011233A KR100769161B1 (en) 2001-03-05 2001-03-05 Liquid Crystal Display Device And Method For Fabricating The Same

Country Status (1)

Country Link
KR (1) KR100769161B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769162B1 (en) * 2001-03-07 2007-10-23 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device And Method For Fabricating The Same
KR101107685B1 (en) * 2004-12-28 2012-01-25 엘지디스플레이 주식회사 The in-plane switching mode liquid crystal display device and method for fabricating the same
KR101055209B1 (en) * 2004-12-30 2011-08-08 엘지디스플레이 주식회사 LCD and its manufacturing method
KR101042957B1 (en) 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 Transistor substrate and manufacturing method of the same
KR101402606B1 (en) * 2012-12-07 2014-06-03 전자부품연구원 Structure of pixel for active matrix display and the method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221108A (en) * 1994-01-31 1995-08-18 Casio Comput Co Ltd Structure of electrode of semiconductor device and formation of electrode
KR19980040306A (en) * 1996-11-29 1998-08-17 구자홍 Manufacturing method of liquid crystal display device and liquid crystal display device manufactured by the manufacturing method
KR20000039313A (en) * 1998-12-12 2000-07-05 구본준 Liquid crystal display and manufacturing method therefor
KR20020054853A (en) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 Liquid crystal display device and method for manufacturing the same
KR20020071643A (en) * 2001-03-07 2002-09-13 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device And Method For Fabricating The Same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221108A (en) * 1994-01-31 1995-08-18 Casio Comput Co Ltd Structure of electrode of semiconductor device and formation of electrode
KR19980040306A (en) * 1996-11-29 1998-08-17 구자홍 Manufacturing method of liquid crystal display device and liquid crystal display device manufactured by the manufacturing method
KR20000039313A (en) * 1998-12-12 2000-07-05 구본준 Liquid crystal display and manufacturing method therefor
KR20020054853A (en) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 Liquid crystal display device and method for manufacturing the same
KR20020071643A (en) * 2001-03-07 2002-09-13 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device And Method For Fabricating The Same

Also Published As

Publication number Publication date
KR20020071233A (en) 2002-09-12

Similar Documents

Publication Publication Date Title
KR101250319B1 (en) Fringe field switching mode liquid crystal display device and Method of fabricating the same
JP4644179B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US6537840B2 (en) Manufacturing process of thin film transistor liquid crystal display with one mask
KR101294237B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
KR20020028430A (en) Method for fabricating the array substrate for Liquid crystal display device and the same
KR20080059889A (en) An array substrate of thin film transistor liquid crystal display device and the method for fabricating thereof
KR20080010522A (en) Method for manufacturing display substrate, display substrate and mask
KR20080082253A (en) Method of manufacturing thin film transistor substrate
JPH11133455A (en) Production of liquid crystal display device
KR20090077117A (en) Display substrate and method of manufacturing the same
CN114089571B (en) Array substrate, manufacturing method and display panel
KR20000027509A (en) Method for manufacturing liquid crystal display device with high opening ratio and high transmitting ratio
CN109524356B (en) Manufacturing method of array substrate, array substrate and display panel
KR100769161B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR100769162B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
KR20010010117A (en) Manufacturing method of a thin film transistor array panel for liquid crystal display
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR20060028519A (en) Thin film transistor array panel and manufacturing method thereof
CN103295961B (en) Array base palte, its manufacture method and display unit
KR101454751B1 (en) Methode of fabricating array substrate for liquid crystal display device
KR100897720B1 (en) Fabrication method of Liquid Crystal Display
KR100599958B1 (en) Method of manufacturing lcd having high aperture ratio and high transmittance
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee