KR100766894B1 - 전계 방출 표시 소자의 제조 방법 - Google Patents
전계 방출 표시 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100766894B1 KR100766894B1 KR1020010075566A KR20010075566A KR100766894B1 KR 100766894 B1 KR100766894 B1 KR 100766894B1 KR 1020010075566 A KR1020010075566 A KR 1020010075566A KR 20010075566 A KR20010075566 A KR 20010075566A KR 100766894 B1 KR100766894 B1 KR 100766894B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive
- insulating film
- pillar
- forming
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
미세한 홀폭을 갖는 네거티브 홀을 형성할 수 있으며, 네거티브 홀간의 균일도를 향상시킬 수 있는 전계 방출 표시 소자의 제조 방법에 관한 것으로, 본 발명의 소자 제조 방법은, 캐소드 전극이 제공된 하부 기판 위에 감광막을 형성하는 단계와; 상기 감광막을 노광 및 현상하여 네거티브 홀을 형성할 위치에 감광성 기둥을 형성하는 단계와; 상기 감광성 기둥을 덮는 절연막을 형성하는 단계와; 상기 절연막을 소성하여 상기 감광성 기둥을 기화시킴으로써 이 기둥을 덮고 있던 절연막의 일부분을 함몰시키거나, 절연막의 내부에 빈 공간을 형성하는 단계와; 상기 함몰된 부분 또는 빈 공간이 있는 부분을 식각하여 네거티브 홀을 형성하는 단계;를 포함한다.
FED, 전계, 게이트홀, PILLAR, 감광, 에칭, 함몰, 동공, 소성, 절연, 기둥
Description
도 1 내지 도 13은 본 발명의 제조 공정을 나타내는 도면으로서,
도 1은 캐소드 전극을 형성하는 단계를 나타내는 도면.
도 2는 감광막을 형성하는 단계를 나타내는 도면.
도 3은 감광성 기둥을 형성하는 단계를 나타내는 도면.
도 4는 감광성 기둥이 형성된 상태를 나타내는 도면.
도 5는 절연막을 형성하는 단계를 나타내는 도면.
도 6은 감광성 기둥이 제거된 상태를 나타내는 도면.
도 7은 감광성 기둥이 제거된 상태의 다른 실시예를 나타내는 도면.
도 8은 네거티브 홀을 형성하는 단계를 나타내는 도면.
도 9는 네거티브 홀이 형성된 상태를 나타내는 도면.
도 10은 게이트 전극이 형성된 상태를 나타내는 도면.
도 11은 전자 방출층이 형성된 상태를 나타내는 도면.
도 12는 전자 방출층이 형성된 상태의 다른 실시예를 나타내는 도면.
도 13은 상부 기판과 하부 기판을 결합하는 단계를 나타내는 도면.
본 발명은 네거티브 홀이 제공된 절연층을 갖는 3극관형 전계 방출 표시 소자의 제조 방법에 관한 것으로, 보다 상세하게는 미세한 홀폭을 갖는 네거티브 홀을 형성할 수 있으며, 네거티브 홀간의 균일도를 향상시킬 수 있는 전계 방출 표시 소자의 제조 방법에 관한 것이다.
미국 특허번호 제3,665,241호에 개시된 바와 같이, 초기의 전계 방출 표시 소자는 캐소드 전극상에 원추상의 금속 팁을 형성하고, 상기 금속 팁 주위에 게이트 전극을 형성하며, 양 전극 사이에 임계 전압 이상의 전압차가 발생되도록 구동 전압을 인가하여 금속 팁에서 전자를 방출시키고, 방출된 전자를 애노드 전극에 부착된 형광막으로 가속시켜 소정의 화상을 구현하는 구조로 이루어진다.
그러나 이러한 전계 방출 표시 소자는 상기 금속 팁을 형성하기 위해 고가의 반도체 장비를 사용해야 하기 때문에 제조 단가가 높아지고, 복잡한 제조 공정으로 인해 대면적 디스플레이 구현이 어려운 단점이 있다.
이러한 문제점들을 개선하기 위하여, 상기 전자 방출층을 면상으로 형성하는 전계 방출 표시 소자가 제안되었다.
상기 면상의 전자 방출층은 통상적으로 흑연(graphite), 카본 섬유(carbon fiber), 다이아몬드상카본(DLC: Diamond Like Carbon), 탄소나노튜브(CNT: Carbon Nano-Tube) 등의 카본 계열의 물질로 이루어지는데, 근래에는 탄소나노튜브(CNT)가 전자 방출층으로서 각광받고 있다. 이는 상기 탄소나노튜브의 끝단 곡률 반경이 약 100Å 정도로 미세하여 10 내지 50V 정도의 외부 전압에서도 전자 방출이 원활하게 일어나므로 저전압 구동이 용이하고, 대면적화가 가능한 등의 장점들을 갖기 때문이다.
상기한 카본 계열 물질을 전자 방출원으로 구비한 전계 방출 표시 소자는 전자 방출을 용이하게 조절하기 위하여 통상 3극관 구조로 제작되는바, 상기 3극관 구조는 게이트 전극이 절연막을 사이에 두고 캐소드 전극의 하부에 위치하는 하부 게이트(under gate) 구조와, 상기 게이트 전극이 절연막을 사이에 두고 캐소드 전극의 상부에 위치하는 일반 게이트(nirmal gate) 구조의 두가지로 나눌 수 있다.
다시 말하면, 상기 하부 게이트 구조는 캐소드 전극이 게이트 전극과 형광막 사이에 배치된 구조를 말하고, 일반 게이트 구조는 게이트 전극이 캐소드 전극과 형광막 사이에 배치된 구조를 말하는데, 본 발명은 일반 게이트 구조를 갖는 전계 방출 표시 소자에 관한 것이므로, 이하에서는 일반 게이트 구조에 대해서만 설명한다.
위에서 설명한 바와 같이, 일반 게이트 구조의 전계 방출 표시 소자는 게이트 전극이 절연막을 사이에 두고 캐소드 전극의 상부에 배치되므로, 캐소드 전극상의 전자 방출층에서 방출된 전자가 형광막에 도달되도록 하기 위해서는 상기 전자가 통과되는 통로로서의 네거티브 홀을 절연막에 제공해야 한다.
따라서, 진공 증착을 이용한 박막 공정이나 페이스트의 인쇄에 의한 후막 공정 등에 의해 절연막을 일정 높이로 형성한 후에는 공지의 습식 식각 방법을 이용하여 네거티브 홀을 형성하는데, 상기 습식 식각시에는 언더컷(under-cut) 현상으 로 인해 네거티브 홀을 미세하고 균일하게 형성하는 것이 용이하지 않은 문제점이 있다.
여기에서, 상기 언더컷 현상은 네거티브 홀의 하부측 폭이 상부측 폭에 비해 좁게 형성되는 것을 말하는 것으로, 이러한 현상은 식각의 등방성, 즉 식각 시작점에서 원형으로 동일한 거리만큼 식각이 진행되는 성질로 인해 발생된다.
따라서, 상기 습식 식각을 이용한 네거티브 홀 형성 방법은 고해상도의 소자를 제조하는 데 한계가 있었다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 전자 방출층에서 방출된 전자가 통과되는 네거티브 홀을 미세하고 균일하게 형성할 수 있는 전계 방출 표시 소자의 제조 방법을 제공하는데 있다.
상기한 본 발명의 목적은,
하부 기판 위에 캐소드 전극을 형성하는 단계와;
상기 하부 기판 위에 감광막을 형성하는 단계와;
상기 감광막을 노광 및 현상하여 네거티브 홀을 형성할 위치에 감광성 기둥을 형성하는 단계와;
상기 하부 기판에 절연 페이스트를 인쇄 및 건조하여 상기 감광성 기둥을 덮는 절연막을 형성하는 단계와;
상기 절연막을 소성하여 상기 감광성 기둥을 기화시킴으로써 이 기둥을 덮고 있던 절연막의 일부분을 함몰시키거나, 절연막의 내부에 빈 공간을 형성하는 단계와;
상기 함몰된 부분 또는 빈 공간이 있는 부분을 식각하여 네거티브 홀을 형성하는 단계와;
상기 절연막의 상측에 게이트 전극을 형성하고, 상기 게이트 전극을 식각하여 상기 네거티브 홀과 관통되는 게이트 홀을 형성하는 단계와;
상기 네거티브 홀 내부의 캐소드 전극상에 전자 방출층을 형성하는 단계와;
애노드 전극과 형광막이 형성된 상부 기판을 하부 기판과 실질적으로 평행하게 배치하고 이를 결합하여 밀폐 용기를 형성한 후, 상기 밀폐 용기 내부를 배기시키는 단계;
를 포함하는 전계 방출 표시 소자의 제조 방법에 의해 달성된다.
이와 같이, 본 발명은 식각이 필요한 부분의 절연막 두께를 감소시킨 후 식각을 실시하므로, 식각의 등방성으로 인해 언더컷 현상이 발생되는 것을 최소화 하여 수직(홀 내부의 상하측 폭이 동일한 것을 말한다)에 가까운 네거티브 홀을 형성할 수 있으며, 미세하고 균일한 네거티브 홀의 제조가 가능하다.
본 발명을 실시함에 있어서, 절연막은 인쇄, 전기영동, 닥터 블레이드, 또는 스프레이법에 의해 하부 기판상에 형성할 수 있다.
그리고, 상기 절연막의 소성 작업은 350∼450℃의 온도를 10∼60분동안 유지하여 용매와 바인더를 제거한 후, 절연체 프리트의 연화점(450∼550℃)보다 20∼30℃ 높은 온도에서 5∼60분을 유지하는 것에 따라 이루어지며, 상기 감광막은 디에 프알(DFR: dry film for photo-resister) 또는 폴리이미드(PI: poly-imyde) 등의 감광성 물질로 구성할 수 있다.
상기한 감광성 물질은 대략 350℃ 정도의 온도에서 급격히 기화가 진행되는데, 절연체 소성 온도에서 TGA(ThermoGravimetric Analyzer: 열중량 분석기로서, 특정 가스 분위기 상태에서 시료의 온도를 일정 속도로 상승 혹은 등온을 유지시키면서 시간과 온도에 따른 시료의 무게 변화를 기록함으로서 열 분해, 승화, 증발, 산화에 따른 무게의 증감을 열분해 곡선을 통해 분석하는 장비이다)를 사용하여 분석하면 5% 이내의 잔탄(카본 성문)만 존재하는 것을 알 수 있다.
상기 전자 방출층은 원추상의 금속 팁 또는 면상의 카본 계열 물질(흑연, 카본섬유, 다이아몬드상카본, 또는 탄소나노튜브 등)로 형성할 수 있다.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 1 내지 도 13은 본 발명에 의한 전계 방출 표시 소자의 제조 과정을 설명하기 위한 개략도를 도시한 것이다.
전계 방출 표시 소자를 제조하기 위해 먼저 도 1에 도시한 바와 같이, 하부 기판(10) 위에 라인상의 캐소드 전극(12)을 복수개 형성한다. 상기 캐소드 전극(12)은 일반적으로 크롬, 은, 니켈 등과 같은 금속 또는 ITO(Indium Tin Oxide)를 1000 내지 3000Å의 두께로 형성한다. 여기에서, 상기 캐소드 전극(12)의 형성 방법으로는 이 전극(12)의 재질에 따라 포토리소그라피법 또는 후막 인쇄법 등을 선택적으로 이용하여 적용할 수 있다.
상기한 캐소드 전극(12)을 형성하고 나면, 도 2 내지 도 4에 도시한 바와 같이, 상기 캐소드 전극(12)을 덮도록 감광막(14)을 형성하고(도 2 참조), 상기 감광막(14)을 패터닝된 마스크(16)를 이용한 공지의 사진 전사 공정을 이용하여 노광(도 3 참조) 및 현상(미도시)함으로써 이후 기술할 네거티브 홀(미도시)을 형성할 부분에 감광성 기둥(18)을 형성한다(도 4 참조).
이때, 감광막(14)을 노광하는 방식으로는 도 3에 도시한 전면 노광 방식 또는 도시하지 않은 공지의 후면 노광 방식 모두 사용이 가능하며, 감광성 기둥(18)의 높이(h)는 1㎛ 이상 20㎛ 이하의 범위 내에서 이후 기술할 절연막(미도시)에 비해 낮게 형성하는 것이 바람직하고, 기둥(18)의 폭(w)은 이후 기술할 네거티브 홀(미도시)의 홀폭에 비해 작게 형성하는 것이 바람직하다.
이와 같이 감광성 기둥(18)을 형성한 다음, 도 5에 도시한 바와 같이 상기 감광성 기둥(18)을 충분히 덮을 수 있을 정도의 두께로 절연막(20)을 형성한다.
이때, 상기 절연막(20)은 공지의 인쇄법, 전기영동법, 닥터 블레이드법, 또는 스프레이법중 어느 한 방법으로 형성할 수 있는데, 본 실시예에서는 상기 인쇄법에 의해 절연막을 형성하는 경우를 예로 들어 설명한다.
절연막을 인쇄법에 의해 형성하기 위해 절연 페이스트를 먼저 제조해야 하는데, 상기 절연 페이스트는 터피네올(Terpineol), 부틸 카비톨(BC), 부틸 카비톨 아세테이트(BCA) 등의 용매(溶媒)와, 에틸 셀룰로오스(EC) 및 니트로 셀룰로오스(NC) 등의 바인더(binder)를 완전 고용시켜 비히클(vehicle)을 제조하고, 프리트(frit)와 절연 파우더(powder)를 균일하게 혼합한 용질(溶質)을 비히클에 혼합하는 것에 따라 제조할 수 있다.
상기의 절연 페이스트를 제조한 후에는 이 페이스트를 하부 기판(10)의 전면(全面)에 형성하는데, 이때, 상기 절연막(20)은 감광성 기둥(18)의 높이(h)에 비해 2배 정도 높게 형성하는 것이 바람직하다. 이는 식각의 등방성을 고려하여 언더컷을 최소화 하기 위해서는 소성 후 절연체의 중심 부분까지 함몰되는 것이 가장 바람직하기 때문이다.
이후, 상기 절연막(20)을 90∼120℃에서 5∼30분 동안 건조시킨다.
상기 건조 작업이 완료되면 이후 350∼450℃의 온도를 10∼60분동안 유지하여 용매와 바인더를 제거한 후, 절연체 프리트의 연화점(450∼550℃)보다 20∼30℃ 높은 온도에서 5∼60분을 유지하여 상기 절연막(20)을 소성하는데, 본 발명은 절연막(20)의 소성 작업시에 감광성 기둥(18)이 자동으로 제거되도록 한 것을 특징으로 한다.
이를 위해, 상기 감광성 기둥(18)을 형성하는 감광막(14)은 디에프알(DFR: dry film for photo-resister) 또는 폴리이미드(PI: poly-imyde) 등의 감광성 물질로 구성할 수 있는데, 이러한 감광성 물질은 절연막(20)의 소성 온도 이하, 예를 들면 대략 350℃에서 급격히 기화가 진행된다.
따라서, 감광성 기둥(18)이 기화되면 도 6에 도시한 바와 같이 절연막(20)의 내부에서 감광성 기둥(18)이 위치하던 부분이 빈 공간(22)으로 남게 되거나, 또는 도 7에 도시한 바와 같이 상기 감광성 기둥(18)의 윗쪽에 있던 절연막(20)의 일부분이 빈 공간측으로 함몰된다.
이후 공정은 절연막(20)의 일부분이 함몰된 경우를 예로 들어 설명한다.
이와 같이 상기 감광성 기둥(18)이 제거되어 절연막(20)의 일부분이 함몰되면, 도 8에 도시한 바와 같이 마스크(24)를 이용하여 상기 함몰된 부분(점선으로 도시함)의 절연막을 식각함으로써 도 9에 도시한 네거티브 홀(26)을 완성한다.
이때, 상기 절연막(20)을 식각하기 위한 식각액으로는 불산을 사용할 수 있다.
이와 같이, 빈 공간(22)의 상측에 있는 절연막(20)의 일부분, 또는 빈 공간(22) 내부로 함몰된 절연막(22)의 일부분만 식각하는 것에 의해 네거티브 홀(26)을 완성할 수 있으므로, 네거티브 홀(26)은 식각의 등방성에 의한 언더컷(under-cut) 현상이 최소화 되어 수직(홀 내부에서 상하측 폭이 동일한 것을 말한다)에 가까운 단면 형상을 하게 된다.
따라서, 미세한 홀폭을 갖는 네거티브 홀(26)을 형성할 수 있다.
다음으로, 도 10에 도시한 바와 같이 공지의 박막 공정 또는 후막 공정에 의해 라인상의 게이트 전극(28)을 형성하고, 식각 공정을 이용하여 네거티브 홀(26)과 관통하는 게이트 홀(30)을 형성한다. 상기 게이트 전극(28)은 전자 방출층(미도시) 형성 부위를 둘러싸면서 캐소드 전극(12)과 수직으로 교차하도록 형성되며, 캐소드 전극(12)과 게이트 전극(28)의 교차 영역이 전자 방출층이 형성되는 화소 영역에 대응한다.
상기와 같이 게이트 전극(28)을 형성한 후에는 도 11 및 도 12에 도시한 바와 같이 네거티브 홀(26)의 내측으로 노출된 캐소드 전극(12)상에 전자 방출층을 형성하는데, 이때, 상기 전자 방출층은 공지의 원추상 금속 팁(32)으로 형성할 수도 있고(도 9 참조), 흑연(graphite), 카본 섬유(carbon fiber), 다이아몬드상 카본(DLC: Diamond Like Carbon), 탄소나노튜브(CNT: Carbon Nano-Tube) 등의 카본 계열 물질(32')을 인쇄하여 형성할 수도 있다(도 10 참조).
상기의 공정에 따라 하부 기판의 제작이 완료되면, 도 13에 도시한 바와 같이 하부 기판(10)과는 별도의 공정에 의해 애노드 전극(34)과 형광막(36)이 형성된 상부 기판(38)을 하부 기판(10)과 평행하게 배치한 다음, 시일재(40)를 이용하여 상기 양 기판(10,38)을 결합시키게 되는바, 이로 인해 전계 방출 표시를 위한 하나의 밀폐 용기가 형성되며, 상기 밀폐 용기는 도시하지 않은 배기 장치에 의해 그 내부가 배기되어 최종적으로 전계 방출 표시 소자로 완성된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상에서 설명한 바와 같이 본 발명은 감광막을 노광 및 현상하여 형성한 감광성 기둥을 이용해 네거티브 홀을 형성함으로써 매우 균일한 크기의 네거티브 홀을 갖는 소자 제작이 가능하다.
또한, 감광성 기둥이 위치하던 부분의 윗쪽 또는 내부로 함몰되어 있는 절연막의 일부만 식각에 의해 제거하면 되므로, 식각의 등방성으로 인한 언더컷을 최소 화 할 수 있어 수직(홀 내부의 상하측 폭이 동일한 것을 말한다)에 가까운 단면 구조 및 미세한 홀폭을 갖는 네거티브 홀을 형성할 수 있다.
따라서, 미세 화소를 갖는 고화질 소자의 제작이 가능하며, 게이트 구동 전압을 낮출 수 있어 전력 소모나 구동회로 제작 등에 있어 유리하다.
그리고, 후막 인쇄 방법을 이용하여 절연막을 형성함으로, 박막 공정에 비해 절연막 형성을 위한 공정 시간을 단축할 수 있고, 저렴한 제작이 가능한 등의 효과가 있다.
Claims (6)
- 하부 기판 위에 캐소드 전극을 형성하는 단계와;상기 하부 기판 위에 감광막을 형성하는 단계와;상기 감광막을 노광 및 현상하여 네거티브 홀을 형성할 위치에 감광성 기둥을 형성하는 단계와;상기 감광성 기둥을 덮는 절연막을 형성하는 단계와;상기 절연막을 소성하여 상기 감광성 기둥을 기화시킴으로써 이 기둥을 덮고 있던 절연막의 일부분을 함몰시키거나, 절연막의 내부에 빈 공간을 형성하는 단계와;상기 함몰된 부분 또는 빈 공간이 있는 부분을 식각하여 네거티브 홀을 형성하는 단계와;상기 절연막의 상측에 게이트 전극을 형성하고, 상기 게이트 전극을 식각하여 상기 네거티브 홀과 관통되는 게이트 홀을 형성하는 단계와;상기 네거티브 홀 내부의 캐소드 전극상에 전자 방출층을 형성하는 단계와;애노드 전극과 형광막이 형성된 상부 기판을 하부 기판과 실질적으로 평행하게 배치하고 이를 결합하여 밀폐 용기를 형성한 후, 상기 밀폐 용기 내부를 배기시키는 단계;를 포함하는 전계 방출 표시 소자의 제조 방법.
- 제 1항에 있어서, 상기 절연막은 인쇄, 전기영동, 닥터 블레이드, 또는 스프레이법에 의해 하부 기판상에 형성되는 전계 방출 표시 소자의 제조 방법.
- 제 1항에 있어서, 상기 절연막은 절연체 프리트의 연화점보다 20∼30℃ 높은 온도를 5∼60분동안 유지하는 것에 따라 소성되는 전계 방출 표시 소자의 제조 방법.
- 제 3항에 있어서, 상기 감광막은 디에프알(DFR: dry film for photo-resister) 또는 폴리이미드(PI: poly-imyde)로 이루어지는 전계 방출 표시 소자의 제조 방법.
- 제 1항에 있어서, 상기 전자 방출층은 원추상의 금속 팁으로 이루어지는 전계 방출 표시 소자의 제조 방법.
- 제 1항에 있어서, 상기 전자 방출층은 면상의 카본 계열 물질로 이루어지는 전계 방출 표시 소자의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010075566A KR100766894B1 (ko) | 2001-11-30 | 2001-11-30 | 전계 방출 표시 소자의 제조 방법 |
US10/247,588 US6733355B2 (en) | 2001-10-25 | 2002-09-20 | Manufacturing method for triode field emission display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010075566A KR100766894B1 (ko) | 2001-11-30 | 2001-11-30 | 전계 방출 표시 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030044721A KR20030044721A (ko) | 2003-06-09 |
KR100766894B1 true KR100766894B1 (ko) | 2007-10-15 |
Family
ID=29572475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010075566A KR100766894B1 (ko) | 2001-10-25 | 2001-11-30 | 전계 방출 표시 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100766894B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100784997B1 (ko) * | 2006-01-14 | 2007-12-12 | 삼성에스디아이 주식회사 | 전자 방출 소자의 제조방법, 이에 의하여 제조된 전자 방출소자, 이를 적용한 백라이트 장치 및 전자 방출디스플레이 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465048A (ja) * | 1990-07-04 | 1992-03-02 | Agency Of Ind Science & Technol | 電子放出素子 |
JPH04167326A (ja) * | 1990-10-30 | 1992-06-15 | Sony Corp | 電界放出型エミッタ及びその製造方法 |
JPH07282720A (ja) * | 1994-04-08 | 1995-10-27 | Sony Corp | 電子放出源の製造方法 |
-
2001
- 2001-11-30 KR KR1020010075566A patent/KR100766894B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465048A (ja) * | 1990-07-04 | 1992-03-02 | Agency Of Ind Science & Technol | 電子放出素子 |
JPH04167326A (ja) * | 1990-10-30 | 1992-06-15 | Sony Corp | 電界放出型エミッタ及びその製造方法 |
JPH07282720A (ja) * | 1994-04-08 | 1995-10-27 | Sony Corp | 電子放出源の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20030044721A (ko) | 2003-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4880568B2 (ja) | 表面伝導型電子放出素子及び該電子放出素子を利用する電子源 | |
US8350459B2 (en) | Field electron emission source | |
JP2008130573A (ja) | 表面伝導型電子放出素子の製造方法 | |
KR100416141B1 (ko) | 카본계 물질로 형성된 에미터를 갖는 전계 방출표시소자의 제조방법 | |
KR20050086230A (ko) | 전자 방출 표시 소자 및 이의 제조 방법 | |
US7764010B2 (en) | Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same | |
KR100766894B1 (ko) | 전계 방출 표시 소자의 제조 방법 | |
KR100442840B1 (ko) | 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법 | |
JP2011505055A (ja) | 紫外線遮断誘電体層を含むカソード組立体 | |
EP1620873B1 (en) | Field emission device and a method of forming such a device | |
JP4568090B2 (ja) | 電子放出素子、陰極、電子源基板及び表示装置並びにそれらの製造方法 | |
KR100762590B1 (ko) | 탄소나노튜브를 이용한 전계방출형 표시소자 및 그 제조방법 | |
KR100759376B1 (ko) | 삼극관형 전계 방출 표시 장치의 제조방법 | |
JP2002163998A (ja) | 電子放出装置の駆動方法 | |
US20090134768A1 (en) | Electron emission device, method of manufacturing the same, and electron emission display including the same | |
KR100303546B1 (ko) | 전계 방출 표시소자 및 그의 제조 방법 | |
KR100830987B1 (ko) | 전계 방출 표시 소자의 제조방법 | |
JPH05242797A (ja) | 電子放出素子の製造方法 | |
KR101022656B1 (ko) | 전자 방출 표시 장치와, 이의 제조 방법 | |
KR100292829B1 (ko) | 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법 | |
KR20010037213A (ko) | 전계 방출 표시소자 및 그의 제조 방법 | |
JPH11232996A (ja) | 電界放出型電子源及びその製造方法 | |
KR20070042834A (ko) | 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법 | |
KR20050112175A (ko) | 전자 방출원의 활성화 단계가 생략된 전자방출소자의 제조방법 | |
JP2003242877A (ja) | 冷電子放出素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110926 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |