KR100763556B1 - 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법. - Google Patents

마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법. Download PDF

Info

Publication number
KR100763556B1
KR100763556B1 KR1020060064577A KR20060064577A KR100763556B1 KR 100763556 B1 KR100763556 B1 KR 100763556B1 KR 1020060064577 A KR1020060064577 A KR 1020060064577A KR 20060064577 A KR20060064577 A KR 20060064577A KR 100763556 B1 KR100763556 B1 KR 100763556B1
Authority
KR
South Korea
Prior art keywords
region
gate electrode
impurity
substrate
cell
Prior art date
Application number
KR1020060064577A
Other languages
English (en)
Inventor
전희석
한정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060064577A priority Critical patent/KR100763556B1/ko
Priority to US11/774,724 priority patent/US20080014691A1/en
Application granted granted Critical
Publication of KR100763556B1 publication Critical patent/KR100763556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/387—Source region or drain region doping programmed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그 제조 방법에서, 상기 마스크롬 소자는 온 셀 영역 및 오프 셀 영역이 구분되는 기판, 상기 기판 상에 구비되는 게이트 산화막, 상기 온 셀 영역의 게이트 산화막 상에 구비되는 제1 게이트 전극, 상기 오프 셀 영역의 게이트 산화막 상에 구비되는 제2 게이트 전극, 상기 온 셀 영역 내의 상기 제1 게이트 전극 양측벽과 인접한 기판 표면 아래에 불순물이 도핑된 형상을 갖고 일 단부가 적어도 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장된 제1 불순물 영역들 및 상기 오프 셀 영역 내에서 상기 제2 게이트 전극 양측벽으로부터 이격된 위치의 기판 아래로 불순물이 도핑된 형상을 갖는 제2 불순물 영역들을 포함한다. 상기 마스크롬 소자는 불순물 도핑에 의해 데이터가 코딩되지 않으므로 정션 항복 전압이 높아진다.

Description

마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그 제조 방법.{Mask ROM cell, nor type mask ROM device and method for manufacturing the sames}
도 1은 본 발명의 실시예 1에 따른 마스크롬 소자의 셀들을 나타내는 단면도이다.
도 2 내지 4는 도 1에 도시된 마스크롬 소자의 셀들의 형성 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예 2에 따른 마스크롬 소자를 나타내는 단면도이다.
도 6은 본 발명의 실시예 2에 따른 마스크롬 소자의 셀 영역을 나타내는 평면도이다.
도 7 내지 13은 도 5 및 6에 도시된 마스크롬 소자의 제조 방법을 설명하기 위한 단면도들이다.
본 발명은 롬(ROM) 소자 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 마스크롬 셀, 노아형 마스크롬 소자 및 그 제조 방법에 관한 것이다.
상기 롬 소자는 전원의 공급이 중단되더라도 저장된 데이터가 변하지 않는 불휘발성 메모리(nonvolatile memory) 장치로 데이터를 저장하는 방법에 따라 마스크 ROM, PROM(Programmable ROM), EPROM(Electrically Programmable ROM) 또는 EEPROM(Erasable and Electrically Programmable ROM) 등으로 구별된다.
상기 롬 소자들 중에서 마스크 롬은 제조 공정 중에 사용자가 원하는 데이터를 갖는 마스크를 사용하여 코딩하여 데이터를 저장하는 것으로, 데이터를 저장한 이 후에는 데이터의 소거 및 재기입이 불가능하고 단지 저장된 데이터를 읽는 동작만이 가능하다.
상기 마스크롬은 그 제조 공정 중에 마스크롬의 각 셀에 데이터를 기입하기 위한 코딩(coding)이 수행된다. 통상적인 마스크롬 소자의 코딩 방법으로, 먼저 모스 트랜지스터로 이루어진 각 셀들을 형성한 후에, "0" 데이터를 갖는 일부의 트랜지스터에만 선택적으로 불순물 이온들을 주입하는 방식을 사용한다.
구체적으로, 모스 트랜지스터들이 형성되어 있는 기판 상에 "0" 데이터를 갖도록 하기 위한 모스 트랜지스터만을 선택적으로 노출하는 포토레지스트 패턴을 형성한다. 이 후, 상기 노출된 모스 트랜지스터의 채널 영역에 소오스/드레인과 반대의 도전형을 갖는 불순물을 도핑시킨다.
이 경우, 상기 불순물이 도핑된 모스 트랜지스터는 불순물이 도핑되지 않은 모스 트랜지스터에 비해 높은 문턱 전압을 갖게된다. 상기와 같은 트랜지스터의 문턱 전압 차이에 따라, 특정한 게이트 전압에서 각 트랜지스터들의 온/오프 특성이 달라지게 되며 이를 이용하여 각 셀에서 데이터를 구분할 수 있게 된다. 즉, 불순물이 도핑된 트랜지스터는 항상 데이터 "0" 을 출력하는 오프 트랜지스터가 되고, 불순물이 도핑되지 않은 트랜지스터는 항상 데이터 "1"을 출력하는 온 트랜지스터가 된다.
상기 설명한 코딩 공정을 사용하는 마스크롬 제조 방법은 일본 공개 특허 2001-351992호에도 개시되어 있다.
상기 설명한 방법에 의해 데이터를 코딩하는 경우 몇가지 문제가 발생하게 된다.
우선, 상기 오프 트랜지스터가 충분히 높은 문턱 전압을 갖기 위해서는 채널 영역에 고농도의 불순물이 도핑되어야 한다. 그러나, 상기 불순물 도핑을 위한 이온 주입 공정을 수행하면, 채널 영역 뿐 아니라 소오스/드레인 영역의 아래 부위에도 상기 소오스/드레인과 반대의 도전형을 갖는 불순물이 고농도로 도핑된다. 이로 인해, 상기 드레인 및 벌크 기판 사이에 정션 항복 전압(Breakdown voltage)이 낮아지게 된다.
또한, 트랜지스터의 게이트 전극 아래의 채널 영역으로 고농도의 불순물을 주입하기 위하여 고에너지를 사용하는 이온 주입 공정을 수행하여야 한다. 그런데, 상기 이온 주입 공정을 수행할 때 온 트랜지스터가 형성되는 영역에는 상기 불순물이 전혀 주입되지 않아야 하므로, 상기 온 트랜지스터가 형성되는 영역에는 매우 두꺼운 이온 주입 마스크가 형성되어야 한다. 상기 이온 주입 마스크로는 통상적으로 포토레지스트 패턴을 사용한다. 그런데, 포토레지스트막이 두껍게 형성되는 경우 미세한 패턴으로 패터닝하는 것이 용이하지 않다. 때문에, 상기 마스크롬 소자를 고집적화시키기가 매우 어렵다.
더구나, 상기 이온 주입 공정을 수행하기 위해서 고에너지의 이온 주입 장비가 요구된다. 때문에, 상기 마스크롬 소자를 제조하는데 소요되는 비용이 증가된다.
따라서, 본 발명의 제1 목적은 높은 정션 항복 전압을 갖는 마스크롬 셀을 제공하는데 있다.
본 발명의 제2 목적은 상기한 마스크롬 셀을 형성하는 방법을 제공하는데 있다.
본 발명의 제3 목적은 높은 정션 항복 전압을 가지면서도 고집적화된 노아형 마스크롬 소자를 제공하는데 있다.
본 발명의 제4 목적은 상기한 노아형 마스크롬 소자를 제조하기에 적합한 방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 일실시예에 따른 마스크롬 셀은, 온 셀 영역 및 오프 셀 영역이 구분되는 기판과, 상기 기판 상에 구비되는 게이트 산화막과, 상기 온 셀 영역의 게이트 산화막 상에 구비되는 제1 게이트 전극과, 상기 오프 셀 영역의 게이트 산화막 상에 구비되는 제2 게이트 전극과, 상기 온 셀 영역 내의 상기 제1 게이트 전극 양측벽과 인접한 기판 표면 아래에 불순물이 도핑된 형상을 갖고 일 단부가 적어도 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장된 제1 불순물 영역들 및 상기 오프 셀 영역 내에서 상기 제2 게이트 전 극 양측벽으로부터 이격된 위치의 기판 아래로 불순물이 도핑된 형상을 갖는 제2 불순물 영역들을 포함한다.
상기 제1 및 제2 게이트 전극의 양측벽에는 각각 제1 및 제2 스페이서가 구비될 수 있다.
상기 제1 불순물 영역은, 상기 제1 게이트 전극의 측벽과 인접하는 부위에 제1 불순물 농도를 갖는 제1 도핑 영역과, 상기 제1 도핑 영역과 접하면서 상기 스페이서들 측방에 위치하는 기판 표면 아래에 위치하고 상기 제1 불순물 농도보다 높은 제2 불순물 농도를 갖는 제2 도핑 영역을 포함한다.
상기 제2 불순물 영역은 상기 제2 불순물 농도를 갖는다.
상기 제1 게이트 전극 및 제2 게이트 전극은 불순물이 도핑된 폴리실리콘으로 이루어질 수 있다.
상기 제1 불순물 영역 및 제2 불순물 영역들 중 일부는 상기 제1 불순물 영역 및 제2 불순물 영역의 타 단부가 서로 연결된 형상을 가질 수 있다.
상기 제2 목적을 달성하기 위한 본 발명의 일실시예에 따른 마스크롬 셀의 형성 방법으로, 먼저 온 셀 영역 및 오프 셀 영역이 구분되는 기판 상에 게이트 산화막을 형성한다. 상기 온 셀 영역 및 오프 셀 영역의 게이트 산화막 상에 각각 온 셀용 제1 게이트 전극 및 오프 셀용 제2 게이트 전극을 형성한다. 상기 제1 게이트 전극 양측에 위치한 온 셀 영역의 기판 표면 아래에 불순물을 제1 이온 주입하여 예비 제1 불순물 영역을 형성한다. 다음에, 상기 제1 및 제2 게이트 전극 양측벽으로부터 이격된 부위의 기판 표면 아래로 불순물을 제2 이온 주입하여, 상기 온 셀 영역의 기판 표면 아래에 위치하고 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장되는 제1 불순물 영역과, 상기 오프 셀 영역의 기판 표면 아래에 상기 제2 게이트 전극 양측벽으로부터 이격되도록 위치하는 제2 불순물 영역을 형성한다.
상기 예비 제1 불순물 영역을 형성한 이 후에, 상기 제1 및 제2 게이트 전극의 양측벽에 각각 제1 및 제2 스페이서들을 형성할 수 있다.
상기 예비 제1 불순물 영역을 형성하는 구체적인 방법으로, 먼저 상기 오프 셀 영역을 덮는 이온 주입 마스크 패턴을 형성한다. 상기 이온 주입 마스크에 의해 노출된 상기 온 셀 영역에 불순물을 주입한다. 다음에, 상기 이온 주입 마스크를 제거한다.
상기 제3 목적을 달성하기 위한 본 발명의 일실시예에 따른 마스크롬 소자는, 온 셀 영역, 오프 셀 영역 및 로직 회로 영역이 구분되는 기판과, 상기 기판 상에 구비되는 게이트 산화막과, 상기 온 셀 영역 및 오프 셀 영역의 게이트 산화막 상에 각각 구비되는 제1 및 제2 게이트 전극과, 상기 로직 회로 영역의 게이트 산화막 상에 구비되는 제3 및 제4 게이트 전극과, 상기 제1 내지 제4 게이트 전극의 양측벽에 각각 구비되는 제1 내지 제4 스페이서들과, 상기 온 셀 영역 내에서 상기 제1 게이트 전극 양측벽과 인접하는 기판 아래로 불순물이 도핑된 형상을 갖고, 일 단부가 적어도 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장된 제1 도전형의 제1 불순물 영역들과, 상기 오프 셀 영역 내에서 상기 제2 스페이서 양측벽과 인접하는 기판 아래로 불순물이 도핑된 형상을 갖고, 일 단부가 상기 제2 스페이서의 저면과 마주하도록 위치하는 상기 제1 도전형의 제2 불순물 영역들과, 상기 로직 회로 영역의 제3 게이트 전극 양측벽과 인접하는 기판 아래에 구비되는 상기 제1 도전형의 제3 불순물 영역들 및 상기 로직 회로 영역의 제4 게이트 전극 양측벽과 인접하는 기판 아래에 구비되는 제2 도전형의 제4 불순물 영역들을 포함한다.
또한, 상기 제1 내지 제4 게이트 전극을 덮고, 상기 제1 내지 제4 불순물 영역들 중 적어도 한 부위를 노출하는 콘택홀을 갖는 층간 절연막과, 상기 콘택홀 내부에 구비된 콘택을 더 포함할 수 있다.
상기 온 셀 영역 및 오프 셀 영역에 해당하는 기판에는 제1 방향을 길이 방향으로 하는 고립된 형상의 소자 분리 패턴들이 구비된다.
상기 제1 게이트 전극 및 제2 게이트 전극은 상기 제1 방향과 수직한 제2 방향으로 연장되는 도전성 라인 내의 일부 영역에 해당된다.
상기 제1 게이트 전극 및 제2 게이트 전극은 불순물이 도핑된 폴리실리콘으로 이루어질 수 있다.
상기 제1 게이트 전극의 상부면, 제2 게이트 전극의 상부면 및 상기 스페이서들 측방에 위치한 기판 표면 상에 금속 실리사이드막이 적층된다.
상기 제1 게이트 전극 양측벽과 인접하는 제1 불순물 영역들 중 소오스로 제공되는 제1 불순물 영역은 상기 제1 게이트 전극의 연장 방향으로 서로 연결될 수 있다.
상기 제4 목적을 달성하기 위한 본 발명의 일실시예에 따른 마스크롬 소자의 제조 방법으로, 먼저 온 셀 영역, 오프 셀 영역 및 로직 회로 영역이 구분되는 기판 상에 게이트 산화막을 형성한다. 상기 온 셀 영역 및 오프 셀 영역의 게이트 산화막 상에 제1 및 제2 게이트 전극과, 상기 로직 회로 영역의 게이트 산화막 상에 제3 및 제4 게이트 전극을 각각 형성한다. 상기 제1 게이트 전극 양측에 위치한 온 셀 영역의 기판 및 상기 제3 게이트 전극 양측에 위치한 로직 회로 영역의 기판 표면 아래로 제1 도전형의 불순물을 제1 이온 주입하여 예비 제1 불순물 영역 및 예비 제3 불순물 영역을 형성한다. 상기 제1 내지 제4 게이트 전극의 양측벽에 각각 제1 내지 제4 스페이서들을 형성한다. 상기 제1 내지 제3 스페이서들 사이의 기판 표면 아래로 상기 제1 도전형의 불순물을 제2 이온 주입하여, 상기 온 셀 영역에 일 단부가 적어도 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장된 제1 불순물 영역과, 상기 오프 셀 영역에 일 단부가 상기 스페이서의 저면과 마주하도록 위치하는 제2 불순물 영역 및 상기 로직 회로 영역의 제3 게이트 전극 양측 기판에 제3 불순물 영역을 각각 형성한다. 다음에, 상기 제4 스페이서들 사이의 기판 표면 아래로 제2 도전형의 불순물을 제3 이온 주입하여 제4 불순물 영역을 형성한다.
추가적으로, 상기 제1 내지 제4 게이트 전극을 덮는 층간 절연막을 형성하는 공정과, 상기 층간 절연막의 일부를 식각하여 상기 제1 내지 제4 불순물 영역들을 중 적어도 하나의 영역을 노출하는 콘택홀을 형성하는 공정 및 상기 콘택홀 내부를 도전 물질로 매립하여 콘택을 형성하는 공정을 더 수행할 수 있다.
상기 온 셀 영역 및 오프 셀 영역에 해당하는 기판에 제1 방향을 길이 방향 으로 하는 고립된 형상의 소자 분리 패턴들을 형성하는 단계를 더 포함할 수 있다.
이 때, 상기 제1 및 제2 게이트 전극은 상기 제1 방향과 수직한 제2 방향으로 연장되는 도전성 라인 내의 일부 영역에 각각 해당되며, 상기 제1 및 제2 게이트 전극은 상기 게이트 산화막 상에 도전막을 형성하는 공정 및 상기 도전막을 제2 방향으로 연장되는 라인 형상을 갖도록 패터닝하는 공정을 수행함으로서 형성될 수 있다.
상기 제1 내지 제4 게이트 전극은 불순물이 도핑된 폴리실리콘을 포함한다.
상기 제1 내지 제4 게이트 전극의 상부면 및 상기 스페이서들 측방에 위치하는 기판 표면 상에 금속 실리사이드막 패턴을 형성하는 공정을 더 수행할 수 있다.
상기 예비 제1 및 제3 불순물 영역을 형성하기 위한 구체적인 방법으로, 상기 오프 셀 영역 및 제4 게이트 전극이 형성된 로직 회로 영역을 덮는 이온 주입 마스크 패턴을 형성하는 공정과, 상기 이온 주입 마스크에 의해 노출된 상기 온 셀 영역 및 제3 게이트 전극이 형성된 로직 회로 영역에 불순물을 주입하는 공정 및 상기 이온 주입 마스크를 제거하는 공정을 수행한다.
상기 제4 게이트 전극을 형성하기 이 전에, 상기 제4 게이트 전극이 형성되기 위한 로직 회로 영역의 기판에 제1 도전형의 불순물을 주입하여 채널 영역을 형성하는 공정을 더 수행할 수 있다.
본 발명에 따른 마스크롬 셀에서 온 셀 트랜지스터 및 오프 셀 트랜지스터는 소오스/드레인으로 제공되는 각각의 불순물 영역이 게이트 전극과 오버랩되는 정도가 다르다. 즉, 상기 오프 셀 트랜지스터의 소오스/드레인으로 제공되는 불순물 영 역의 일단부는 상기 게이트 전극 측벽 부위와 이격된다. 그러므로, 상기 오프 셀 트랜지스터의 게이트 전극은 불순물 영역과 오버랩되지 않는다. 이 경우, 상기 오프 셀 트랜지스터의 게이트 전극에 전압이 인가되더라도 채널이 상기 불순물 영역과 연결되지 않게 된다. 때문에, 상기 오프 셀 트랜지스터는 항상 턴 오프 상태를 유지하게 된다.
한편, 본 발명에 따른 마스크롬 셀을 형성할 시에 종래와 같이 고에너지를 수반하는 이온 주입 공정에 의한 데이터 코딩을 수행하지 않아도 된다. 따라서, 고에너지의 이온 주입 공정을 수행함으로서 야기되었던 드레인 및 벌크 실리콘 기판간의 항복 전압이 저하되는 문제를 다소 해결할 수 있다.
또한, 상기 이온 주입 공정이 수행되지 않음에 따라 두꺼운 이온 주입 마스크 패턴을 형성하는 공정 또한 수행하지 않아도 된다.
상기 노아형 마스크롬 소자를 제조하는 경우에, 로직 회로 영역의 트랜지스터들을 선택적으로 마스킹하기 위한 이온 주입 마스크를 형성하는 공정에서 동시에 오프 셀 트랜지스터를 코딩하기 위한 이온 주입 마스크를 형성할 수 있다. 때문에, 오프 셀 트랜지스터의 이온 주입 마스크를 형성하기 위한 별도의 사진 공정이 요구되지 않아서, 반도체 소자의 공정이 단순해지는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 마스크롬 소자의 셀들을 나타내는 단면도 이다.
도 1을 참조하면, 온 셀 영역 및 오프 셀 영역이 구분되는 기판(100)이 마련된다. 상기 기판(100)은 저농도의 P형 불순물이 도핑되어 있는 단결정 실리콘으로 이루어질 수 있다.
상기 마스크롬 소자의 셀들은 읽기 동작 시에 항상 턴 온되는 온 셀 트랜지스터와 읽기 동작 시에 항상 턴 오프되는 오프 셀 트랜지스터를 포함한다. 그러므로, 상기 온 셀 영역의 기판에는 온 셀 트랜지스터가 형성되어 있고, 상기 오프 셀 영역의 기판에는 오프 셀 트랜지스터가 형성되어 있다. 본 실시예에서, 상기 온 셀 트랜지스터는 N형 트랜지스터로 이루어진다.
우선, 상기 온 셀 영역에 형성되어 있는 온 셀 트랜지스터에 대해 설명한다.
상기 온 셀 영역의 기판(100)의 표면 상에 게이트 산화막(102)이 구비된다. 상기 게이트 산화막(102)은 상기 기판을 열처리함으로서 생성된 실리콘 산화물로 이루어질 수 있다.
상기 온 셀 영역의 게이트 산화막(102) 상에는 제1 게이트 전극(104a)이 구비된다. 상기 제1 게이트 전극(104a)은 도전 물질로 이루어질 수 있다. 구체적으로, 상기 제1 게이트 전극(104a)은 도핑된 폴리실리콘과 같은 반도체 물질, 금속 물질 등으로 이루어질 수 있다.
상기 제1 게이트 전극(104a)의 양측벽에는 절연 물질로 이루어지는 제1 스페이서(110a)가 구비된다. 상기 제1 스페이서(110a)는 실리콘 질화물을 포함할 수 있다.
상기 온 셀 영역 내에서 상기 제1 게이트 전극(104a) 양측벽과 인접하는 기판(100) 아래로 N형 불순물이 도핑된 형상을 갖는 제1 불순물 영역들(120)이 구비된다. 상기 제1 불순물 영역들(120)은 일 단부가 적어도 상기 제1 게이트 전극(104a)의 양측벽과 대향하는 위치까지 연장되어 있다.
또한, 상기 제1 불순물 영역(120)은 상기 제1 게이트 전극(104a)의 측벽과 인접하는 부위에 제1 불순물 농도를 갖는 제1 도핑 영역(120a)과, 상기 제1 도핑 영역(120a)과 접하면서 상기 제1 스페이서(110a) 측방의 기판(100) 표면 아래에 위치하고 상기 제1 불순물 농도보다 높은 제2 불순물 농도를 갖는 제2 도핑 영역(120b)을 포함한다. 상기 제2 도핑 영역(120b)은 상기 제1 도핑 영역(120a)보다 도핑 깊이가 더 깊다.
상기와 같은 온 셀 트랜지스터의 제1 게이트 전극(104a)에 문턱 전압 이상의 전압이 인가되면, 상기 제1 게이트 전극(104a) 아래의 기판에는 상기 제1 불순물 영역들(120)과 전기적으로 연결되는 채널이 형성되어 턴 온 상태가 유지된다.
이하에서는, 상기 오프 셀 영역에 형성되어 있는 오프 셀 트랜지스터에 대해 설명한다.
상기 오프 셀 영역의 기판(100)의 표면 상에 게이트 산화막(102)이 구비된다.
상기 오프 셀 영역의 게이트 산화막(102) 상에는 제2 게이트 전극(104b)이 구비된다. 상기 제2 게이트 전극(104b)은 상기 제1 게이트 전극(104a)과 동일한 도전 물질로 이루어진다.
상기 제2 게이트 전극(104b)의 양측벽에는 절연 물질로 이루어지는 제2 스페이서(110b)가 구비된다. 상기 제2 스페이서(110b)는 상기 제1 스페이서(110a)와 동일한 물질로 이루어진다.
상기 오프 셀 영역 내에서 상기 제2 게이트 전극(104b) 양측벽과 인접하는 기판 아래에 N형 불순물이 도핑된 형상을 갖는 제2 불순물 영역(122)들이 구비된다. 상기 제2 불순물 영역(122)들은 일 단부가 상기 제2 스페이서(110b)의 저면과 마주하도록 위치한다. 즉, 상기 제2 불순물 영역(122)들은 상기 제2 게이트 전극(104b)과 오버랩되지 않도록 위치된다. 상기 제2 불순물 영역(122)은 상기 제2 불순물 농도와 동일한 불순물 농도를 갖는다.
상기와 같은 오프 셀 트랜지스터의 제2 게이트 전극(104b)에 전압이 인가되더라도 상기 제2 게이트 전극(104b) 아래의 기판에는 상기 제2 불순물 영역(122)들과 전기적으로 연결되는 채널이 형성되지 않는다. 때문에, 상기 오프 셀 트랜지스터는 게이트 전압과 상관없이 항상 턴 오프 상태가 유지된다.
도 1에 도시된 것과 같이, 상기 온 셀 영역 및 오프 셀 영역은 서로 인접하게 위치될 수 있다. 이 경우, 상기 제1 불순물 영역(120) 및 제2 불순물 영역(122)들 중 일부는 서로 연결된 형상을 가질 수 있다.
도 2 내지 4는 도 1에 도시된 마스크롬 소자의 셀들의 형성 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 온 셀 영역 및 오프 셀 영역이 구분되는 기판(100) 상에 게이트 산화막(102)을 형성한다. 상기 기판(100)은 저농도의 P형 불순물의 도핑되어 있는 단결정 실리콘으로 이루어질 수 있다. 또한, 상기 게이트 산화막(102)은 상기 기판을 열산화시켜 형성할 수 있다.
상기 게이트 산화막(102) 상에 게이트 전극용 도전막(도시안됨)을 형성한다. 상기 도전막으로 사용할 수 있는 물질은 폴리실리콘, 금속 등을 들 수 있다. 본 실시예에서는 건식 식각 공정을 통해 용이하게 식각할 수 있는 폴리실리콘 물질을 사용하여 상기 도전막을 형성한다.
이 후, 사진 식각 공정을 통해 상기 도전막을 패터닝함으로서 상기 온 셀 영역에는 제1 게이트 전극(104a)을 형성하고, 상기 오프 셀 영역에는 제2 게이트 전극(104b)을 형성한다.
상기 오프 셀 영역을 덮는 이온 주입 마스크 패턴(106)을 형성한다. 상기 이온 주입 마스크 패턴은 사진 공정을 통해 형성되는 포토레지스트 패턴을 포함한다. 상기 이온 주입 마스크 패턴(106)에 의해 노출되어 있는 상기 온 셀 영역의 기판(100)으로 N형의 불순물을 이온 주입하여 제1 불순물 농도를 갖는 예비 제1 불순물 영역(108)을 형성한다.
다음에, 도시하지는 않았지만, 상기 이온 주입 마스크 패턴(106)을 제거한다. 상기 이온 주입 마스크 패턴(106)이 포토레지스트 패턴으로 이루어지는 경우 애싱 및 스트립 공정을 통해 제거될 수 있다.
도 3을 참조하면, 상기 제1 및 제2 게이트 전극(104a, 104b)의 측벽 및 게이트 산화막(102) 상에 스페이서용 절연막(도시안됨)을 형성한다. 상기 스페이서용 절연막은 실리콘 질화물을 저압 화학 기상 증착법을 통해 증착함으로서 형성할 수 있다. 이 후, 상기 스페이서용 절연막을 이방성으로 식각함으로서, 상기 제1 및 제2 게이트 전극(104a, 104b)의 양측벽에 각각 제1 및 제2 스페이서(110a, 110b)들을 형성한다.
이 때, 상기 제1 및 제2 스페이서(110a, 110b)는 후속의 공정에서 기판 표면 아래로 도핑되는 불순물들이 상기 제1 및 제2 게이트 전극(104a, 104b) 방향으로 확산될 수 있는 거리보다 더 두껍게 형성되어야 한다. 이에 대해서는, 이 후에 다시 설명하기로 한다.
도 4를 참조하면, 상기 제1 및 제2 스페이서(110a, 110b) 사이의 기판 표면 아래로 N형 불순물을 이온 주입하여, 상기 온 셀 영역에는 제1 불순물 영역(120)을 형성하고 상기 오프 셀 영역에는 제2 불순물 영역(122)을 형성한다.
상기 이온 주입 공정을 통해 형성되는 제2 불순물 영역(122)은 상기 예비 제1 불순물 영역(108)에 비해 높은 고농도의 불순물이 도핑된다. 또한, 상기 이온 주입 공정을 통해 형성되는 제2 불순물 영역(122)은 이 전의 공정에 의해 형성된 상기 예비 제1 불순물 영역(108)에 비해 도핑 깊이가 더 깊게 되도록 한다.
상기 제1 불순물 영역(120)에는 이 전에 형성된 예비 제1 불순물 영역(108)이 포함된다. 그러므로, 상기 제1 불순물 영역(120)은 일 단부가 적어도 상기 제1 게이트 전극(104a)의 양측벽과 대향하는 위치까지 연장되는 형상을 갖는다. 구체적으로, 상기 제1 불순물 영역(120)은 상기 제1 게이트 전극(104a)의 측벽과 인접하는 부위에 제1 불순물 농도를 갖는 제1 도핑 영역(120a)과, 상기 제1 도핑 영 역(120a)과 접하면서 상기 제2 스페이서(110b) 측방의 기판 아래에 제2 불순물 농도를 갖는 제2 도핑 영역(120b)을 포함하는 LDD 구조를 갖는다.
또한, 상기 제2 도핑 영역(120b)은 상기 제1 도핑 영역(120a)보다 도핑 깊이가 더 깊다.
반면에, 상기 오프 셀 영역에는 이 전의 공정에서 N형 불순물이 전혀 도핑되지 않았다. 때문에, 상기 오프 셀 영역에 형성되는 제2 불순물 영역(122)은 일 단부가 상기 제2 스페이서(110b)의 저면과 마주하도록 위치하게 된다. 즉, 상기 제2 불순물 영역(122)들은 상기 제2 게이트 전극(104b)과 오버랩되지 않도록 위치된다.
여기서, 상기 제2 불순물 영역(122)에 도핑되어 있는 불순물들은 고온을 수반하는 후속 공정들을 수행하면서 다소 확산될 수 있다. 그러므로, 상기 불순물들이 제2 게이트 전극(104b) 방향으로 확산되더라도 상기 제2 불순물 영역(122)이 상기 제2 게이트 전극(104b)과 오버랩되지 않도록 하기 위하여, 상기 제2 스페이서(110b)는 상기 불순물들이 상기 제2 게이트 전극(104b) 방향으로 확산될 수 있는 거리보다 더 두껍게 형성되어야 한다.
상기 설명한 공정을 수행함으로서, 상기 온 셀 영역에는 온 셀 트랜지스터가 완성되고, 상기 오프 셀 영역에는 오프 셀 트랜지스터가 완성된다.
본 실시예에 의하면, 상기 오프 셀 트랜지스터를 형성함에 있어 종래와 같이 채널 영역에 불순물을 주입하는 공정이 요구되지 않는다. 이로 인해, 마스크롬 소자의 동작 특성 및 신뢰성을 향상시킬 수 있다.
실시예 2
도 5는 본 발명의 실시예 2에 따른 마스크롬 소자를 나타내는 단면도이다. 도 6은 본 발명의 실시예 2에 따른 마스크롬 소자의 셀 영역을 나타내는 평면도이다.
도 5 및 도 6을 참조하면, 온 셀 영역 및 오프 셀 영역이 포함되는 셀 영역과 로직 회로 영역이 구분되는 기판(200)이 마련된다.
상기 셀 영역 내에는 사용자가 원하는 데이터대로 온 셀 트랜지스터(on cell transistor) 및 오프 셀 트랜지스터(off cell transistor)들이 배치되어 있다. 예를 들어, 도 6의 C1 부위를 오프 셀 영역으로 지정하고 C2 부위를 포함하는 나머지 부위는 온 셀 영역으로 지정할 수 있으며, 이 경우 상기 C1 부위에는 오프 셀 트랜지스터가 구비되고 나머지 부위에는 온 셀 트랜지스터가 구비된다.
또한, 상기 로직 회로 영역에는 N형 트랜지스터들과 P형 트랜지스터가 각각 구비되어 있다.
이하에서는 각 영역에 형성되는 트랜지스터들에 대해 보다 구체적으로 설명한다.
상기 기판(200)은 저농도의 P형 불순물이 도핑되어 있는 단결정 실리콘으로 이루어질 수 있다. 상기 로직 회로 영역에서 P형 트랜지스터가 형성되는 부위의 기판에는 채널 영역으로 제공되기 위한 N형 불순물 영역(202)이 깊게 형성되어 있다.
상기 기판(200)에는 액티브 영역을 정의하기 위한 소자 분리막 패턴(204)들이 구비된다. 구체적으로, 상기 셀 영역에는 제1 방향을 길이 방향으로 하는 고립 된 형상의 소자 분리막 패턴(204)들이 구비된다. 상기 셀 영역에 형성되는 각각의 소자 분리막 패턴(204)들은 서로 나란하게 반복적으로 배치된다. 또한, 상기 로직 회로 영역에는 N형 트랜지스터들과 P형 트랜지스터를 분리하기 위한 소자 분리막 패턴(204)들이 구비된다.
상기 기판(200) 표면 상에 게이트 산화막(206)이 구비된다. 상기 게이트 산화막(206)은 상기 기판을 열처리함으로서 생성된 실리콘 산화물로 이루어질 수 있다.
상기 온 셀 영역 및 오프 셀 영역에 위치하는 게이트 산화막(206) 상에 다수의 게이트 전극 라인(208, 도 6)들이 구비된다. 상기 게이트 전극 라인(208)들은 상기 제1 방향과 수직한 방향인 제2 방향으로 연장되는 라인 형상을 갖는다. 구체적으로, 상기 게이트 전극 라인(208)들은 다수의 소자 분리막 패턴(204)들과 서로 직교하도록 배치된다. 또한, 하나의 고립된 소자 분리막 패턴(204) 상에는 2개의 게이트 전극 라인(208)이 배치되는 것이 바람직하다.
상기 게이트 전극 라인(208)에서 온 셀 영역을 경유하는 부위는 온 셀 트랜지스터의 게이트 전극으로 제공되고, 오프 셀 영역을 경유하는 부위는 오프 셀 트랜지스터의 게이트 전극으로 제공된다. 이하에서는, 상기 게이트 전극 라인에서 온 셀 영역을 경유하는 부위를 제1 게이트 전극(208a)이라 하고, 오프 셀 영역을 경유하는 부위를 제2 게이트 전극(208b)이라 하면서 설명한다.
상기 로직 회로 영역에 위치하는 게이트 산화막(206) 상에는 제3 및 제4 게이트 전극(208c, 208d)이 구비된다.
상기 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)은 도핑된 폴리실리콘과 같은 반도체 물질, 금속 물질 등으로 이루어질 수 있다. 본 실시예에서, 상기 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)은 도핑된 폴리실리콘 물질로 이루어진다.
상기 게이트 전극 라인(208), 제3 및 제4 게이트 전극(208c, 208d)의 양측벽에는 절연 물질로 이루어지는 스페이서가 구비된다. 상기 스페이서는 실리콘 질화물을 포함할 수 있다. 이하에서는, 상기 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)의 양측벽에 형성되는 스페이서들을 각각 제1 내지 제4 스페이서(220a, 220b, 220c, 220d)라 하면서 설명한다.
상기 온 셀 영역 내에서 상기 제1 게이트 전극(208a) 양측벽과 인접하는 기판 아래에는 N형 불순물이 도핑된 형상을 갖는 제1 불순물 영역(222)들이 구비된다. 상기 제1 불순물 영역(222)들은 일 단부가 적어도 상기 제1 게이트 전극(208a)의 양측벽과 대향하는 위치까지 연장되어 있다.
상기 제1 불순물 영역(222)은 상기 제1 게이트 전극의 측벽과 인접하는 부위에 제1 불순물 농도를 갖는 제1 도핑 영역(222a)과, 상기 제1 도핑 영역(222a)과 접하면서 상기 제1 스페이서(220a) 측방의 기판(200) 표면 아래에 위치하고 상기 제1 불순물 농도보다 높은 제2 불순물 농도를 갖는 제2 도핑 영역(222b)을 포함한다. 상기 제2 도핑 영역(222b)은 상기 제1 도핑 영역(222a)보다 도핑 깊이가 더 깊다.
상기와 같은 온 셀 트랜지스터의 제1 게이트 전극(208a)에 문턱 전압 이상의 전압이 인가되면, 상기 제1 게이트 전극(208a) 아래의 기판에는 채널이 형성되어 턴 온 상태가 유지된다.
상기 오프 셀 영역 내에서 상기 제2 게이트 전극(208b) 양측벽과 인접하는 기판 아래로 N형 불순물이 도핑된 형상을 갖는 제2 불순물 영역(226)들이 구비된다. 상기 제2 불순물 영역(226)들은 일 단부가 상기 제2 스페이서(220b)의 저면과 마주하도록 위치한다. 즉, 상기 제2 불순물 영역(226)들은 상기 제2 게이트 전극(208b)과 오버랩되지 않도록 위치된다. 상기 제2 불순물 영역(226)은 상기 제2 불순물 농도와 동일한 불순물 농도를 갖는다.
상기와 같은 오프 셀 트랜지스터의 제2 게이트 전극(208b)에 전압이 인가되더라도 상기 제2 게이트 전극(208b) 아래의 기판에는 상기 제2 불순물 영역(226)들을 서로 전기적으로 연결하는 채널이 형성되지 않는다. 때문에, 상기 오프 셀 트랜지스터는 게이트 전압과 상관없이 항상 턴 오프 상태가 유지된다.
또한, 도 6에 도시되어 있는 셀 영역을 살펴보면, 상기 제2 방향으로 나란하게 배치되는 온 셀 트랜지스터 및 오프 셀 트랜지스터들에서 소오스에 해당되는 불순물 영역(S)은 서로 연결된 형상을 갖는다.
상기 로직 회로 영역 내에서 상기 제3 게이트 전극(208c) 양측벽과 인접하는 기판 아래로 N형 불순물이 도핑된 형상을 갖는 제3 불순물 영역(224)들이 구비된다. 상기 제3 불순물 영역(224)들은 일 단부가 적어도 상기 제3 게이트 전극(208c)의 양측벽과 대향하는 위치까지 연장되어 있다. 상기 제3 불순물 영역(224)은 상기 제1 불순물 영역(222)과 동일하게 상기 제3 게이트 전극(208c)의 측벽과 인접하는 부위의 불순물 농도가 상대적으로 낮은 LDD 구조를 갖는다.
상기 로직 회로 영역 내에서 상기 제4 게이트 전극(208d) 양측벽과 인접하는 기판 아래로 P형 불순물이 도핑된 형상을 갖는 제4 불순물 영역(228)들이 구비된다. 상기 제4 불순물 영역(228)들은 일 단부가 적어도 상기 제4 게이트 전극(208d)의 양측벽과 대향하는 위치까지 연장되어 있다. 상기 제4 불순물 영역(228)은 도핑되는 불순물의 도전형이 다를 뿐 상기 제1 및 제3 불순물 영역(222, 224)과 동일한 LDD 구조를 갖는다.
상기 스페이서들과 소자 분리막 패턴 사이의 기판(100)에 금속 실리사이드막 패턴(232)이 구비된다. 즉, 상기 금속 실리사이드막 패턴(232)은 상기 제1 내지 제4 불순물 영역(222, 226, 224, 228)의 상부면에 형성된다.
또한, 상기 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)의 상부면에 금속 실리사이드막 패턴(232)이 구비된다. 상기 금속 실리사이드막 패턴(232)이 형성됨으로서 각 게이트 전극(208a, 208b, 208c, 208d) 및 금속 실리사이드 패턴(232)을 포함하는 전체 구조물의 저항이 감소되는 효과가 있다.
상기 금속 실리사이드막 패턴(232)으로 사용될 수 있는 물질의 예로는 텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용될 수 있으며 바람직하게는 단독으로 사용된다.
상기 기판(100) 상에는 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)을 덮는 층간 절연막(234)이 구비된다. 상기 층간 절연막(234)에는 상기 제1 내지 제4 불순물 영역(222, 226, 224, 228) 중 적어도 하나의 불순물 영역 표면을 노출 하는 콘택홀(236)이 구비된다. 상기 콘택홀(236) 내부에는 상기 불순물 영역들과 접촉하는 콘택이 구비된다.
구체적으로, 상기 셀 영역에서는 단위 소자 분리막 패턴(204) 상부를 경유하는 트랜지스터들에서 공통 드레인 영역으로 제공되는 불순물 영역과 접속하는 비트 라인 콘택(238a)이 구비된다. 또한, 상기 셀 영역에서 상기 제2 방향으로 연결되고 각 트랜지스터의 소오스로 제공되는 불순물 영역들과 접속하는 공통 소오스 콘택(238b)이 구비된다.
도시되지는 않았지만, 상기 콘택과 연결되는 배선 라인이 구비된다. 상기 배선 라인은 비트 라인 및 공통 소오스 라인 등을 포함한다.
도 7 내지 13은 도 5 및 6에 도시된 마스크롬 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 셀 영역 및 로직 회로 영역이 구분되는 기판(200)을 마련한다. 상기 셀 영역 내에는 온 셀 영역 및 오프 셀 영역이 포함된다. 상기 기판(200)은 저농도의 P형 불순물의 도핑되어 있는 단결정 실리콘으로 이루어진다.
상기 기판(200) 상에 로직 회로 영역의 P형 트랜지스터가 형성되는 부위를 노출하는 제1 포토레지스트 패턴(도시안됨)을 형성한다.
상기 제1 포토레지스트 패턴을 이온 주입 마스크로 사용하여 노출된 기판 표면 아래로 저농도의 N형 불순물을 주입한다. 상기 이온 주입 공정을 수행함으로서, P형 트랜지스터의 채널 영역으로 제공되기 위한 N형 불순물 영역(202)이 완성된다.
이 후, 상기 기판(200)에 액티브 영역을 정의하기 위한 소자 분리막 패턴(204)을 형성한다.
구체적으로, 상기 기판(200)의 일부분을 식각함으로서 소자 분리 영역을 정의하기 위한 트렌치(도시안됨)를 형성한다. 이 때, 상기 셀 영역에는 제1 방향을 길이 방향으로 하는 고립된 형상의 트렌치를 형성하고, 상기 로직 회로 영역에는 N형 트랜지스터들과 P형 트랜지스터가 서로 분리되는 부위에 트렌치를 형성한다. 이 후, 상기 트렌치 내부에 절연 물질을 채움으로서 소자 분리막 패턴(204)을 완성한다.
이 때, 상기 셀 영역에 고립된 각 트렌치들은 서로 나란하게 반복 배치하도록 형성된다. 때문에, 상기 셀 영역에 형성되는 각각의 소자 분리막 패턴(204)들은 서로 나란하게 배치된다.
다음에, 액티브 영역에 해당하는 기판(200) 상에 게이트 산화막(206)을 형성한다. 상기 게이트 산화막(206)은 상기 기판(200)을 열산화시켜 형성할 수 있다.
상기 게이트 산화막(206) 상에 게이트 전극용 도전막(도시안됨)을 형성한다. 상기 도전막으로 사용할 수 있는 물질은 폴리실리콘, 금속 등을 들 수 있다. 본 실시예에서는 건식 식각 공정을 통해 용이하게 식각할 수 있는 폴리실리콘 물질을 사용하여 상기 도전막을 형성한다.
이 후, 사진 식각 공정을 통해 상기 도전막을 패터닝함으로서, 도 6에 도시된 것과 같이, 상기 셀 영역에는 게이트 전극 라인(208)들을 형성하고, 동시에 상기 로직 회로 영역에는 고립된 패턴 형상을 갖는 게이트 전극들을 형성한다.
상기 셀 영역에 형성되는 게이트 전극 라인(208)은 상기 제1 방향과 수직하는 제2 방향으로 연장되는 라인 형상을 갖는다. 또한, 상기 고립된 하나의 소자 분리막 패턴(204) 상에는 2개의 게이트 전극 라인(208)이 서로 평행하게 연장되는 것이 바람직하다.
상기 온 셀 영역(도 6, C2)에 위치하는 게이트 전극 라인 부위는 온 셀 트랜지스터의 게이트 전극으로 제공되고, 상기 오프 셀 영역에 위치하는 게이트 전극 라인 부위(도 6, C1)는 오프 셀 트랜지스터의 게이트 전극으로 제공된다. 이하에서는, 온 셀 영역에 위치하는 게이트 전극 라인 부위를 제1 게이트 전극(208a)이라 하고, 오프 셀 영역에 위치하는 게이트 전극 라인 부위를 제2 게이트 전극(208b)이라 한다.
또한, 상기 로직 회로 영역에서 NMOS 트랜지스터의 게이트 전극으로 사용되는 도전막 패턴을 제3 게이트 전극(208c)이라 하고, PMOS 트랜지스터의 게이트 전극으로 사용되는 도전막 패턴을 제4 게이트 전극(208d)이라 한다.
도 8을 참조하면, 상기 로직 회로 영역에서 상기 PMOS 트랜지스터 형성 영역을 선택적으로 노출하는 제2 포토레지스트 패턴(210)을 형성한다.
이 후, 상기 제2 포토레지스트 패턴(210)을 식각 마스크로 사용하여 상기 제4 게이트 전극(208d) 양측의 기판 표면 아래로 P형의 불순물을 주입한다. 상기 공정을 통해, 예비 제4 불순물 영역(212)이 형성된다.
다음에, 도시하지는 않았지만 상기 제2 포토레지스트 패턴(210)을 애싱 및 스트립 공정을 통해 제거한다.
도 9를 참조하면, 상기 로직 회로 영역 내의 NMOS 트랜지스터 형성 영역과 상기 온 셀 영역을 노출하는 제3 포토레지스트 패턴(214)을 형성한다. 즉, 상기 제3 포토레지스트 패턴(214)은 상기 로직 회로 영역 내의 PMOS 트랜지스터 형성 영역과 상기 오프 셀 영역을 덮는다.
이 후, 상기 제3 포토레지스트 패턴(214)을 식각 마스크로 사용하여 상기 온 셀 영역의 제1 게이트 전극(208a) 양측의 기판 표면과 상기 제3 게이트 전극(208c) 양측 기판 표면 아래로 N형의 불순물을 주입한다. 상기 공정을 통해, 상기 온 셀 영역의 제1 게이트 전극(208a)의 양측 기판에는 제1 불순물 농도를 갖는 예비 제1 불순물 영역(216)이 형성되고, 상기 제3 게이트 전극(208c) 양측의 기판 표면에는 예비 제3 불순물 영역(218)이 형성된다.
설명한 것과 같이, 본 실시예에서는 상기 로직 회로 영역 내의 PMOS 트랜지스터 형성 영역을 마스킹하기 위한 사진 공정에서 동시에 오프 셀 영역도 함께 마스킹되도록 제3 포토레지스트 패턴(214)을 형성한다. 즉, 상기와 같이 오프 셀 영역을 마스킹함으로서 사용자가 원하는 데이터로 코딩된다. 때문에, 종래와 같이 데이터 코딩을 위한 별도의 사진 공정 및 채널 영역에 불순물을 주입하는 공정 등이 요구되지 않는다.
다음에, 도시하지는 않았지만 상기 제3 포토레지스트 패턴(214)을 애싱 및 스트립 공정을 통해 제거한다.
도 10을 참조하면, 상기 게이트 전극 라인들, 제3 및 제4 게이트 전극(208c, 208d)의 측벽에 스페이서용 절연막(도시안됨)을 형성한다. 상기 스페이서용 절연막 은 실리콘 질화물을 증착하여 형성할 수 있다.
이 후, 상기 스페이서용 절연막을 이방성으로 식각함으로서, 상기 게이트 전극 라인들, 제3 및 제4 게이트 전극(208c, 208d)의 양측벽에 스페이서들을 형성한다. 이하에서, 상기 제1 및 제2 게이트 전극(208a, 208b)의 측벽에 형성되는 스페이서들을 각각 제1 및 제2 스페이서(220a, 220b)라 하고, 제3 및 제4 게이트 전극(208c, 208d)의 측벽에 형성되는 스페이서들을 각각 제3 및 제4 스페이서(220c, 220d)라 한다.
다음에, 상기 로직 회로 영역에서 P형 트랜지스터가 형성되는 부위를 덮는 제4 포토레지스트 패턴(221)을 형성한다.
상기 제4 포토레지스트 패턴(221)을 이온 주입 마스크로 사용하여 상기 온 및 오프 셀 영역과 로직 회로 영역에서 N형 트랜지스터가 형성되는 부위에 고농도의 N형 불순물을 주입한다.
상기 이온 주입 공정을 수행함으로서, 상기 온 셀 영역에는 일 단부가 적어도 상기 제1 게이트 전극(208a)의 양측벽과 대향하는 위치까지 연장되는 형상을 갖는 제1 불순물 영역(222)이 형성된다. 상기 제1 불순물 영역(222)은 상기 제1 게이트 전극(208a)의 측벽과 인접하는 부위에 제1 불순물 농도를 갖는 제1 도핑 영역(222a)과, 상기 제1 도핑 영역(222a)과 접하면서 상기 제1 스페이서(220a) 측방에 위치한 기판 아래에 제2 불순물 농도를 갖는 제2 도핑 영역(222b)을 포함하는 LDD 구조를 갖는다.
또한, 상기 로직 회로 영역 내의 N형 트랜지스터 형성 영역에도 상기 제1 불 순물 영역(222)과 동일한 형상을 갖는 제3 불순물 영역(224)이 형성된다.
반면에, 상기 오프 셀 영역에는 제2 게이트 전극(208b) 양측벽과 인접하는 기판 아래로 N형 불순물이 도핑된 형상을 갖는 제2 불순물 영역(226)들이 형성된다. 이 때, 상기 제2 불순물 영역(226)들은 일 단부가 상기 제2 스페이서(220b)의 저면과 마주하도록 위치하여야 한다. 즉, 상기 제2 불순물 영역(226)들은 상기 제2 게이트 전극(208b)과 오버랩되지 않도록 위치하여야 한다.
그런데, 상기 제2 불순물 영역(226)에 도핑되어 있는 불순물들이 고온을 수반하는 후속 공정들을 수행하면서 다소 확산될 수 있다. 따라서, 상기 불순물들이 제2 게이트 전극(208b) 방향으로 확산되더라도 상기 제2 불순물 영역(226)이 상기 제2 게이트 전극(208b)과 오버랩되지 않도록 하기 위하여, 상기 제2 스페이서(220b)는 상기 불순물들이 상기 제2 게이트 전극(208b) 방향으로 확산될 수 있는 거리보다 더 두껍게 형성하는 것이 바람직하다.
상기 이온 주입 공정을 수행하면, 상기 온 셀 영역에는 온 셀 트랜지스터가 형성되고, 상기 오프 셀 영역에는 오프 셀 트랜지스터가 형성되고, 상기 로직 회로 영역의 일부 영역에는 N형 트랜지스터가 형성된다.
또한, 도 6에 도시된 것과 같이 상기 제2 방향으로 나란하게 배치되는 온 셀 트랜지스터 및 오프 셀 트랜지스터들에서 소오스에 해당되는 불순물 영역(S)은 서로 연결된 형상을 갖게 된다.
상기 이온 주입 공정을 수행한 이 후에, 이온 주입 마스크로 사용한 상기 제4 포토레지스트 패턴(221)을 애싱 및 스트립 공정을 통해 제거한다.
도 11을 참조하면, 상기 로직 회로 영역에서 P형 트랜지스터가 형성되는 부위를 선택적으로 노출하는 제5 포토레지스트 패턴(230)을 형성한다. 상기 제5 포토레지스트 패턴(230)을 형성함으로서 상기 온 및 오프 셀 영역과 로직 회로 영역에서 N형 트랜지스터가 형성되는 부위가 덮혀진다.
다음에, 상기 제5 포토레지스트 패턴(230)을 이온 주입 마스크로 사용하여 상기 로직 회로 영역 내에서 P형 트랜지스터가 형성되는 부위에 고농도의 P형 불순물을 주입한다.
상기 이온 주입 공정을 수행함으로서 상기 P형 트랜지스터 형성 부위에 일 단부가 적어도 상기 제4 게이트 전극(208d)의 양측벽과 대향하는 위치까지 연장되는 형상을 갖는 제4 불순물 영역(228)이 형성된다. 상기 제4 불순물 영역(228)은 상기 제4 게이트 전극(08d)의 측벽과 인접하는 부위가 저농도를 갖고, 상기 제4 스페이서 측방의 기판(200) 아래 부위는 고농도를 갖는 LDD 구조를 갖는다.
상기 공정을 수행함으로서, 상기 로직 회로 영역의 일부분에 P형 트랜지스터가 완성된다.
상기 이온 주입 공정을 수행한 이 후에, 이온 주입 마스크로 사용한 상기 제5 포토레지스트 패턴(230)을 애싱 및 스트립 공정을 통해 제거한다.
도 12를 참조하면, 상기 스페이서들(220a, 220b, 220c, 220d) 측방으로 노출된 기판 표면(100)에 잔류하는 게이트 산화막(206)을 세정 공정을 통해 제거한다. 상기 공정을 수행하면, 상기 게이트 전극들(208a, 208b, 208c, 208d) 및 스페이서들(220a, 220b, 220c, 220d) 아래에만 게이트 산화막(206)이 남게된다.
이 후, 노출된 기판(200), 스페이서들(220a, 220b, 220c, 220d) 및 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)의 표면 상에 금속막(도시안됨)을 증착한다. 상기 금속막으로 사용할 수 있는 금속 물질의 예로는 텅스텐, 코발트, 티타늄 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
선택 공정으로, 상기 금속막 상에 캡핑막(도시안됨)을 더 형성할 수 있다. 상기 캡핑막으로 사용할 수 있는 물질의 예로는 티타늄, 티타늄 질화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다. 상기 캡핑막은 후속의 열처리 공정에서 상기 기판과 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)의 표면에 형성되는 계면 산화막을 환원시키고 실리시데이션 반응이 더욱 안정적으로 일어나도록 하는 역할을 한다.
다음에, 상기 기판(200)을 열처리하여 상기 기판(200)과 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)의 표면과 상기 금속막을 반응시킴으로서 금속 실리사이드막 패턴(232)을 형성한다. 이 때, 상기 스페이서 상에 형성되어 있는 금속막은 반응이 일어나지 않고 잔류하게 된다.
상기 금속 실리사이드막 패턴(232)을 형성하면, 상기 기판(200)과 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)의 표면이 반응하면서 다소 소모된다. 그러므로, 상기 금속 실리사이드막 패턴(232)은 상기 제1 내지 제4 불순물 영역(222, 226, 224, 228)이 과도하게 소모되지 않도록 얇게 형성되는 것이 바람직하다.
상기 금속 실리사이드막 패턴(232)을 형성하기 위한 열처리 공정은 퍼니스 방식 또는 RTP 방식으로 수행할 수 있다. 상기 열처리 공정은 1회만 수행할 수도 있고, 서로 온도를 다르게 하여 2회 이상 수행할 수도 있다.
이 후, 상기 제1 내지 제4 스페이서(220a, 220b, 220c, 220d) 상에 잔류하는 미반응 금속막 및 캡핑막을 제거한다. 상기 미반응 금속막 및 캡핑막은 습식 식각 공정에 의해 제거할 수 있다.
도 13을 참조하면, 상기 기판(200) 상에 상기 제1 내지 제4 게이트 전극(208a, 208b, 208c, 208d)을 덮는 층간 절연막(234)을 형성한다. 상기 층간 절연막(234)은 실리콘 산화물을 증착하여 형성할 수 있다.
다음에, 상기 층간 절연막(234)의 일부분을 식각하여 상기 제1 내지 제4 불순물 영역 중 적어도 하나의 불순물 영역 표면을 노출하는 콘택홀(236)을 형성한다. 구체적으로, 상기 셀 영역에서는 단위 소자 분리막 패턴 상부를 경유하는 트랜지스터에서 공통 드레인 영역으로 사용되는 불순물 영역을 선택적으로 노출하는 콘택홀(236)을 형성한다. 또한, 상기 셀 영역에서 상기 제2 방향으로 연결되고 공통의 소오스 역할을 하는 불순물 영역들의 일단부를 노출하는 콘택홀(236)을 형성한다.
이 후, 상기 콘택홀(236) 내부를 채우도록 도전 물질을 형성하고 평탄화함으로서 상기 불순물 영역들과 접촉하는 콘택(238)을 형성한다.
도시되지는 않았지만, 상기 콘택(238)과 연결되는 배선 라인을 형성한다. 상기 배선 라인은 비트 라인 및 공통 소오스 라인 등을 포함한다.
본 실시예에 의하면, 노아형 마스크롬 소자의 데이터 코딩 시에 채널 영역에 불순물을 주입하는 공정이 요구되지 않는다. 이로 인해, 노아형 마스크롬 소자의 동작 특성 및 신뢰성을 향상시킬 수 있다. 또한, 데이터 코딩을 위한 별도의 사진 공정이 요구되지 않으므로 보다 공정이 간단해지며, 이로 인해 반도체 소자의 제조 비용을 감소시킬 수 있다.
상술한 바와 같이 본 발명에 의하면, 고도로 집적화되고 높은 정션 항복 전압을 갖는 마스크롬 소자를 구현할 수 있다. 또한, 상기 마스크롬 소자를 간단한 공정을 통해 제조할 수 있다. 이로써, 마스크롬 소자의 신뢰성이 향상되고 제조 비용이 감소되는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (24)

  1. 온 셀 영역 및 오프 셀 영역이 구분되는 기판;
    상기 기판 상에 구비되는 게이트 산화막;
    상기 온 셀 영역의 게이트 산화막 상에 구비되는 제1 게이트 전극;
    상기 오프 셀 영역의 게이트 산화막 상에 구비되는 제2 게이트 전극;
    상기 제1 및 제2 게이트 전극의 양측벽에 각각 구비되는 제1 및 제2 스페이서;
    상기 온 셀 영역 내의 상기 제1 게이트 전극 양측벽과 인접하는 부위에 제1 불순물 농도를 갖는 제1 도핑 영역과, 상기 제1 도핑 영역과 접하면서 상기 제1 스페이서 측방의 기판 표면 아래에 위치하고 상기 제1 불순물 농도보다 높은 제2 불순물 농도를 갖는 제2 도핑 영역을 포함하고, 채널과 불순물이 도핑된 부위가 서로 전기적으로 연결되는 제1 불순물 영역들; 및
    상기 오프 셀 영역 내에서 구비되고, 채널과 불순물이 도핑된 부위가 서로 전기적으로 절연되도록 상기 제2 게이트 전극 양측벽으로부터 이격된 위치의 기판 아래로 불순물이 도핑된 형상을 갖는 제2 불순물 영역들을 포함하는 것을 특징으로 하는 마스크롬 셀.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제2 불순물 영역은 상기 제2 불순물 농도를 갖는 것을 특징으로 하는 특징으로 하는 마스크롬 셀.
  5. 제1항에 있어서, 상기 제1 게이트 전극 및 제2 게이트 전극은 불순물이 도핑된 폴리실리콘으로 이루어지는 것을 특징으로 하는 마스크롬 셀.
  6. 제1항에 있어서, 상기 제1 불순물 영역 및 제2 불순물 영역들 중 일부는 상기 제1 불순물 영역 및 제2 불순물 영역의 타 단부가 서로 연결된 형상을 갖는 것을 특징으로 하는 마스크롬 셀.
  7. 온 셀 영역 및 오프 셀 영역이 구분되는 기판 상에 게이트 산화막을 형성하는 단계;
    상기 온 셀 영역 및 오프 셀 영역의 게이트 산화막 상에 각각 온 셀용 제1 게이트 전극 및 오프 셀용 제2 게이트 전극을 형성하는 단계;
    상기 제1 게이트 전극 양측에 위치한 온 셀 영역의 기판 표면 아래에 불순물을 제1 이온 주입하여 예비 제1 불순물 영역을 형성하는 단계; 및
    상기 제1 및 제2 게이트 전극 양측벽으로부터 이격된 부위의 기판 표면 아래로 불순물을 제2 이온 주입하여, 상기 온 셀 영역의 기판 표면 아래에 위치하고 상 기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장되는 제1 불순물 영역과, 상기 오프 셀 영역의 기판 표면 아래에 상기 제2 게이트 전극 양측벽으로부터 이격되도록 위치하는 제2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크롬 셀 형성 방법.
  8. 제7항에 있어서, 상기 예비 제1 불순물 영역을 형성한 이 후에,
    상기 제1 및 제2 게이트 전극의 양측벽에 각각 제1 및 제2 스페이서들을 형성하는 단계를 더 수행하는 것을 특징으로 하는 마스크롬 셀 형성 방법.
  9. 제7항에 있어서, 상기 예비 제1 불순물 영역을 형성하는 단계는,
    상기 오프 셀 영역을 덮는 이온 주입 마스크 패턴을 형성하는 단계;
    상기 이온 주입 마스크에 의해 노출된 상기 온 셀 영역에 불순물을 주입하는 단계; 및
    상기 이온 주입 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 마스크롬 셀 형성 방법.
  10. 온 셀 영역, 오프 셀 영역 및 로직 회로 영역이 구분되는 기판;
    상기 기판 상에 구비되는 게이트 산화막;
    상기 온 셀 영역 및 오프 셀 영역의 게이트 산화막 상에 각각 구비되는 제1 및 제2 게이트 전극;
    상기 로직 회로 영역의 게이트 산화막 상에 구비되는 제3 및 제4 게이트 전극;
    상기 제1 내지 제4 게이트 전극의 양측벽에 각각 구비되는 제1 내지 제4 스페이서들;
    상기 온 셀 영역 내에서 상기 제1 게이트 전극 양측벽과 인접하는 기판 아래로 불순물이 도핑된 형상을 갖고, 일 단부가 적어도 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장된 제1 도전형의 제1 불순물 영역들;
    상기 오프 셀 영역 내에서 상기 제2 스페이서 양측벽과 인접하는 기판 아래로 불순물이 도핑된 형상을 갖고, 일 단부가 상기 제2 스페이서의 저면과 마주하도록 위치하는 상기 제1 도전형의 제2 불순물 영역들;
    상기 로직 회로 영역의 제3 게이트 전극 양측벽과 인접하는 기판 아래에 구비되는 상기 제1 도전형의 제3 불순물 영역들; 및
    상기 로직 회로 영역의 제4 게이트 전극 양측벽과 인접하는 기판 아래에 구비되는 제2 도전형의 제4 불순물 영역들을 포함하는 것을 특징으로 하는 노아형 마스크롬 소자.
  11. 제10항에 있어서,
    상기 제1 내지 제4 게이트 전극을 덮고, 상기 제1 내지 제4 불순물 영역들 중 적어도 한 부위를 노출하는 콘택홀을 갖는 층간 절연막; 및
    상기 콘택홀 내부에 구비된 콘택을 더 포함하는 것을 특징으로 하는 노아형 마스크롬 소자.
  12. 제10항에 있어서, 상기 온 셀 영역 및 오프 셀 영역에 해당하는 기판에는 제1 방향을 길이 방향으로 하는 고립된 형상의 소자 분리 패턴들이 구비되는 것을 특징으로 하는 노아형 마스크롬 소자.
  13. 제12항에 있어서, 상기 제1 게이트 전극 및 제2 게이트 전극은 상기 제1 방향과 수직한 제2 방향으로 연장되는 도전성 라인 내의 일부 영역에 해당되는 것을 특징으로 하는 노아형 마스크롬 소자.
  14. 제10항에 있어서, 상기 제1 게이트 전극 및 제2 게이트 전극은 불순물이 도핑된 폴리실리콘으로 이루어지는 것을 특징으로 하는 노아형 마스크롬 소자.
  15. 제14항에 있어서, 상기 제1 게이트 전극의 상부면, 제2 게이트 전극의 상부면 및 상기 스페이서 측방에 위치한 기판 표면 상에 금속 실리사이드막이 적층된 것을 특징으로 하는 노아형 마스크롬 소자.
  16. 제10항에 있어서, 상기 제1 게이트 전극 양측벽과 인접하는 제1 불순물 영역들 중 소오스로 제공되는 제1 불순물 영역은 상기 제1 게이트 전극의 연장 방향으로 서로 연결된 것을 특징으로 하는 노아형 마스크롬 소자.
  17. 온 셀 영역, 오프 셀 영역 및 로직 회로 영역이 구분되는 기판 상에 게이트 산화막을 형성하는 단계;
    상기 온 셀 영역 및 오프 셀 영역의 게이트 산화막 상에 제1 및 제2 게이트 전극과, 상기 로직 회로 영역의 게이트 산화막 상에 제3 및 제4 게이트 전극을 각각 형성하는 단계;
    상기 제1 게이트 전극 양측에 위치한 온 셀 영역의 기판 및 상기 제3 게이트 전극 양측에 위치한 로직 회로 영역의 기판 표면 아래로 제1 도전형의 불순물을 제1 이온 주입하여 예비 제1 불순물 영역 및 예비 제3 불순물 영역을 형성하는 단계;
    상기 제1 내지 제4 게이트 전극의 양측벽에 각각 제1 내지 제4 스페이서들을 형성하는 단계;
    상기 제1 내지 제3 스페이서들 사이의 기판 표면 아래로 상기 제1 도전형의 불순물을 제2 이온 주입하여, 상기 온 셀 영역에 일 단부가 적어도 상기 제1 게이트 전극의 양측벽과 대향하는 위치까지 연장된 제1 불순물 영역과, 상기 오프 셀 영역에 일 단부가 상기 스페이서의 저면과 마주하도록 위치하는 제2 불순물 영역 및 상기 로직 회로 영역의 제3 게이트 전극 양측 기판에 제3 불순물 영역을 각각 형성하는 단계; 및
    상기 제4 스페이서들 사이의 기판 표면 아래로 제2 도전형의 불순물을 제3 이온 주입하여 제4 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 내지 제4 게이트 전극을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 일부를 식각하여 상기 제1 내지 제4 불순물 영역들을 중 적어도 하나의 영역을 노출하는 콘택홀을 형성하는 단계; 및
    상기 콘택홀 내부를 도전 물질로 매립하여 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  19. 제17항에 있어서, 상기 온 셀 영역 및 오프 셀 영역에 해당하는 기판에 제1 방향을 길이 방향으로 하는 고립된 형상의 소자 분리 패턴들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  20. 제19항에 있어서, 상기 제1 및 제2 게이트 전극은 상기 제1 방향과 수직한 제2 방향으로 연장되는 도전성 라인 내의 일부 영역에 각각 해당되고,
    상기 제1 및 제2 게이트 전극을 형성하는 단계는,
    상기 게이트 산화막 상에 도전막을 형성하는 단계; 및
    상기 도전막을 제2 방향으로 연장되는 라인 형상을 갖도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  21. 제17항에 있어서, 상기 제1 내지 제4 게이트 전극은 불순물이 도핑된 폴리실 리콘을 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  22. 제21항에 있어서, 상기 제1 내지 제4 게이트 전극의 상부면 및 상기 스페이서들 측방에 위치하는 기판 표면 상에 금속 실리사이드막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  23. 제17항에 있어서, 상기 예비 제1 불순물 영역을 형성하는 단계는,
    상기 오프 셀 영역 및 제4 게이트 전극이 형성된 로직 회로 영역을 덮는 이온 주입 마스크 패턴을 형성하는 단계;
    상기 이온 주입 마스크에 의해 노출된 상기 온 셀 영역 및 제3 게이트 전극이 형성된 로직 회로 영역에 불순물을 주입하는 단계; 및
    상기 이온 주입 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
  24. 제17항에 있어서, 상기 제4 게이트 전극을 형성하기 이 전에,
    상기 제4 게이트 전극이 형성되기 위한 로직 회로 영역의 기판에 제1 도전형의 불순물을 주입하여 채널 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 노아형 마스크롬 소자의 제조 방법.
KR1020060064577A 2006-07-10 2006-07-10 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법. KR100763556B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060064577A KR100763556B1 (ko) 2006-07-10 2006-07-10 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법.
US11/774,724 US20080014691A1 (en) 2006-07-10 2007-07-09 Mask rom cell, nor-type mask rom device, and related methods of fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064577A KR100763556B1 (ko) 2006-07-10 2006-07-10 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법.

Publications (1)

Publication Number Publication Date
KR100763556B1 true KR100763556B1 (ko) 2007-10-04

Family

ID=38949755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064577A KR100763556B1 (ko) 2006-07-10 2006-07-10 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법.

Country Status (2)

Country Link
US (1) US20080014691A1 (ko)
KR (1) KR100763556B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110013443A1 (en) * 2009-07-20 2011-01-20 Aplus Flash Technology, Inc. Novel high speed two transistor/two bit NOR read only memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016803B1 (ko) * 1994-05-07 1996-12-21 삼성전자 주식회사 불휘발성 반도체 메모리장치
KR100214854B1 (ko) * 1995-12-30 1999-08-02 김주용 마스크 롬의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292681A (en) * 1993-09-16 1994-03-08 Micron Semiconductor, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
US5514610A (en) * 1995-03-17 1996-05-07 Taiwan Semiconductor Manufacturing Company Method of making an optimized code ion implantation procedure for read only memory devices
JP2004342682A (ja) * 2003-05-13 2004-12-02 Sharp Corp 半導体装置及びその製造方法、携帯電子機器、並びにｉｃカード
KR100546360B1 (ko) * 2003-08-06 2006-01-26 삼성전자주식회사 Ｎｏｒ형 마스크 ｒｏｍ 소자 및 이를 포함하는 반도체소자의 제조 방법
US7179712B2 (en) * 2003-08-14 2007-02-20 Freescale Semiconductor, Inc. Multibit ROM cell and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016803B1 (ko) * 1994-05-07 1996-12-21 삼성전자 주식회사 불휘발성 반도체 메모리장치
KR100214854B1 (ko) * 1995-12-30 1999-08-02 김주용 마스크 롬의 제조방법

Also Published As

Publication number Publication date
US20080014691A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
EP1240664B1 (en) Array of nonvolatile memory cells and manufacturing method thereof
US7045413B2 (en) Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
US6265292B1 (en) Method of fabrication of a novel flash integrated circuit
US7521318B2 (en) Semiconductor device and method of manufacturing the same
US7560757B2 (en) Semiconductor device with a structure suitable for miniaturization
KR100438788B1 (ko) 반도체 장치 및 그의 제조방법
JP2003179227A (ja) 半導体装置及びその製造方法
KR100849180B1 (ko) 게이트 실리사이드를 갖는 반도체소자의 제조방법
US20060244014A1 (en) Nonvolatile memory device and method of forming same
US7799635B2 (en) Methods of forming nonvolatile memory devices
KR100510541B1 (ko) 고전압 트랜지스터 및 그 제조 방법
KR100655287B1 (ko) 플로팅 게이트를 갖는 비휘발성 기억 소자의 형성 방법
JP4503627B2 (ja) 半導体装置及びその製造方法
KR100890613B1 (ko) 마스크롬 소자 및 그 제조 방법
KR101353346B1 (ko) 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법
KR100854504B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR100763556B1 (ko) 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법.
KR100351051B1 (ko) 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀의 제조 방법
KR100279001B1 (ko) 플래쉬 메모리 셀의 제조방법
KR101102773B1 (ko) 고전압 트랜지스터의 제조방법
KR100862145B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
KR20050063102A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee