KR100760141B1 - 살리사이드를 이용한 이미지센서 제조 방법 - Google Patents

살리사이드를 이용한 이미지센서 제조 방법 Download PDF

Info

Publication number
KR100760141B1
KR100760141B1 KR1020010086215A KR20010086215A KR100760141B1 KR 100760141 B1 KR100760141 B1 KR 100760141B1 KR 1020010086215 A KR1020010086215 A KR 1020010086215A KR 20010086215 A KR20010086215 A KR 20010086215A KR 100760141 B1 KR100760141 B1 KR 100760141B1
Authority
KR
South Korea
Prior art keywords
region
forming
photodiode
image sensor
salicide
Prior art date
Application number
KR1020010086215A
Other languages
English (en)
Other versions
KR20030056056A (ko
Inventor
황준
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010086215A priority Critical patent/KR100760141B1/ko
Publication of KR20030056056A publication Critical patent/KR20030056056A/ko
Application granted granted Critical
Publication of KR100760141B1 publication Critical patent/KR100760141B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 포토다이오드를 포함하는 수광영역에서의 살리사이드 형성을 방지하기에 적합한 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 화소어레이영역과 주변회로영역을 구비하는 이미지센서 제조 방법에 있어서, 상기 화소어레이영역 및 상기 주변회로영역의 반도체층 상에 게이트전극을 형성하는 단계; 상기 화소어레이영역의 반도체층 내에 상기 게이트전극에 접하도록 포토다이오드를 포함한 수광영역을 형성하는 단계; 상기 게이트전극이 형성된 전체 프로파일을 따라 절연막을 형성하는 단계; 상기 수광영역 상부의 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 수광영역 상에만 상기 절연막이 남도록 전면식각하는 단계; 및 살리사이드 공정을 실시하여 상기 수광영역을 제외한 영역 상부에 금속 실리사이드를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
살리사이드, 포토다이오드, 수광영역, RTP, FD.

Description

살리사이드를 이용한 이미지센서 제조 방법{Fabricating method of image sensor using salicide}
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 반도체층 11 : N웰
12 : 필드절연막 13 : 게이트절연막
14 : 게이트전극용 전도막
15 : 포토다이오드용 N형 불순물영역 16 : 스페이서
17 : 포토다이오드용 P형 불순물영역 18: 센싱확산영역
19 : 소스/드레인 20 : 절연막
22: 금속 실리사이드
본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서 제조 방법에 관한 것으로, 더욱 상세하게는 누설전류를 감소시킬 수 있는 살리사이드(Self align silicide)를 이용한 이미지센서 제조 방법에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.
또한, CCD와는 별도로 CMOS 이미지센서의 고집적화도 급속도로 이루어지고 있는 단계이다. 0.25㎛의 선폭 이하의 기술에서의 이미지센서 제조에 있어서도 기 존의 스탠다드 로직(Standard logic)과 동일하게 Ti 또는 Co 등의 살리사이드를 갖는 게이트전극과 소스/드레인 영역이 필수화되고 있다.
한편, 금속 실리사이드는 그것이 필요한 곳 예컨대, 금속 콘택이 이루어지는 영역 등에서는 꼭 필요하나, 빛을 수광하는 영역 즉, 포토다이오드에서는 형성되어서는 안되는 바, 이는 금속 실리사이드의 경우 파장이 짧은 빛 예컨대, 청색 신호의 투과를 방지하는 역할을 하게 되어 광감도를 크게 감소시키는 역할을 하며, 또한 암신호(Dark current)를 생성시키는 소스로서의 역할을 한다.
따라서, 포토다이오드 영역에서의 실리사이드 형성을 효과적으로 방지하기 위한 기술이 필요하게 된다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 포토다이오드를 포함하는 수광영역에서의 살리사이드 형성을 방지하기에 적합한 이미지센서 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 화소어레이영역과 주변회로영역을 구비하는 이미지센서 제조 방법에 있어서, 상기 화소어레이영역의 반도체층 상에 트랜스퍼게이트를 형성하는 동시에 상기 주변회로영역의 반도체층 상에 게이트전극을 형성하는 단계와, 상기 트랜스퍼게이트의 일측 및 타측과 각각 접하도록 포토다이오드와 센싱확산영역을 형성하는 단계와, 상기 트랜스퍼게이트와 상기 게이트전극이 형성된 전체 프로파일을 따라 절연막을 형성하는 단계와, 상기 포토다이오드, 상기 트랜스퍼게이트 및 상기 센싱확산영역을 덮도록 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토다이오드와 상기 센싱확산영역 상에만 상기 절연막이 잔류되도록 상기 포토레지스트 패턴을 제거하는 동시에 상기 절연막을 전면식각하는 단계와, 살리사이드 공정을 실시하여 상기 포토다이오드 및 상기 센싱확산영역을 제외한 영역 상부에 금속 실리사이드를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
본 발명은, 절연막을 증착한 후 포토레지스트 패턴을 이용한 산화막과의 선택비를 1:1로한 전면식각을 통해 화소어레이영역에서의 게이트 상부와 주변회로영역 등의 게이트전극 상부 및 소스/드레인 등에만 살리사이드가 형성되도록 하는 것을 기술적 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 1a 내지 도 1c는 본 발명의 일실시예에 따른 살리사이드 공정을 적용한 이미지센서 제조 공정을 도시한 단면도이다.
여기서, A-A'은 화소어레이영역을 나타내고 B-B'는 주변회로영역을 나타내며, 반도체층(10)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(10)으로 칭한다.
먼저 도 1a는 화소어레이영역(A-A')에 포토다이오드(PD)와 센싱확산영역(FD) 등이 형성되어 있으며, 주변회로영역(B-B')에 피모스 트랜지스터(PMOS)가 형성된 단면도를 나타내는 바, 보다 구체적으로 살펴본다.
반도체층(10) 상에 게이트절연막(13)과 게이트전극용 전도막(14)과 그 측벽에 스페이서(16)를 구비하는 게이트전극(예컨대, 화소어레이영역의 트랜스퍼게이트(Tx)와 주변회로영역의 피모스 트랜지스터(PMOS)가 형성되어 있으며, Tx의 일측에 접하며, 반도체층(10) 내에 소정의 깊이로 형성된 포토다이오드(PD)와, Tx의 타측에 접하며, 반도체층(10) 내에 고농도의 N형 불순물 영역 즉, 센싱확산영역(FD, 18)이 형성되어 있으며, PMOS의 양측 N웰 영역에 고농도 P형의 소스/드레인(P+, 19)이 형성되어 있다.
포토다이오드(PD)는 반도체층(10) 하부로 확장된 저농도 N형 불순물영역(n-, 15)과 n-영역(15) 상부의 반도체층(10)과의 계면에 P형 불순물영역(P0, 17)을 포함한다.
계속해서, 본 발명의 살리사이드 공정을 설명한다.
먼저, 도 1b에 도시된 바와 같이 게이트전극이 형성된 전체 프로파일을 따라 살리사이드 공정시 선택적 실리사이드 형성을 위한 산화막 등의 절연막(20)을 형성하는 바, 후속 전면식각 공정에 따른 게이트전극의 수직 단차와의 식각 프로파일을 고려하여 1000Å ∼ 3000Å의 두께로 증착한다.
이어서, 절연막(20) 상에 살리사이드 형성을 위한 포토레지스트 패턴(21)을 형성하는 바, 포토다이오드 등의 수광영역을 덮도록 한다.
다음으로, 도 1c에 도시된 바와 같이 게이트전극 상부 표면이 노출될 때까지 포토레지스트 패턴(21)과 절연막(20)을 전면식각하는 바, 이 때 절연막(20)과 포토레지스트 패턴(21)의 식각선택비를 1:1로 하여 포토다이오드 상부는 절연막(20)을 잔류시키며, Tx 상부와 주변회로영역 등의 게이트전극 상부 및 소스/드레인 상부는 노출시키다.
따라서, 살리사이드 공정이 가능해지는 것이다.
계속해서, 살리사이드 공정을 실시하여 게이트전극 상부와 PMOS와 Tx의 게이트전극 및 소스/드레인이 형성된 반도체층(10) 표면에 Ti 또는 Co 등의 실리사이드(22)를 형성한다.
실리사이드 형성용 금속 물질의 증착은 스퍼터링(Sputtering)법을 이용하는 것이 바람직하며, 증착된 금속은 열처리에 의한 실리콘과 금속의 반응을 통해 형성한다.
구체적으로 설명하면, 680℃ ∼ 780℃의 온도 하에서 15초 ∼ 25초 동안 열처리 예컨대, 금속열처리(Rapid Thermal Process; RTP)를 실시하여 노출된 영역의 표면에 실리사이드(22)를 형성한다. 이 때, 살리사이드 공정이 적용되는 바, 산화막 계열에서는 Ti 등의 금속이 반응하지 않고 미반응 금속이 잔류하게 되므로, 세정 공정 등을 실시하여 이러한 미반응 금속을 제거한 다음, 다시 800℃ ∼ 900℃ 정도의 고온에서 15초 ∼ 25초 동안 RTP를 실시함으로써, 콘택 저항을 감소시킬 수 있으며 광차단이 필요한 영역에서의 효과적인 광차단을 위한 실리사이드(22)가 형성된다. 이러한 열처리는 N2 가스 분위기에서 실시하는 것이 바람직하다.
전술한 본 발명은, 포토다이오드 등의 수광영역에서의 실리사이드 형성을 방지하며, 주변회로영역 및 게이트전극 상부에서의 실리사이드를 효과적으로 형성할 수 있도록 함으로써, 비교적 간단한 공정에 의해 암신호 생성에 따른 이미지센서의 특성 열화를 방지할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 비교적 간단한 공정에 의해 살리사이드를 형성할 수 있어, 궁극적으로 이미지센서의 성능 및 가격 경쟁력을 동시에 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (5)

  1. 화소어레이영역과 주변회로영역을 구비하는 이미지센서 제조 방법에 있어서,
    상기 화소어레이영역의 반도체층 상에 트랜스퍼게이트를 형성하는 동시에 상기 주변회로영역의 반도체층 상에 게이트전극을 형성하는 단계;
    상기 트랜스퍼게이트의 일측 및 타측과 각각 접하도록 포토다이오드와 센싱확산영역을 형성하는 단계;
    상기 트랜스퍼게이트와 상기 게이트전극이 형성된 전체 프로파일을 따라 절연막을 형성하는 단계;
    상기 포토다이오드, 상기 트랜스퍼게이트 및 상기 센싱확산영역을 덮도록 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토다이오드와 상기 센싱확산영역 상에만 상기 절연막이 잔류되도록 상기 포토레지스트 패턴을 제거하는 동시에 상기 절연막을 전면식각하는 단계; 및
    살리사이드 공정을 실시하여 상기 포토다이오드 및 상기 센싱확산영역을 제외한 영역 상부에 금속 실리사이드를 형성하는 단계
    를 포함하는 이미지센서 제조 방법.
  2. 제 1 항에 있어서,
    상기 절연막은 산화막을 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
  3. 제 1 항에 있어서,
    상기 절연막을 1000Å 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
  4. 제 1 항에 있어서,
    상기 전면식각하는 단계에서 상기 절연막과 상기 포토레지스트 패턴의 식각선택비를 1:1로 하는 것을 특징으로 하는 이미지센서 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속 실리사이드는 Co 또는 Ti의 실리사이드를 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
KR1020010086215A 2001-12-27 2001-12-27 살리사이드를 이용한 이미지센서 제조 방법 KR100760141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086215A KR100760141B1 (ko) 2001-12-27 2001-12-27 살리사이드를 이용한 이미지센서 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086215A KR100760141B1 (ko) 2001-12-27 2001-12-27 살리사이드를 이용한 이미지센서 제조 방법

Publications (2)

Publication Number Publication Date
KR20030056056A KR20030056056A (ko) 2003-07-04
KR100760141B1 true KR100760141B1 (ko) 2007-09-18

Family

ID=32214277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086215A KR100760141B1 (ko) 2001-12-27 2001-12-27 살리사이드를 이용한 이미지센서 제조 방법

Country Status (1)

Country Link
KR (1) KR100760141B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039750A (ko) * 1999-07-28 2001-05-15 니시가키 코지 반도체 장치 및 그 제조방법
KR20010061533A (ko) * 1999-12-28 2001-07-07 박종섭 광감도 및 동작 속도 개선을 위한 씨모스 이미지센서제조방법
KR20010093670A (ko) * 2000-03-28 2001-10-29 니시무로 타이죠 고체 촬상 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039750A (ko) * 1999-07-28 2001-05-15 니시가키 코지 반도체 장치 및 그 제조방법
KR20010061533A (ko) * 1999-12-28 2001-07-07 박종섭 광감도 및 동작 속도 개선을 위한 씨모스 이미지센서제조방법
KR20010093670A (ko) * 2000-03-28 2001-10-29 니시무로 타이죠 고체 촬상 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030056056A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US7345330B2 (en) Local interconnect structure and method for a CMOS image sensor
US7544530B2 (en) CMOS image sensor and manufacturing method thereof
US7354789B2 (en) CMOS image sensor and method for fabricating the same
EP1691416B1 (en) Salicide process for image sensor
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
KR100561971B1 (ko) 씨모스 이미지 센서의 제조방법
US7687306B2 (en) CMOS image sensor and method for manufacturing the same
KR100760141B1 (ko) 살리사이드를 이용한 이미지센서 제조 방법
US20060183323A1 (en) Salicide process using CMP for image sensor
KR100748315B1 (ko) 이미지센서 제조 방법
KR100869744B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100748323B1 (ko) 이미지센서 제조 방법
US7534643B2 (en) CMOS image sensor and method for fabricating the same
KR100730472B1 (ko) 이미지센서의 제조 방법
KR100562669B1 (ko) 살리사이드 공정을 이용한 이미지센서 제조 방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR100776126B1 (ko) 반도체 소자의 제조 방법
KR20020045450A (ko) 씨모스이미지센서 및 그 제조방법
KR100607358B1 (ko) 시모스 이미지 센서의 제조방법
KR20040008683A (ko) 암신호 감소를 위한 이미지센서 제조 방법
KR100700266B1 (ko) 이미지센서 제조 방법
KR101128689B1 (ko) 선택적 플라즈마 질화처리를 이용한 이미지센서
KR100587137B1 (ko) 픽셀의 센싱노드에서 자기정렬 실리실사이드층이 블로킹된cmos 이미지센서 및 그 제조 방법
WO2013018308A1 (ja) 固体撮像装置の製造方法
KR20030041573A (ko) 이미지센서 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee