KR100759950B1 - 외관 검사 방법 및 그 장치 - Google Patents
외관 검사 방법 및 그 장치 Download PDFInfo
- Publication number
- KR100759950B1 KR100759950B1 KR1020050108006A KR20050108006A KR100759950B1 KR 100759950 B1 KR100759950 B1 KR 100759950B1 KR 1020050108006 A KR1020050108006 A KR 1020050108006A KR 20050108006 A KR20050108006 A KR 20050108006A KR 100759950 B1 KR100759950 B1 KR 100759950B1
- Authority
- KR
- South Korea
- Prior art keywords
- defect
- section
- defect site
- inspection
- image
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analytical Chemistry (AREA)
- Immunology (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Pathology (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Analysis (AREA)
Abstract
본 발명은 결함이 허용 범위 내에 있는지 여부를 보다 정확하게 판정할 수 있는 외관 검사 방법 및 장치를 제공하는 것이다.
피검사체(11a)의 화상(21A)의 검사 영역 상으로부터 템플릿(21A)과의 비교에 의해 추출된 결함이 허용 범위 내인지 여부를 판정하는 것을 포함하는 외관 검사 방법. 검사 영역이 서로 허용도(a, b, c)를 달리 하는 복수의 섹션(28a, 28b, 28c)으로 구획된다. 검사 영역 상에서 추출된 하나의 결함 부위(27)가 서로 허용도를 달리 하는 복수의 섹션(28a, 28b, 28c) 상에 걸쳐 존재할 때, 결함 부위(27)의 각 섹션(28a, 28b, 28c) 상에 존재하는 결함 부위 부분(27a, 27b, 27c)마다 이 결함 부위 부분이 존재하는 섹션(28a, 28b, 28c)의 허용도(a, b, c)에 기초하여 이 결함 부위 부분의 결함이 허용 범위 내에 있는지의 예비 판정을 받는다. 그들 예비 판정 결과에 기초하여 결함 부위(27)의 결함이 허용 범위 내인지의 판정을 받는다.
외관 검사 방법 및 장치, 피검사체, 화상, 섹션, 반도체 칩의 회로패턴
Description
도 1은 본 발명에 따른 외관 검사 방법을 실시하는 외관 검사 장치를 개략적으로 나타내는 블록도.
도 2는 본 발명에 따른 외관 검사 방법의 피검사체의 일예를 나타내는 반도체 웨이퍼의 평면도.
도 3a는 도 1에 나타낸 외관 검사 장치의 촬상부에 의해 얻어진 화상의 일예를 나타내는 설명도.
도 3b는 도 3a에 나타낸 화상의 에지 검출 처리에 의해 얻어진 패턴 화상의 섹션 설정예를 나타내는 설명도.
도 4a는 섹션에 대한 검사 조건의 하나의 설정예를 나타내는 설명도.
도 4b는 도 4a의 섹션에 대한 검사 조건의 하나의 설정예를 나타내는 다른 설명도.
도 5는 추출된 결함 부위 및 이 결함 부위의 각 섹션에 설정된 결함 허용도의 각각 일예를 나타내는 설명도.
도 6a는 본 발명에 따른 외관 검사 방법의 티칭 공정을 나타내는 플로우 챠 트.
도 6b는 본 발명에 따른 외관 검사 방법의 검사 공정을 나타내는 플로우 챠트.
<도면의 주요 부분에 대한 부호의 설명>
10 : 외관검사장치 10a : 제어 연산 수단
11 : 웨이퍼 11a : 반도체 칩
12a : 스테이지 13 : 드라이버
14 : 조명부 15 : 촬상부
16 : 연산 처리 회로 17 : 메모리
18 : 제어 회로 16a : 섹션 설정부(16a)
16b : 결함 추출부 16c : 판정부
19 : 입력부 20 : 입력부
21A : 표시 화면 22 : 메모리 소자 영역
23 : 패드 영역 24a, 24b : 도전로
25a, 25b : 도전부
본 발명은 피검사체의 외관의 검사 방법 및 그 장치에 관한 것으로, 특히 반 도체 칩에 형성된 회로 패턴의 결손에 의한 결함 혹은 이 회로 패턴 상으로의 이물질의 부착 등에 의한 결함이 허용 범위 내인지를 판정하는데 적합한 외관 검사 방법 및 그 장치에 관한 것이다.
회로 패턴의 양호 여부를 판정하는 외관 검사 방법에 템플릿을 이용하는 방법이 있다. 템플릿으로서 선택된 양호품의 표면 화상을 촬상하고, 이 촬상 화상에 대한 에지 검출 처리에 의해 패턴 형상을 검출하여, 이 패턴 형상으로부터 검사 영역을 복수의 섹션으로 자동적으로 구획하는 것이 제안되어 있다(예를 들면, 일본 특허공개 2004-85543호 공보(단락 0029 ~ 단락 0057, 도 3) 참조). 또한, 검출된 패턴 형상으로부터 검사 영역 상에 각 섹션을 설정하기 위하여, 결함에 대한 허용값을 바탕으로 검사 조건마다 레이어를 설정하고, 이들 레이어의 중첩에 의해 상호 다른 허용도의 영역으로 구획된 섹션을 설정하는 것이 제안되어 있다(예를 들면, 일본 특허공개 2004-132950호 공보(단락 0032 ~ 단락 0065, 도 3) 참조).
이러한 종래 기술에서는 검사 영역마다 템플릿과, 피검사체로부터 얻어진 화상이 비교되고, 이 비교에 의해 피검사체 상의 결함이 추출되면, 추출된 결함이 섹션마다 설정된 결함 허용도를 넘는지의 판정을 받는다. 예를 들면, 추출된 결함의 크기가 이 결함이 존재하는 섹션에 설정된 허용치와 비교되어, 허용치보다 클 때 피검사체가 불량품이라고 판정된다.
상기 종래 기술에 따르면, 피검사체의 촬영 화상의 화상 처리로부터 설정 섹션을 자동적으로 구획하는 것이 가능하게 되고, 결함 허용도를 달리 하는 복수의 레이어를 중첩시킴으로써 원하는 조건으로 검사 영역을 서로 다른 결함 허용도마다 의 설정 섹션으로 구획할 수 있기 때문에, 오퍼레이터에 의한 검사 장치의 조작이 용이하게 되어 오퍼레이터의 부담 경감을 도모할 수 있게 된다.
그러나, 종래 기술에서는 템플릿과의 비교로 추출된 결함 부위가 허용도를 넘는지의 판정에는 중심(重心)법이 채용되고 있었다. 이 중심법에 따르면, 결함의 집합체로 이루어지는 어느 하나의 결함 부위를 판정하기 위한 허용도는 해당 결함 부위의 면적 중심이 위치하는 단일의 설정 섹션의 허용도가 채용되는 것에 불과하다.
그 때문에, 하나의 결함 부위가 허용도가 서로 다른 복수의 섹션 상으로 확대되어 관찰된 경우, 이 결함 부위의 면적 중심으로부터 떨어진 섹션에 설정된 허용도는 이 섹션 상에 상기 결함 부위의 일부가 위치함에도 불구하고 고려되지 않는다. 즉, 어느 하나의 결함 부위가 각각 서로 다른 허용도가 설정된 복수의 설정 섹션에 걸쳐 존재하는 경우라도, 그 결함 부위의 중심 위치가 허용도가 가장 좁은 설정 섹션에 존재하고 있을 때, 이 가장 엄격한 허용도와 결함 부위 전체의 결함이 비교된다. 마찬가지로, 결함 부위의 중심 위치가 허용도가 가장 넓은, 즉 엄격하지 않은 설정 섹션에 존재하고 있을 때, 이 가장 엄격하지 않은 허용도와 결함 부위 전체의 결함이 비교된다. 이 때문에, 예를 들어 동일 면적의 결함 부위라도, 그 미소한 형상의 상이(相異) 혹은 위치의 상이(相異)에 따른 중심 위치의 미소한 차에 의해 결함 부위의 결함 판정에 채용되는 허용도의 값에 큰 차가 생기는 경우가 있으며, 이로 인해 판정 결과가 반전되는 경우가 있었다.
또한, 결함 부위의 결함이 설령 이 결함 부위의 중심 위치가 존재하는 설정 섹션의 허용도 내라 하더라도, 이 결함 부위의 일부가 중심 위치의 상기 설정 섹션의 허용도보다도 엄격한 허용도가 설정된 섹션 상으로 퍼져 있는 경우, 해당 섹션 상의 결함 부위 부분의 결함이 중심 위치로부터 떨어진 해당 섹션의 허용도를 넘어서는 경우가 있다. 이러한 경우라도 종래의 중심법에 따르면, 중심 위치로부터 떨어진 섹션의 허용도가 고려의 대상이 되지 않기 때문에, 중심 위치로부터 떨어진 엄격한 허용도의 섹션으로 퍼져 있는 결함 부위의 결함이 해당 섹션에 설정된 허용도를 넘어선 것이 간과되어, 그 결과 양호품으로 오판정되어 버리는 일이 있었다.
상술한 문제를 감안하여, 본 발명은 결함이 허용 범위 내에 있는지 여부를 보다 정확하게 판정할 수 있는 외관 검사 방법 및 장치를 제공한다.
본 발명의 하나는, 피검사체의 화상의 검사 영역 상으로부터 템플릿과의 비교에 의해 추출된 결함이 허용 범위 내인지 여부를 판정하는 것을 포함하는 외관 검사 방법으로서, 상기 검사 영역이 서로 허용도를 달리 하는 복수의 섹션으로 구획되고, 추출된 적어도 하나의 결함 부위가 서로 허용도를 달리 하는 복수의 섹션 상에 걸쳐 존재할 때, 결함 부위의 각 섹션 상에 존재하는 결함 부위 부분마다 이 결함 부위 부분이 존재하는 섹션의 허용도에 기초하여 허용 범위 내에 있는지를 예비 판정하고, 그들 예비 판정의 결과에 기초하여 상기 결함 부위의 결함이 허용 범 위 내인지 여부를 판정하는 외관 검사 방법이다.
본 발명의 외관 검사 방법에서는 결함 부위가 복수의 섹션 상에 걸쳐 존재할 때, 결함 부위 부분마다 이 결함 부위 부분이 존재하는 상기 섹션의 허용도에 기초하여 이 결함 부위 부분의 결함이 허용 범위 내인지의 예비 판정을 받고, 이들 예비 판정의 결과에 기초하여 상기 결함 부위의 결함이 허용 범위 내인지의 판정을 받는다. 그 때문에, 하나의 결함 부위가 퍼져 있는 모든 섹션에 대한 각 허용도와, 이 섹션의 각각으로 퍼져 있는 각 결함 부위 부분의 결함을 고려할 수 있기 때문에, 결함 부위의 중심 위치의 미소한 어긋남으로 인한 종래와 같은 판정 결과의 반전을 방지할 수 있다.
또한, 중심 위치 및 이 중심 위치로부터 떨어진 위치에 있는 전체 결함 부위 부분이 위치하는 각각의 섹션에 설정된 각 허용도와, 이 각 섹션에 퍼져 있는 각 결함 부위 부분의 결함이 비교 대상으로서 고려된다. 예를 들면, 가장 엄격한 허용도가 설정된 섹션 상의 결함 부위 부분이 설령 결함 부위의 중심 위치로부터 떨어져 있어도, 이 결함 부위 부분이 해당 결함 부위 부분에 설정된 허용도와 비교를 받음으로써, 이 가장 엄격한 허용도가 예비 판정에서 고려된다. 그 때문에, 이 중심 위치로부터 떨어진 결함 부위 부분의 결함에 대한 종래와 같은 간과를 방지할 수 있다.
따라서, 결함 부위의 결함이 허용 범위 내인지 여부를 종래에 비해 고정밀도로 확실하게 판정할 수 있게 된다.
바람직하게는 본 발명은 추가로, 상기 복수의 섹션 상에 걸쳐 존재하는 상기 결함 부위에 대하여 이 결함 부위의 중심(重心)이 존재하는 섹션의 허용도를 이용하여 상기 결함 부위의 결함이 허용 범위 내인지 여부를 판정하고, 상기 양 판정 결과의 비교로부터 상기 결함 부위의 결함이 허용 범위 내인지 여부를 판정하는 외관 검사 방법이다.
본 발명의 바람직한 외관 검사 방법에서는, 예비 판정에 기초하여 얻어진 청구항 1에서의 판정 결과에 더하여, 종래의 중심법에 의해 얻어진 판정 결과를 고려할 수 있으므로, 필요에 따라, 하나의 결함 부위가 위치하는 모든 섹션에 설정된 각 허용도를 고려함으로써 얻어진 상기 예비 판정의 결과에 기초하는 판정 결과와, 종래의 중심법에 의해 얻어진 판정 결과의 양호 판전 결과를 병용하여 최종적으로 결함 부위의 결함이 허용 범위 내인지 여부를 판정할 수 있기 때문에, 보다 상황에 따른 적정한 판정이 가능하게 된다.
바람직하게는 본 발명은 상기 예비 판정에서, 상기 복수의 결함 부위 부분 중 적어도 하나의 상기 결함 부위 부분의 결함이 이 결함 부위 부분이 존재하는 상기 섹션에 설정된 허용 범위 내가 아니라는 결과가 얻어졌을 때, 상기 결함 부위의 결함이 허용 범위 외라고 판정하는 외관 검사 방법이다.
본 발명의 바람직한 외관 검사 방법에서는, 예비 판정에서 상기 복수의 결함 부위 부분 중의 적어도 하나의 상기 결함 부위 부분의 결함이 이 결함 부위 부분이 존재하는 상기 섹션에 설정된 허용 범위 내가 아니라는 결과가 얻어졌을 때, 상기 결함 부위의 결함이 허용 범위 외라고 판정할 수 있기 때문에, 모든 결함 부위 부분의 결함이 허용 범위 내라고 판정되었을 때만 이 결함 부위의 결함이 허용 범위 내라고 판정되므로 가장 엄밀한 판정이 가능하게 된다.
바람직하게는 본 발명은, 상기 섹션은 결함에 대한 서로 다른 검사 조건마다 형성되는 레이어의 중첩에 의해 설정되는 외관 검사 방법이다.
본 발명의 바람직한 외관 검사 방법에서는, 검사 영역 상의 각 섹션은 결함 허용도를 달리 하는 복수의 레이어를 중첩시킴으로써 원하는 조건으로 검사 영역을 서로 다른 결함 허용도마다의 설정 섹션으로 구획할 수 있기 때문에, 오퍼레이터에 의한 검사 장치의 조작이 용이하게 되어 오퍼레이터의 부담 경감을 도모할 수 있다.
바람직하게는 본 발명은, 상기 복수의 각각의 섹션에는 결함에 대한 허용도를 나타내는 역치로서 결함 허용 화소수가 설정되어, 상기 결함 부위 부분의 결함이 이 결함 부위 부분을 나타내는 화소수와 상기 결함 허용 화소수의 비교에 의해 허용 범위 내인지의 예비 판정을 받는 외관 검사 방법이다.
본 발명의 바람직한 외관 검사 방법에서는 결함 부위 부분의 화소수와 각 섹션에 설정된 결함 허용 화소수를 비교함으로써, 각 결함 부위 부분의 결함이 허용 범위 내인지의 예비 판정을 수행할 수 있다.
본 발명의 하나는, 피검사체의 화상을 얻는 촬상부와, 이 촬상부에 의해 얻어진 화상에 에지 검출 처리를 실시하는 연산 처리 회로와, 상기 촬상부에 의해 얻어진 화상 및 상기 연산 처리 회로에 의해 처리를 받은 화상을 표시하는 모니터를 구비하며, 상기 연산 처리 회로에는, 상기 에지 검출 처리에 의해 얻어진 패턴 화상의 검사 영역을 결함에 대한 허용도를 나타내는 서로 다른 역치가 부여된 복수의 섹션으로 구획하기 위한 섹션 설정부와, 템플릿과 상기 피검사체의 화상과의 비교로부터 이 피검사체의 결함 부위를 추출하는 결함 추출부와, 이 결함 추출부에 의해 추출된 결함 부위가 존재하는 상기 섹션마다 설정된 상기 역치와 상기 결함 부위의 상기 각 섹션에 존재하는 결함 부위 부분의 결함을 비교하여, 그 비교 결과를 상기 모니터에 출력하는 판정부가 설치되어 있는 외관 검사 장치이다.
본 발명의 하나인 외관 검사 장치에서는, 섹션 설정부, 결함 추출부 및 판정부가 연산 처리 회로에 설치되어 있으며, 에지 검출 처리에 의해 얻어진 패턴 화상의 검사 영역이 상기 섹션 설정부에 의해 결함에 대한 허용도를 나타내는 복수의 섹션으로 구획되고, 또한 피검사체의 결함 부위가 상기 결함 추출부에 의해 추출되며, 상기 섹션마다 설정된 상기 역치와 상기 결함 부위의 상기 각 섹션에 존재하는 결함 부위 부분의 결함이 상기 판정부에 의해 비교되어 이 비교 결과가 모니터에 출력되므로, 본 발명에 따른 외관 검사 방법을 비교적 용이하게 실시할 수 있다.
본 발명에 따른 외관 검사 방법 및 그 장치에 따르면, 상기한 바와 같이, 결함 부위의 각 결함 부위 부분마다의 예비 판정으로 상기 결함 부위가 퍼져 있는 모든 섹션에 설정된 각 허용도를 고려할 수 있으며, 이로 인해 결함이 허용 범위 내인지 여부를 종래에 비해 고정밀도로 확실하게 판정할 수 있게 되므로, 회로 패턴이 형성된 반도체 칩과 같은 피검사체의 결함 검사를 종래에 비해 보다 정확하게 수행할 수 있다.
이하, 본 발명의 특징을 도시한 실시예에 따라 상세하게 설명한다.
도 1은 본 발명에 따른 외관 검사 방법을 실시하는데 적합한 외관 검사 장치 (10)를 나타낸다. 외관 검사 장치(10)는 예를 들면 도 2에 나타내는 바와 같은 반도체 웨이퍼(11) 상에 정렬하여 형성된 다수의 반도체 칩(11a)에 형성된 각각의 회로 패턴의 결함이 허용 범위 내에 있는지 여부를 판정하는데 사용된다. 이하, 본 발명을 반도체 웨이퍼(11) 상에 형성된 반도체 칩(11a)의 검사에 적용한 예를 들어 설명한다.
본 발명에 따른 외관 검사 장치(10)는 도 1에 나타내는 바와 같이, 광학적 촬영 기구(10a)와, 이 광학적 촬영 기구의 동작을 제어하는 동시에 이 광학적 촬영 기구(10a)에 의해 얻어진 화상 정보를 연산 처리하기 위한 제어 연산 수단(10b)을 구비한다.
광학적 촬영 기구(10a)는 반도체 웨이퍼(11)를 지지하는 스테이지(12a)가 설치된 이동부(12)와, 이 이동부의 스테이지(12a)를 XY 평면 상에서 X축 방향, Y축 방향 및 Z축의 둘레로 회전시키기 위한 드라이버(13)와, 조명부(14)에 의한 조명하에서 스테이지(12a) 상의 반도체 웨이퍼(11)에 형성된 원하는 반도체 칩(11a)의 표면 화상을 촬영하기 위한 촬상부(15)를 가지며, 이 촬상부(15)는 종래 잘 알려져 있는 바와 같이, 예를 들면 CCD 촬상 소자 및 그 광학계로 구성된다.
제어 연산 수단(10b)은 연산 처리 회로(16)를 가지며, 이 연산 처리 회로는 예를 들면 메모리(17)에 격납된 프로그램을 따라 동작하는 중앙 처리 장치(CPU)에 의해 구성할 수 있다. 연산 처리 회로(16)는 제어 회로(18)를 통하여 광학적 촬영 기구(10a)의 드라이버(13), 조명부(14) 및 촬상부(15)의 각 작동을 제어하고, 또한 메모리(17)에 격납된 정보에 따라 촬상부(15)에 의해 얻어진 화상에 에지 검출 처 리를 실시한다.
이 연산 처리 회로(16)에는 촬상부(15)에 의해 얻어진 화상의 검사 영역을 복수의 섹션으로 구획하기 위한 섹션 설정부(16a)와, 상기 화상의 검사 영역과 검사를 위한 템플릿과의 비교에 의해 결함 부위를 추출하는 결함 추출부(16b)와, 이 결함 추출부에 의해 추출된 결함 부위가 허용 범위 내인지 여부를 판정하는 판정부(16c)가 설치되어 있다.
또한, 연산 처리 회로(16)에는 예를 들면 액정 혹은 CRT로 이루어지는 표시부를 갖는 모니터(19)와, 예를 들면 키보드 및 마우스 등으로 이루어지는 입력부(20)가 접속되어 있다. 모니터(19)에는 촬상부(15)에서 촬영된 화상 및 연산 처리 회로(16)에서 처리된 화상이 표시 가능하며, 또한 광학적 촬영 기구(10a)의 조작에 필요한 정보가 표시된다. 이들 모니터(19)에 표시되는 정보에 기초하여, 입력부(20)로부터 외관 검사 장치(10)의 조작에 필요한 명령을 적절하게 입력할 수 있다.
촬상부(15)는 템플릿 및 피검사체를 위한 화상을 촬상한다. 촬상부(15)에 의해 촬영된 반도체 칩(11a)의 표면 화상으로부터 원하는 검사 영역이 잘라 내어져 모니터(19) 상에 표시된다. 도 3(a)에는 이 잘라 내어진 검사 영역의 표시 화면(21A)의 일예가 나타나 있다. 표시 화면(21A)은 반도체 칩(11a)이 메모리 칩인 예를 나타내며, 표시 화면(21A)에는 반도체 칩(11a) 상에 형성된 메모리 소자 영역(22), 패드 영역(23), 도전로(24a, 24b) 및 도전부(25a, 25b) 등이 나타내어져 있다. 표면 화상(21A) 중, ○로 둘러싸인 범위에 결함의 집합체인 결함 부위가 관찰된다. 관찰되는 결함은 회로 패턴으로의 이물질의 부착 혹은 회로 패턴의 부분적인 결손 등의 결함이다.
템플릿으로는 반도체 웨이퍼(11)의 각 반도체 칩(11a)으로부터 얻어지는 상기한 표면 화상(21A) 중, 결손이나 이물질로 이루어지는 상기 결함이 적은 가장 양질의 반도체 칩(11a)의 표면 화상(21A)이 선택되고, 이것이 템플릿으로서 사용된다. 이 템플릿과 피검사체인 다른 반도체 칩(11a)의 표면 화상(21A)이 연산 처리 회로(16)에 의해 결함의 추출을 위해서 비교를 받는다.
연산 처리 회로(16)는 종래 잘 알려져 있는 바와 같이, 템플릿과 피검사체인 반도체 칩(11a) 화상의 비교에 앞서, 촬상부(15)에서 촬영된 템플릿용 표면 화상(21A) 및 피검사체의 각 표면 화상(21A)에 에지 검출 처리를 위한 전처리를 실시한다. 에지 검출 처리를 위한 전처리로서, 조명부(14)에 의한 조명 얼룩을 제거하기 위한 쉐이딩 처리, 에지의 명확화를 촉진하기 위한 다값화 처리, 에지 검출에 있어 패턴의 조밀이나 화상의 농담의 영향을 저감시키기 위한 색조 변환 처리, 패턴의 인식을 용이하게 하기 위한 색도 변환 혹은 노이즈를 제거하기 위한 팽창/수축 필터를 이용한 팽창/수축 처리 등이 종래 잘 알려져 있으며 이들을 적절하게 선택할 수 있다.
또한, 연산 처리 회로(16)는 이들 화상 전처리가 실시된 화상에 에지 검출 처리를 실시한다. 이 에지 검출 처리로서 미분법 혹은 그 외의 종래에 잘 알려진 에지 검출 수법을 채용할 수 있다. 이 에지 검출 처리에 의해, 연산 처리 회로(16)는 상기 검사 영역의 표면 화상(21A)의 회로 패턴의 인식이 가능하게 된다.
연산 처리 회로(16)에 설치된 섹션 설정부(16a)는 에지 검출에 의해 추출된 회로 패턴을 입력부(20)로부터 입력되는 검사 조건에 따른 섹션으로 구획하고, 결함의 허용량을 나타내는 검사 조건을 각 섹션에 설정한다. 이로 인해, 도 3(a)에 나타낸 검사 영역의 표면 화상(21A)에 섹션 설정 처리가 실시되고, 도 3(b)의 섹션 설정 화상(21B)에 나타내어져 있는 바와 같이 상기 검사 영역에 각각 검사 조건 1~6이 부여된 각 섹션(22, 23, 24a, 24b, 25a, 25b)이 설정된다.
이 각 섹션(22, 23, 24a, 24b, 25a, 25b) 중, 결함의 영향이 가장 크다고 생각되는 메모리 소자 영역의 섹션(22)에는 가장 엄격한 검사 조건(1)이 부여되고, 이후, 좁은 폭의 도전로(24a), 이 도전로보다도 큰 폭의 도전로(24b), 작은 면적의 도전부(25a), 이 도전부보다도 큰 면적의 도전부(25b), 및 결함에 의한 영향이 가장 작다고 생각되는 패드 영역(23)의 각 섹션(24a, 24b, 25a, 25b, 23)의 순으로 가장 엄격하지 않은 검사 조건(6)을 향해 순차적으로 각 검사 조건(2~6)이 부여된다.
상기 검사 영역을 각 섹션으로 구획하기 위하여, 예를 들면 배경 기술에서 설명한 일본 특허공개 2004-85543호 공보에 개시된 방법을 채용함으로써 회로 패턴을 자동적으로 인식할 수 있으며, 또한 패턴이 인식된 상기 검사 영역을 각 섹션으로 자동적으로 구획할 수 있다. 또한 예를 들면, 배경 기술에서 기술한 일본 특허공개 2004-132950호 공보에 개시된 레이어를 채용함으로써 용이한 섹션 설정이 가능하게 된다.
검사 조건으로서, 예를 들면 검사 대상이 되는 결손 혹은 이물질과 같은 결함의 허용량이 채용된다. 이 허용량은 각 섹션의 치수 및 배치마다 서로 다른 값을 부여할 수 있다. 즉, 도 4(a) 및 도 4(b)에 나타내는 바와 같이, 설령 동일 형상 및 동일 면적의 결함 부위가 회로 패턴 상에 관찰되는 경우라도 이 결함 부위의 출현 위치에 따라 이 결함 부위의 평가가 크게 변화한다.
도 4(a)에 나타내는 예에서는, 도전로(26)의 종방향으로 신장하는 종방향 부분(26a) 상에 이 종방향 부분의 신장 방향으로 연장하는 세로 길이의 결함 부위(27)가 관찰되고 있다. 한편, 도 4(b)에 나타내는 예에서는, 도전로(26)의 횡방향 부분(26b) 상에 이 횡방향 부분을 가로 지르는 상기한 결함 부위(27)가 관찰되고 있다. 양 결함 부위(27)는 동일 형상 및 동일 면적을 갖는 동시에 동일한 자세로 도전로(26) 상에 존재하지만, 도 4(a)에 나타내는 예에서는 종방향 부분(26a)의 폭치수(WL1)를 따르는 결함 부위(27)의 폭치수(W1)가 도전로(26)의 도전 기능에 큰 영향을 미치고, 한편 도 4(b)에 나타내는 예에서는 횡방향 부분(26b)의 폭치수(WL2)를 따르는 폭치수(W2)가 도전로(26)의 도전 기능에 큰 영향을 미친다.
따라서, 이 경우, 도전로(26)의 종방향 부분(26a)의 섹션에는 이 종방향 부분을 가로 지르는 방향의 치수(W1)에 대한 최대 허용값이 역치로서 설정된다. 또한 도전로(26)의 횡방향 부분(26b)의 섹션에는 이 횡방향 부분을 가로 지르는 방향의 치수(W2)에 대한 최대 허용량이 역치로서 설정된다. 이와 같이, 동일 기능을 갖는 회로 구성 영역이라도 검사 조건에 따른 서로 다른 허용도에 따라 검사 영역을 각 섹션으로 구획할 수 있다. 이 허용량을 나타내는 역치로서 예를 들면 모니터(19) 상의 화소수를 채용할 수 있다.
또한, 검색 조건으로서 상기한 결손 부분의 치수 외에, 결함 부위의 면적, 결함 수, 검사 영역의 밝기의 단계, 결함 부위의 형상, 검사 영역 화면의 공간 주파수 등을 설정할 수 있다. 또한, 이들 복수의 검색 조건을 각 레이어 구성하여, 이들 레이어의 중첩에 의해 서로 다른 검사 조건이 부여된 각 섹션을 설정할 수 있다.
연산 처리 회로(16)의 결함 추출부(16b)는 종래 잘 알려져 있는 바와 같이, 템플릿이 되는 표면 화상(21A)과 피검사체인 반도체 칩(11a)의 표면 화상(21A)의 비교에 의해 반도체 칩(11a) 상의 결함 부위를 추출한다. 또한, 연산 처리 회로(16)의 판정부(16c)는 결함 추출부(16b)에서 추출된 결함 부위가 허용 범위 내인지여부를 판정한다.
본 발명에 따른 외관 검사 장치(10)에서는 도 5(a)에 나타내는 바와 같이, 결함 추출부(16b)에 의해 추출된 결함 부위(27)가 절연 재료로 이루어지는 구획선(Z1, Z2)에 의해 구획된, 예를 들면 각각이 도전로로 이루어지는 세 개의 섹션(28a, 28b, 28c) 상에 걸쳐 존재할 때, 예비 판정으로서, 각각의 섹션 상에 위치하는 각 결함 부위 부분(27a, 27b, 27c)이 이 각 결함 부위 부분(27a, 27b, 27c)의 각 섹션(28a, 28b, 28c)에 설정된 허용 범위 내에 있는지 여부를 이 각 섹션(28a, 28b, 28c)마다 판정한다.
도 5(b)에 나타내는 예에서는 각 섹션(28a, 28b, 28c)을 구성하는 도전로의 폭 치수가 작은 섹션(28a)으로부터 폭 치수가 증대하는 섹션(28b, 28c)을 향해 순차적으로 조건 3~5가 설정되어 있다. 예를 들면 각 조건(3~5)으로서, 허용할 수 있는 결함에 대한 최대 화소수가 설정되는 경우, 결함에 의한 각 섹션이 받는 영향의 정도를 고려하여 가장 좁은 폭의 섹션(28a)에는 작은 값의 화소수가 역치(a)로서 설정되고, 중간폭의 섹션(28b)에는 이보다도 큰 값의 중간 화소수가 역치(b)로서 설정되며, 가장 큰 폭의 섹션(28c)에는 역치(b)보다도 큰 값의 화소수가 역치(c)로서 설정된다.
이 경우 연산 처리 회로(16)의 판정부(16a)는 섹션(28a) 상에 위치하는 결함 부위 부분(27a)의 화소수와 섹션(28a)에 설정된 역치(a)를 비교한다. 또한, 판정부(16a)는 섹션(28b) 상에 위치하는 각 결함 부위 부분(27b)의 화소수와, 섹션(28b)에 설정된 역치(b)를 비교하고, 섹션(28c) 상에 위치하는 각 결함 부위 부분(27c)의 화소수와, 섹션(28c)에 설정된 역치(c)를 비교한다. 이 때, 절연 재료로 이루어지는 구획선(Z1, Z2) 상에 위치하는 결함 부위(27)의 화소수를 무시할 수 있다.
판정부(16c)는 각 섹션(28a, 28b, 28c)마다의 비교에 의한 예비 판정의 결과 중, 각 결함 부위 부분(27a, 27b, 27c) 중 어느 하나의 결함 부위 부분의 화소수가 대응하는 섹션(28a, 28b, 28c)의 역치(a, b, c)를 넘으면, 피검사체인 반도체 칩(11a)이 불량품이라는 판정 결과를 모니터(19)에 표시시킨다. 따라서, 이 경우, 예비 판정에서 각 결함 부위 부분(27a, 27b, 27c) 모두가 각각에 대응하는 섹션(28a, 28b, 28c)에 설정된 역치(a, b, c)의 허용 범위 내에 있다고 판정되지 않는 한, 결함 부위(27)를 포함하는 반도체 칩(11a)이 양호품이라고 판정되지 않는다.
이 예를 대신하여, 판정부(16c)는 가장 엄격한 조건이 부여된 섹션(28a) 상에 위치하는 결함 부위 부분(27b)의 화소수가 대응하는 섹션(28a)에 설정된 역치(a)를 초과할 때, 다른 섹션(28b, 28c) 상의 결함 부위 부분(27b, 27c)의 판정 결 과의 여하에 상관없이 반도체 칩(11a)이 불량품이라는 판정 결과를 모니터(19)에 표시시킬 수 있다.
본 발명에 따른 외관 검사 장치(10)를 이용한 검사 방법의 순서를 도 6에 나타내는 플로우 챠트를 따라 설명한다.
도 6(a)는 템플릿을 얻기 위한 티칭 공정을 나타내고, 도 6(b)는 티칭 공정에서 얻어진 템플릿을 이용한 검사 공정을 나타낸다.
티칭 공정에서는 스테이지(12a) 상에 배치된 반도체 웨이퍼(11)의 반도체 칩(11a)의 표면 화상이 촬상부(15)에서 촬영되고, 그 화상이 모니터(19) 상에 표시된다. 오퍼레이터는 이 모니터(19)에 표시된 촬영 화상을 참조하여, 템플릿의 형성을 위하여 결함이 적은 양질의 반도체 칩(11a)을 선택하고, 선택된 반도체 칩(11a)의 표면 화상을 촬상부(15)에서 촬영한다(단계 S1).
촬영된 표면 화상으로부터 원하는 검사 영역의 표면 화상이 템플릿으로서 선정되고, 이로 인해 예를 들면 도 3(a)의 표면 화상(21A)에 대응한 결함이 적은 검사 영역의 표면 화상이 얻어진다(단계 S2).
이 단계 S2에서 선택된 표면 화상(21A) 즉 템플릿 상에 섹션을 설정하기에 앞서, 연산 처리 회로(16)에 의해 표면 화상(21A)에는 섹션 설정을 위한 전처리가 실시된다(단계 S3). 이 섹션 설정 전처리를 위하여, 연산 처리 회로(16)에 의해 화상 전처리로서 예를 들면 조명 얼룩을 제거하기 위한 쉐이딩 처리나 노이즈 제거를 위한 팽창/수축 처리 등이 표면 화상(21A)에 실시되고(단계 S31), 이어서 연산 처리 회로(16)에 의해, 예를 들면 미분 처리법에 의한 에지 검출 처리가 실시된다(단 계 S32). 이 에지 검출 처리에 의해, 연산 처리 회로(16)에 의한 상기 검사 영역의 패턴의 인식이 가능하게 되어 상기 검사 영역의 회로 패턴이 인식된다.
단계 S2에서의 섹션 설정 전처리 후, 연산 처리 회로(16)의 섹션 설정부(16a)에 의해 상기 표면 화상에 섹션 설정 처리가 실시된다(단계 S4). 이 섹션 설정 처리에서는 연산 처리 회로(16)에 의해 인식된 상기 검사 영역의 회로 패턴이 도 3(b)에 나타낸 바와 같이 각각의 섹션(22, 23, 24a, 24b, 25a, 25b)으로 구획되고(단계 S41), 구획된 각 섹션(22, 23, 24a, 24b, 25a, 25b)에는 각각에 대응한 상기한 것과 같은 검사 조건(1~6)의 역치가 부여되어, 이로 인해 섹션 설정 처리가 종료되며, 이 섹션 설정 처리의 종료에 의해 검사 공정에서의 마스터 패턴이 되는 템플릿이 얻어진다.
단계 S41에서의 섹션 구획을 위하여, 상기한 바와 같이 일본 특허공개 2004-85543호 공보에 개시된 섹션 구획법을 이용하여, 혹은 단계 S4에서의 섹션 설정에 일본 특허공개 2004-132950호 공보에 개시된 레이어를 채용함으로써 용이한 섹션 설정이 가능하게 된다.
섹션 설정 처리 종료 후, 단계 S2에서의 검사 영역을 선정에 의해 결정하는 검사 영역의 위치 정보, 단계 S3에서의 섹션 설정 전처리의 내용의 정보 및 섹션 설정의 처리 내용의 정보(각 섹션에 부여된 역치를 포함한다) 등이 계속 검사 공정을 위하여 메모리(17)에 격납되며(단계 S5), 이렇게 하여 티칭 공정이 종료된다.
다음으로, 티칭 공정에서 얻어진 템플릿을 이용한 검사 공정을 도 6(b)의 플로우 챠트를 따라 설명한다.
검사 공정에서는 우선 피검사체인 반도체 칩(11a)과 외관 검사 장치(10)에 설정된 템플릿과의 대응 관계가 확인된다(단계 S11). 피검사체에 대응하는 템플릿이 준비되지 않은 경우에는 상기한 티칭 공정에 의해 적합한 템플릿를 형성할 수 있다.
피검사체인 반도체 칩(11a)과, 외관 검사 장치(10)에 설정된 템플릿과의 대응이 단계 S11에서 확인되면, 피검사체인 반도체 칩(11a)의 검사 화상이 촬상부(15)에 의해 촬영되고(단계 S12), 이 검사 화상으로부터 템플릿에 대응하는 표면 화상을 잘라 내기 위한 위치 맞춤이 수행된다(단계 S13).
단계 S12에서의 촬영 및 단계 S13에서의 위치 맞춤에는, 티칭 공정의 단계 S5에서 메모리(17)에 격납된 정보를 읽어 내어, 이 읽어 낸 정보가 이용된다. 따라서, 단계 S12에서의 피검사체인 반도체 칩(11a)의 촬영은 조명부(14)에 의한 조명 조건 외에 템플릿 작성시의 단계 S1과 동일 조건 하에서 수행된다.
단계 S13에서의 위치 맞춤에 의해 검사 화상으로부터 템플릿에 대응한 검사 영역이 잘라 내어지면, 잘라 내어진 표면 화상(21A)에 티칭 공정의 섹션 설정 전처리(단계 S3)와 동일한 검사 화상 전처리(단계 S14)가 실시된다.
이 검사 화상 전처리(단계 S14)는 섹션 설정 전처리(단계 S3)에 있어서의 화상 전처리(단계 S31) 및 에지 검출 처리(단계 S32)와 동일한 화상 전처리(단계 S141) 및 에지 검출 처리(단계 S142)로 이루어지며, 이 단계 S141에서의 화상 전처리 및 단계 S142에서의 에지 검출 처리에서는 단계 S12에서와 마찬가지로 메모리(17)에 격납된 단계 S31 및 단계 S32에서의 섹션 설정 전처리의 정보가 읽혀 내어 지고, 이 읽어 낸 정보에 따라 티칭 공정에서의 화상 전처리(단계 S31) 및 에지 검출 처리(단계 S32)와 동일 조건으로 이들과 동일 처리가 표면 화상(21A)에 실시되어 검사 영역의 패턴의 인식이 수행된다.
단계 S142에 따른 에지 검출 처리에 의해 검사 회로의 패턴이 인식되면, 티칭 공정의 단계 S41과 마찬가지로, 연산 처리 회로(16)의 섹션 설정부(16a)에 의해 이 인식된 회로 패턴이 메모리(17)로부터 읽혀 내어진 섹션 설정 내용의 정보에 따라 각 섹션으로 구획되고, 이 각 섹션에 검사 조건이 대응지어진다. 이로 인해, 도 3(b)에 나타낸 바와 같이 피검사체의 표면 화상(21A)에 대응한 섹션 설정 화면(21B)이 얻어진다.
단계 S15의 후에 서로 대응하는 템플릿과 피검사체의 표면 화상(21A)이 결함 추출부(16b)에 의해 비교되고, 이 비교에 의해 표면 화상(21A) 상의 결함 부위가 추출된다(단계 S16).
판정부(16c)는 각 섹션에 설정된 허용도인, 예를 들어 화소수에 대한 역치와 각 결함 부위의 결함의 화소수의 비교에 기초하여 각 결함 부위의 결함이 허용 범위 내인지를 판정하고(단계 S17), 그 판정 결과에 기초하는 반도체 칩(11a)의 양호 여부의 판단 결과가 해당 반도체 칩과 관련지어 메모리(17)에 격납된다(단계 S18). 또한, 이들 정보가 모니터(19) 상에 표시된다.
이어지는 단계 S19에서는 피검사체가 되는 새로운 반도체 칩(11a)의 유무가 판정되며, 다른 반도체 칩(11a)이 있는 경우, 단계 S11로 되돌아가 상기한 단계 S11~ 단계 S18이 반복되고, 피검사체가 되는 반도체 칩(11a)이 없는 경우, 검사 공 정이 종료된다.
이하, 본 발명에 따른 검사 공정의 상기한 판정 순서(단계 S17)에 대하여 상세하게 설명한다.
단계 S17의 판정 순서에 앞서는 단계 S16에서 결함 부위가 추출되면, 이 추출된 결함 부위가 단일의 설정 섹션 상에 존재하는지 혹은 복수의 설정 섹션 상에 걸쳐 존재하는지가 판정된다. 이 판정은 오퍼레이터의 모니터(19) 상에서의 육안에 의한 확인으로 수행할 수 있으며, 혹은 단계 S5에서 메모리(17)에 격납된 정보를 이용하여 판정부(16c)에 의해 자동적으로 판정시킬 수 있다.
단일 설정 섹션 상에 위치하는 결함 부위에 대해서는, 판정부(16c)는 종래의 중심법과 마찬가지로 이 결함 부위의 면적 중심을 구하여, 이 면적 중심이 위치하는 설정 섹션에 부여된 역치를 나타내는 예를 들면 화소수와, 결함 부위를 나타내는 화소수를 비교한다. 결함 부위의 화소수가 설정 섹션의 역치를 넘어서면, 피검사체인 반도체 칩(11a)이 불량품이라는 표시가 모니터(19) 상에 표시된다.
한편, 결함 부위가 복수의 설정 섹션 상에 걸쳐 존재하고 있다고 판정되면 판정부(16c)는 상기한 바와 같이, 관찰된 결함 부위의 서로 다른 섹션 상에 위치하는 결함 부위 부분마다, 각 결함 부위 부분이 위치하는 섹션에 설정된 각각의 역치에 기초하여 예비 판정을 받는다.
이 예비 판정에서, 예를 들어 적어도 하나의 결함 부위 부분이 허용 범위 외라고 판정되면 피검사체인 반도체 칩(11a)이 불량품이라는 표시가 모니터(19) 상에 표시된다.
결함 부위가 복수의 설정 섹션 상에 걸쳐 존재하고 있을 때, 이 결함 부위에 대하여 종래의 중심법에 의한 판정 결과를 구하고, 또한 본 발명에 따른 상기한 예비 판정 결과에 기초하는 판정 결과를 구하여, 이 양 판정 결과의 종합 판단으로부터 최종 판정 결과를 이끌어 낼 수 있으며, 이로 인해 한층 고정밀도의 판정이 가능하게 된다.
본 발명에 따르면, 상기한 바와 같이 결함 부위가 복수의 섹션 상에 걸쳐 존재할 때, 이 결함 부위의 각 결함 부위 부분이 퍼져 있는 섹션에 대한 각 허용도와, 이 섹션의 각각에 퍼져 있는 각 결함 부위 부분의 결함을 고려하여 판정 결과가 도출된다는 점에서, 결함 부위의 중심 위치의 미소한 어긋남에 의한 종래와 같은 판정 결과의 반전을 방지할 수 있기 때문에 종래에 비해 정확한 판정이 가능하게 된다. 또한, 결함 부위의 중심 위치로부터 떨어진 결함 부위 부분의 결함에 대한 종래와 같은 간과를 방지할 수 있다.
따라서, 결함 부위의 결함이 허용 범위 내인지 여부를 종래에 비해 고정밀도로 판정할 수 있게 된다.
또한, 종래의 중심법과의 병용에 의해 상황에 따른 보다 적정한 판정이 가능하게 된다.
또한, 어느 한 결함 부위의 모든 결함 부위 부분의 결함이 허용 범위 내라고 판정되었을 때만 이 결함 부위의 결함이 허용 범위 내라고 판정함으로써 보다 엄밀 한 판정이 가능하게 된다.
Claims (6)
- 피검사체의 화상의 검사 영역 상으로부터 템플릿과의 비교에 의해 추출된 결함이 허용 범위 내인지 여부를 판정하는 것을 포함하는 외관 검사 방법으로서,상기 검사 영역이 서로 허용도를 달리 하는 복수의 섹션으로 구획되고, 추출된 적어도 하나의 결함 부위가 서로 허용도를 달리 하는 복수의 섹션 상에 걸쳐 존재할 때, 결함 부위의 각 섹션 상에 존재하는 결함 부위 부분마다 이 결함 부위 부분이 존재하는 섹션의 허용도에 기초하여 허용 범위 내에 있는지를 예비 판정하고, 그들 예비 판정의 결과에 기초하여 상기 결함 부위의 결함이 허용 범위 내인지 여부를 판정하는 것을 특징으로 하는 외관 검사 방법.
- 제 1항에 있어서,추가로, 상기 복수의 섹션 상에 걸쳐 존재하는 상기 결함 부위에 대하여 이 결함 부위의 중심(重心)이 존재하는 섹션의 허용도를 이용하여 상기 결함 부위의 결함이 허용 범위 내인지 여부를 판정하고, 상기 양 판정 결과의 비교로부터 상기 결함 부위의 결함이 허용 범위 내인지 여부를 판정하는 것을 특징으로 하는 외관 검사 방법.
- 제 1항에 있어서,상기 예비 판정에서, 상기 복수의 결함 부위 부분 중 적어도 하나의 상기 결함 부위 부분의 결함이 이 결함 부위 부분이 존재하는 상기 섹션에 설정된 허용 범위 내가 아니라는 결과가 얻어졌을 때, 상기 결함 부위의 결함이 허용 범위 외라고 판정하는 것을 특징으로 하는 외관 검사 방법.
- 제 1항에 있어서,상기 섹션은 결함에 대한 서로 다른 검사 조건마다 형성되는 레이어의 중첩에 의해 설정되는 것을 특징으로 하는 외관 검사 방법.
- 제 1항에 있어서,상기 복수의 각각의 섹션에는 결함에 대한 허용도를 나타내는 역치로서 결함 허용 화소수가 설정되어, 상기 결함 부위 부분의 결함이 이 결함 부위 부분을 나타내는 화소수와 상기 결함 허용 화소수와의 비교에 의해 허용 범위 내인지의 예비 판정을 받는 것을 특징으로 하는 외관 검사 방법.
- 피검사체의 화상을 얻는 촬상부와, 이 촬상부에 의해 얻어진 화상에 에지 검 출 처리를 실시하는 연산 처리 회로와, 상기 촬상부에 의해 얻어진 화상 및 상기 연산 처리 회로에 의해 처리를 받은 화상을 표시하는 모니터를 구비하며, 상기 연산 처리 회로에는, 상기 에지 검출 처리에 의해 얻어진 패턴 화상의 검사 영역을 결함에 대한 허용도를 나타내는 서로 다른 역치가 부여된 복수의 섹션으로 구획하기 위한 섹션 설정부와, 템플릿과 상기 피검사체의 화상과의 비교로부터 이 피검사체의 결함 부위를 추출하는 결함 추출부와, 이 결함 추출부에 의해 추출된 결함 부위가 존재하는 상기 섹션마다 설정된 상기 역치와 상기 결함 부위의 상기 각 섹션에 존재하는 결함 부위 부분의 결함을 비교하여, 그 비교 결과를 상기 모니터에 출력하는 판정부가 설치되어 있는 것을 특징으로 하는 외관 검사 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366934A JP4954469B2 (ja) | 2004-12-20 | 2004-12-20 | 外観検査方法 |
JPJP-P-2004-00366934 | 2004-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060070422A KR20060070422A (ko) | 2006-06-23 |
KR100759950B1 true KR100759950B1 (ko) | 2007-09-19 |
Family
ID=36671830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050108006A KR100759950B1 (ko) | 2004-12-20 | 2005-11-11 | 외관 검사 방법 및 그 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7865011B2 (ko) |
JP (1) | JP4954469B2 (ko) |
KR (1) | KR100759950B1 (ko) |
TW (1) | TWI290747B (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002354242A (ja) * | 2001-05-25 | 2002-12-06 | Ricoh Co Ltd | 画像処理装置、画像読み取り装置、画像形成装置およびカラー複写装置 |
JP2006170922A (ja) * | 2004-12-20 | 2006-06-29 | Topcon Corp | 外観検査方法およびその装置 |
JP4345930B2 (ja) * | 2005-01-28 | 2009-10-14 | Ykk株式会社 | 物品の外観検査装置 |
BE1017422A3 (nl) * | 2006-12-08 | 2008-09-02 | Visys Nv | Werkwijze en inrichting voor het inspecteren en sorteren van een productstroom. |
JP4982213B2 (ja) * | 2007-03-12 | 2012-07-25 | 株式会社日立ハイテクノロジーズ | 欠陥検査装置及び欠陥検査方法 |
JP5334237B2 (ja) * | 2007-11-29 | 2013-11-06 | 株式会社日立製作所 | 埋金設置位置照合方法および埋金設置位置照合システム |
FR2931295B1 (fr) * | 2008-05-13 | 2010-08-20 | Altatech Semiconductor | Dispositif et procede d'inspection de plaquettes semi-conductrices |
JP5500871B2 (ja) * | 2009-05-29 | 2014-05-21 | 株式会社日立ハイテクノロジーズ | テンプレートマッチング用テンプレート作成方法、及びテンプレート作成装置 |
EP2467703A1 (en) * | 2009-08-17 | 2012-06-27 | Nanda Technologies GmbH | Method of inspecting and processing semiconductor wafers |
US9196031B2 (en) * | 2012-01-17 | 2015-11-24 | SCREEN Holdings Co., Ltd. | Appearance inspection apparatus and method |
TWI479145B (zh) * | 2013-07-19 | 2015-04-01 | Hon Hai Prec Ind Co Ltd | 外觀瑕疵檢測系統及方法 |
CN110969175B (zh) * | 2018-09-29 | 2022-04-12 | 长鑫存储技术有限公司 | 晶圆处理方法及装置、存储介质和电子设备 |
CN109829883B (zh) * | 2018-12-19 | 2020-11-17 | 歌尔光学科技有限公司 | 产品质量检测方法及装置 |
JP7300155B2 (ja) * | 2019-06-19 | 2023-06-29 | フロイント産業株式会社 | 固形製剤外観検査における教示装置、及び固形製剤外観検査における教示方法 |
CN114425524B (zh) * | 2021-12-20 | 2023-06-30 | 苏州镁伽科技有限公司 | 用于检测设备的收料控制方法、装置及检测设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000011981A (ko) * | 1998-07-28 | 2000-02-25 | 가나이 쓰토무 | 결함검사장치및그방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH079408B2 (ja) * | 1989-05-15 | 1995-02-01 | 新日本製鐵株式会社 | 表面欠陥検出装置 |
US5808735A (en) * | 1993-06-17 | 1998-09-15 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
JP4089798B2 (ja) | 1998-04-13 | 2008-05-28 | 株式会社トプコン | 表面検査装置 |
US6366690B1 (en) | 1998-07-07 | 2002-04-02 | Applied Materials, Inc. | Pixel based machine for patterned wafers |
JP3920003B2 (ja) * | 2000-04-25 | 2007-05-30 | 株式会社ルネサステクノロジ | 検査データ処理方法およびその装置 |
US6873720B2 (en) * | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
US20030034282A1 (en) | 2001-08-16 | 2003-02-20 | Fmc Technologies, Inc. | Method and system for generating background color for optical sorting apparatus |
US7257247B2 (en) * | 2002-02-21 | 2007-08-14 | International Business Machines Corporation | Mask defect analysis system |
JP2003294647A (ja) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | ダスト自動分別検査方法 |
JP2004085543A (ja) | 2002-06-27 | 2004-03-18 | Topcon Corp | 外観検査装置及び外観検査方法 |
JP4073265B2 (ja) * | 2002-07-09 | 2008-04-09 | 富士通株式会社 | 検査装置及び検査方法 |
JP2004132950A (ja) * | 2002-08-09 | 2004-04-30 | Topcon Corp | 外観検査装置及び外観検査方法 |
JP2004198265A (ja) * | 2002-12-18 | 2004-07-15 | Dainippon Printing Co Ltd | 加工製品の外観検査、選別方法および加工製品の外観検査、選別システム |
JP3829810B2 (ja) | 2003-02-21 | 2006-10-04 | ソニー株式会社 | 露光用パターン又はマスクの検査方法、その製造方法、及び露光用パターン又はマスク |
JP2006170922A (ja) * | 2004-12-20 | 2006-06-29 | Topcon Corp | 外観検査方法およびその装置 |
JP3953080B2 (ja) | 2005-09-14 | 2007-08-01 | オムロン株式会社 | 基板検査システム |
JP4757684B2 (ja) | 2006-03-30 | 2011-08-24 | 富士通セミコンダクター株式会社 | 欠陥検査装置及び方法 |
-
2004
- 2004-12-20 JP JP2004366934A patent/JP4954469B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-11 KR KR1020050108006A patent/KR100759950B1/ko not_active IP Right Cessation
- 2005-12-06 TW TW094142898A patent/TWI290747B/zh not_active IP Right Cessation
- 2005-12-14 US US11/302,149 patent/US7865011B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000011981A (ko) * | 1998-07-28 | 2000-02-25 | 가나이 쓰토무 | 결함검사장치및그방법 |
Also Published As
Publication number | Publication date |
---|---|
US20060182334A1 (en) | 2006-08-17 |
KR20060070422A (ko) | 2006-06-23 |
TWI290747B (en) | 2007-12-01 |
JP2006170921A (ja) | 2006-06-29 |
US7865011B2 (en) | 2011-01-04 |
JP4954469B2 (ja) | 2012-06-13 |
TW200623302A (en) | 2006-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100759950B1 (ko) | 외관 검사 방법 및 그 장치 | |
KR100757916B1 (ko) | 외관 검사 방법 및 그 장치 | |
KR100819412B1 (ko) | 결함 검출 방법 및 결함 검출 장치 | |
KR100474571B1 (ko) | 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치 | |
JP2008180696A (ja) | 欠陥検出装置、欠陥検出方法、イメージセンサデバイス、イメージセンサモジュール、欠陥検出プログラム、およびコンピュータ読取可能な記録媒体 | |
WO2010024064A1 (ja) | 欠陥検査方法及びその装置 | |
JP5088165B2 (ja) | 欠陥検出方法および欠陥検出装置 | |
JP5460023B2 (ja) | ウェハのパターン検査方法及び装置 | |
JP3907874B2 (ja) | 欠陥検査方法 | |
US8358406B2 (en) | Defect inspection method and defect inspection system | |
JP2011008482A (ja) | 欠陥検出方法、欠陥検出装置、および欠陥検出プログラム | |
JP5257063B2 (ja) | 欠陥検出方法および欠陥検出装置 | |
JP6049052B2 (ja) | ウエハ外観検査装置及びウエハ外観検査装置における感度しきい値設定方法 | |
US7538750B2 (en) | Method of inspecting a flat panel display | |
JP2004132950A (ja) | 外観検査装置及び外観検査方法 | |
JP5239275B2 (ja) | 欠陥検出方法および欠陥検出装置 | |
JP2010054246A (ja) | 接合部検出方法およびそれを用いた接合部外観検査方法 | |
JP2004177238A (ja) | 外観検査方法及び外観検査装置 | |
JPH11352073A (ja) | 異物検査方法および装置 | |
JP2536745B2 (ja) | 基板のカツト状態検査方法 | |
JPH06161378A (ja) | 液晶表示装置検査装置 | |
JP4889018B2 (ja) | 外観検査方法 | |
JP2000258353A (ja) | 欠陥検査方法及びその装置 | |
JP2004085543A (ja) | 外観検査装置及び外観検査方法 | |
JP4882849B2 (ja) | 基板外観検査における検査ウィンドウの設定用データの作成方法および設定用データ作成システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20110811 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |