KR100756250B1 - 액정표시장치용 어레이기판 - Google Patents
액정표시장치용 어레이기판 Download PDFInfo
- Publication number
- KR100756250B1 KR100756250B1 KR1020010051670A KR20010051670A KR100756250B1 KR 100756250 B1 KR100756250 B1 KR 100756250B1 KR 1020010051670 A KR1020010051670 A KR 1020010051670A KR 20010051670 A KR20010051670 A KR 20010051670A KR 100756250 B1 KR100756250 B1 KR 100756250B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- layer
- pixel
- metal layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 스토리지 온 게이트구조(storage on gate)의 액정표시장치에 관한 것이다.
게이트배선과, 게이트배선 상부의 일부 화소전극 사이에 금속층을 삽입하고, 상기 금속층과 투명한 화소전극을 연결하여 구성한 스토리지 캐패시터에 있어서, 본 발명은 상기 금속층의 일부를 화소영역으로 돌출 연장하여 형성하고, 상기 돌출된 부분의 상부에 스토리지 콘택홀을 형성한 구조를 제안한다.
상기 본 발명에서 제안된 구조는, 상기 스토리지 콘택홀을 통해 게이트배선과 투명한 화소전극이 접촉하는 불량이 발생하지 않기 때문에 제품의 수율을 개선할 수 있다.
Description
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 공정 순서에 따라 도시한 공정 단면도이고,
도 4a 내지 도 4e는 도 2의 Ⅳ-Ⅳ를 따라 절단하여 공정 순서에 따라 도시한 공정 단면도이고,
도 5a 내지 도 5e는 도 2의 Ⅴ-Ⅴ를 따라 절단하여 공정 순서에 따라 도시한 공정단면도이고,
도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 7a 내지 도 7f는 도 6의 Ⅶ-Ⅶ을 따라 절단하여 공정순서에 따라 도시한 공정 단면도이고,
도 8a 내지 도 8f는 도 6의 Ⅷ-Ⅷ을 따라 절단하여 공정순서에 따라 도시한 공정 단면도이고,
도 9a 내지 도 9e는 도 6의 Ⅸ-Ⅸ을 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
112 : 게이트 배선 114 : 게이트 전극
116 : 게이트패드 120a : 액티브 라인
120b : 액티브층 124 : 데이터 배선
126 : 소스전극 128 : 드레인 전극
130 : 데이터패드 132 : 금속층(제 2 스토리지 전극)
133 : 연장부 142 : 게이트패드 단자
150 : 데이터패드 단자
본 발명은 액정표시장치에 관한 것으로, 특히 스토리지 캐패시터(Storage Capacitor)가 게이트 배선(Gate line)의 상부에 구성된 액정표시장치용 어레이기판에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다
도시한 바와 같이, 일반적인 액정표시장치(51)는 블랙매트릭스(6)와 서브컬러필터(7)가 구성되고, 상기 서브컬러필터(7)와 블랙매트릭스(6)상부에 증착된 투명전극인 공통전극(9)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(46)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(52)으로 구성되며, 상기 상부기판(5)과 하부기판(52) 사이에는 액정(11)이 충진되어 있다.
상기 하부기판(52)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터배선(24)이 형성된다.
상기 화소(P)영역은 상기 게이트배선(12)과 데이터배선(24)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(46)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(46)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(24)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(11)은 자발분극(Spontaneous Polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
도 2는 도 1의 구성 중 어레이기판의 일부를 개략적으로 도시한 확대평면도이다.
전술한 구성 중 상기 액정(도 1의 11)을 구동하기 위해 필요한 요소들은 주사신호(scanning signal, 게이트전압)를 전달하는 게이트배선(12)과, 영상신호(Image signal, 데이터전압)를 전달하는 데이터배선(24)과, 상기 게이트배선과 데이터배선에 각각 연결되고, 상기 게이트배선(12)과 데이터배선(24)이 교차하는 지점에 위치하는 스위칭소자인 박막트랜지스터(T)와, 상기 박막트랜지스터에 연결된 화소전극(pixel electrode)(46)이다.
이때, 상기 게이트배선(12)의 일 끝단에는 투명한 게이트패드 단자(48)와 접촉하여 외부의 게이트 신호를 받는 게이트 패드(16)가 구성되고, 상기 데이터배선(24)의 일 끝단에는 투명한 데이터패드 단자(50)와 접촉하여 외부의 데이터신호를 받는 데이터패드(30)가 구성된다.
상기 박막트랜지스터(T)는 상기 게이트배선(12)과 연결된 게이트전극(14)과, 상기 게이트전극(14)상부에서 상기 게이트전극(14)과 소정면적 겹쳐 형성되는 소스전극(26)및 드레인전극(28)으로 구성되며, 상기 소스전극(26)과 드레인전극(28)은 반도체층(이하 "액티브층 : active layer"이라함)(20)을 사이에 두고 서로 이격되어 구성된다.
상기 액티브층(20)은 일반적으로 비정질실리콘(a-Si:H)을 사용하여 형성하며, 경우에 따라서는 폴리실리콘(poly silicon)으로 형성할 수 있다.
이때, 상기 소스전극(26)은 데이터배선(24)과 연결되고, 상기 드레인전극(28)은 상기 화소영역(P)상에 위치한 화소전극(46)과 연결된다.
여기서, 상기 화소전극(46)의 일부는 상기 화소영역(P)을 정의하는 게이트배선(12)의 상부까지 연장되어 상기 게이트배선과 함께 스토리지 캐패시터(Cst)(C)를 이룬다.(경우에 따라 스토리지 캐패시터의 구성은 다양하게 변형할 수 있다.)
전술한 구성에서, 상기 액정패널은 상기 게이트배선(12)에 접속된 게이트전극(14)에 주사신호(게이트전압)를 인가하여 스위칭소자를 온상태(on state)로 하고, 상기 주사신호에 의해 동기 되어 드레인전극으로부터 진폭이 변조된 영상신호가 화소에 전달되면, 상기 전달된 신호에 의해 화소전극 상에 분포한 액정(도 1의 11)이 분극하여 재배열하게 된다.
만약, 게이트전극(14)이 선택되지 않으면 오프상태(off state)가 되고, 박막트랜지스터(T)를 통하여 화소영역(P)에 축적된 전하가 오프상태에서 박막트랜지스 터(T)및 액정(도 1의11)에 상기 데이터전압이 계속 방전하게 된다.
이러한 현상을 방지하기 위해, 상기 스토리지 캐패시터(C)는 상기 화소전극(46)에 회로적으로 병렬로 연결하여 사용하게 되며, 상기 스토리지 캐패시터는 방전된 전하를 보충하여 데이터전압을 유지하는 역할을 하게 된다.
상기 스토리지 캐패시터는 상기 화소영역(P)을 정의하는 일부 게이트배선(12)을 제 1 스토리지 전극으로 하고, 상기 화소전극(46)과 연결된 아일랜드 형상의 금속층(32)을 제 2 스토리지 전극으로 한다.
상기 게이트배선(12)과 상기 화소전극(46)사이에 금속층(32)을 삽입하는 구조는, 상기 게이트배선(12)과 화소전극(46)사이에 구성되었던 절연막(미도시)의 두께보다는 훨씬 얇은 절연막을 스토리지 캐패시터의 유전체로 사용할 수 있기 때문에 스토리지 용량을 크게 할 수 있는 장점이 있다.
전술한 바와 같은 구성으로 제작되는 종래의 액정표시장치용 어레이기판의 제조공정을 이하, 도 3a 내지 도 3e와 도 4a 내지 도 4e와 도 5a 내지 도 5d를 참조하여 설명한다.(도 3a 내지 도 3e는 박막트랜지스터와 화소영역을 도시한 단면도이고, 도 4a 내지 도 4e는 게이트패드부를 도시한 단면도이고, 도 5a 내지 도 5d는 데이터패드부를 도시한 단면도이다.)
도 3a, 4a에 도시한 바와 같이, 기판(10)상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패터닝하여, 게이트배선(12)과 상기 게이트배선에서 일방향으로 소정면적으로 연장된 게이트전극(14)과, 상기 게이트배선(12)의 일 끝단에 소정면적을 가지는 게이트 패드(16)를 형성한다.
상기 게이트패드(16)는 외부의 신호를 상기 게이트배선(12)에 전달하는 역할을 한다.
다음으로, 도 3b,4b,5a에 도시한 바와 같이, 상기 게이트배선(12)과 게이트전극(14)과 게이트패드(16)등이 형성된 기판(10)의 전면에 산화실리콘(SiO2), 질화실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 투명한 유기절연물질을 증착 또는 도포하여 게이트 절연막(18)을 형성한다.
연속하여, 상기 게이트 절연막(18) 상부에 순수 비정질실리콘(a-Si:H)과 상기 순수 비정질 실리콘층의 표면에 불순물(n형 또는 p형)을 도핑하여 불순물 비정질 실리콘층(n+ 또는 p+a-Si:H)을 형성하고 패턴하여, 박막트랜지스터 영역(T)에 액티브층(active layer)(20)과 오믹콘택층(ohmic layer)(22)을 형성한다.
다음으로, 도 3c,4c,5b에 도시한 바와 같이, 상기 액티브층(20)과 오믹콘택층(22)이 형성된 기판(10)의 전면에 전술한 바와 같은 도전성금속 중 선택된 하나를 증착하여 도전성 금속층(미도시)을 형성한다.
상기 도전성 금속층을 패터닝하여, 상기 게이트배선(12)과 수직으로 교차하여 화소영역(P)을 정의하는 데이터배선(24)과, 상기 데이터배선(24)에서 상기 게이트전극(14)의 상부로 돌출 연장된 소스전극(26) 및 이와는 소정간격 이격된 드레인전극(28)과, 상기 데이터배선(24)의 일 끝단에는 외부의 신호를 인가 받는 소정면적의 데이터패드(30)를 형성한다.
또한, 상기 화소영역(P)을 정의하는 게이트배선(12)의 일부 상부에 아일랜드 형상(Island type)의 금속층(32)을 더욱 형성한다.
상기 소스전극 및 드레인전극(26,28)을 패턴한 후, 연속하여 상기 소스전극과 드레인전극이 이격된 사이에 노출된 오믹콘택층(22)을 제거하고 그 하부의 일부 액티브층인 액티브채널(active channel)(CH)을 노출한다.
다음으로, 도 3d,4d,5c에 도시한 바와 같이, 상기 소스전극 및 드레인전극 등(26, 28)이 형성된 기판(10)의 전면에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(34)을 형성한다.
다음으로, 상기 보호막(34)을 패턴하여, 상기 드레인전극(28)의 일부를 노출하는 드레인 콘택홀(36)과, 상기 금속층(32)의 일부를 노출하는 스토리지 콘택홀(38)과, 상기 게이트패드(16)의 일부를 노출하는 게이트패드 콘택홀(40)과, 상기 데이터패드(30)의 일부를 노출하는 데이터패드 콘택홀(42)을 형성한다.
다음으로, 도 3e,4e,5d에 도시한 바와 같이 상기 각 콘택홀이 형성된 기판(10)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인전극(28)과 접촉하면서 상기 화소영역(P)상에 연장되고, 상기 연장된 일 끝단이 상기 노출된 금속층(32)과 접촉하는 화소전극(46)을 형성한다.
동시에, 상기 노출된 게이트패드(16)와 접촉하는 투명전극인 게이트패드 단자(48)와, 상기 노출된 데이터패드(30)와 접촉하는 투명전극인 데이터패드 단자(50)를 형성한다.
전술한 바와 같은 공정으로 어레이기판(52)을 제작할 수 있다.
상기 어레이기판(52)의 구성에서, 상기 게이트배선(12)을 제 1 스토리지 전극으로 하고 상기 화소전극(46)과 접촉하여 신호를 받는 금속층을 제 2 스토리지 전극으로 하고, 상기 두 전극 사이에 개제(介在)된 게이트 절연막(18)을 유전체로 하는 스토리지 캐패시터(C)가 구성된다.
상기 스토리지 캐패시터(C) 구성은 상기 화소전극(46)과 상기 게이트배선(12)상에 금속층(32)이 삽입됨으로서, 게이트 절연막(18)만이 유전체로 사용되는 결과가 된다.
따라서, 상기 보호막(34)을 유전체로 함께 사용하는 구조보다 스토리지 용량을 훨씬 확대하는 결과를 얻을 수 있다.
전술한 바와 같은 방법으로 종래의 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 전술한 바와 같은 구성의 어레이기판을 제작하는 공정 중 상기 화소전극과 그 하부의 게이트배선 간에 단락불량이 발생하는 문제가 있다.
상세히 설명하면, 상기 스토리지 콘택홀과 게이트패드 콘택홀과 데이터패드 콘택홀은 건식식각 방식으로 식각된다.
상기 건식식각 방식은 습식식각 방식에 비해 선택적 식각이 불리하기 때문에 모든 구성층에 대해 계속적인 식각반응을 보이게 된다.
따라서, 건식식각 공정을 행할 경우에는 까다로운 공정조건을 통해 행해지게 된다.
이러한 까다로운 공정조건하에서는 오차확률이 높게 되며, 상기 콘택홀을 식각하는 공정 중 하부층까지 과도하게 식각되는 경우가 발생한다.
상기 게이트패드 또는 데이터 패드부는 콘택홀이 과도하게 식각되더라도 상기 투명전극과 각 패드전극 사이의 측면 접촉상태만 양호하다면 별 문제는 없지만, 상기 스토리지 콘택홀의 경우에는 과도하게 식각되어 상기 게이트배선과 상기 투명전극이 단락(short)되는 경우가 발생될 수 있다.
이와 같은 경우는 제 1 스토리지 전극과 유전체와 제 2 스토리지 전극으로 구성된 스토리지 캐패시터 구조에서, 제 1 스토리지 전극과 제 2 스토리지 전극이 단락된 경우와 같으며, 이것은 액정패널의 이상동작의 원인이 된다.
따라서, 이러한 문제를 해결하기 위한 본 발명은, 전술한 바와 같은 스토리지 캐패시터 구조를 그대로 유지하되 과식각이 발생하더라도 상기 게이트배선과 화소전극이 접촉하는 경우가 발생하지 않도록 하여, 액정패널의 수율을 개선하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선과 데이터배선의 교차지점에 형성된 박막트랜지스터와; 상기 게이트배선과, 상기 게이트배선의 상부에 형성되고 상기 화소영역으로 연장된 연장부를 포함하는 금속층으로 이루어진 보조 용량부와; 상기 금속층의 연장부와 연결되고 상기 화소영역에 형성된 화소전극을 포함한다.
상기 박막트랜지스터는 게이트전극과 반도체층과 소스전극 및 드레인전극으로 구성한다. 이때, 상기 반도체층은 순수한 비정질 실리콘으로 형성된 액티브층과, 불순물이 함유된 오믹 콘택층이 평면적으로 겹쳐진 형상이다.
상기 오믹콘택층은 상기 액티브층과 상기 소스전극과 드레인전극 사이에 형성된다.
상기 액티브층과 오믹콘택층은 상기 데이터배선의 하부로 연장 형성한다.
상기 액티브층과 오믹콘택층은 상기 금속층의 하부에 더욱 형성한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 정의된 다수의 화소영역과; 상기 기판 상에 형성된 게이트전극을 포함하는 게이트배선과; 상기 게이트전극 및 게이트배선 상부에 형성된 게이트 절연막과;
상기 게이트 전극 상부 및 게이트 절연막 상에 형성된 액티브층과; 상기 액티브층의 상부에 형성된 소스 및 드레인전극과; 상기 소스전극과 연결된 데이터배선과; 상기 소스 및 드레인 전극과 동일층이며, 게이트배선의 상부에 형성되고, 상기 화소영역으로 연장된 연장부를 가진 섬 형상인 금속층과; 상기 소스 및 드레인전극과 상기 금속층의 상부에 형성되고, 상기 연장부의 일부와 드레인전극의 일부를 노출하는 보호막과; 상기 노출된 드레인전극과 연장부의 일부와 접촉하면서 상 기 화소영역 상에 화소전극을 포함한다.
전술한 바와 같은 본 발명에 따른 액정표시장치용 어레이기판을 이하, 실시예를 통해 상세히 설명한다.
-- 실시예 --
본 발명은 스토리지 캐패시터의 구성 중 제 2 스토리지 전극에 해당하는 금속층의 일부를 화소영역으로 연장형성하고, 상기 금속층에서 연장 형성된 연장부 상부에 콘택홀을 형성하는 것을 특징으로 한다.
도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 게이트배선(112)과 데이터배선(124)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(112)과 데이터배선(124)의 직교 점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
상기 게이트배선(112)의 끝단에는 외부로부터 신호를 입력받는 투명한 게이트 패드단자(142)와 접촉한 게이트패드(116)를 구성하고, 상기 데이터배선(124)의 끝단에는 투명한 데이터 패드단자(150)와 접촉한 데이터패드(130)를 구성한다.
상기 박막트랜지스터(T)는 상기 게이트배선(112)과 연결되어 주사신호를 인가 받는 게이트전극(114)과, 상기 데이터배선(124)과 연결되어 데이터신호를 인가 받는 소스전극(126) 및 이와는 소정간격 이격된 드레인전극(128)으로 구성한다.
또한, 상기 게이트전극(114) 상부에 구성되고 상기 소스전극(126)및 드레인 전극(128)과 접촉하는 액티브층(120b)을 포함한다.
또한, 상기 액티브층(120b)은 상기 데이터배선(124)의 하부로 연장 형성된 액티브라인(120a)에서 돌출된 형태이다.
상기 데이터배선(124)의 하부에 액티브라인(120a)을 구성하는 이유는 금속재질인 데이터배선(124)의 접착특성을 개선하기 위함이다.
또한, 상기 화소영역(P)상에는 상기 드레인전극(128)과 접촉하는 투명한 화소전극(146)을 구성하며, 상기 투명한 화소전극(146)의 일부는 상기 게이트배선(112)의 상부로 연장하여 구성한다.
상기 게이트배선(112)의 상부에는 상기 화소영역(P)으로 연장된 연장부(133)를 가지는 아일랜드 형상의 금속층(132)을 구성하되, 상기 화소전극이 상기 연장부(133)의 상부에 구성된 콘택홀(138)을 통해 상기 연장부(133)와 접촉하도록 한다.
이때, 상기 게이트배선(112)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(146)과 연결된 금속층(132)이 제 2 스토리지 전극의 기능을 하며, 상기 스토리지 제 1 전극과 상기 스토리지 제 2 전극 사이에 위치한 게이트 절연막(미도시)이 유전체의 역할을 하는 스토리지 캐패시터(C)를 구성할 수 있다.
이때, 본 발명의 특징은 스토리지 캐패시터(C)를 이루는 상기 화소전극(146)과 상기 금속층(132)이 접촉하는 콘택홀(138)이 화소영역(P)상에 위치한다는 점이며, 이와 같은 구조는 상기 콘택홀(138)을 식각하는 공정 중 과식각이 발생한다 하여도 상기 게이트배선(112)과 상기 투명 화소전극(146)이 접촉하는 불량이 발생하 지 않는 구조이다.
이하, 도 7a 내지 도 7f와, 도 8a 내지 도 8f와 도 9a 내지 도 9e를 참조하여 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 7a 내지 도 7f와, 도 8a 내지 도 8f와 도 9a 내지 도 9e는 도 6의 Ⅶ-Ⅶ, Ⅷ-Ⅷ, Ⅸ-Ⅸ를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
(이때, 상기 도 7a 내지 도 7f는 박막트랜지스터와 화소영역과 스토리지 캐패시터의 공정단면도이고, 도 8a 내지 도 8f는 게이트패드의 공정단면도이고, 도 9a 내지 도 9d는 데이터패드의 공정 단면도이다.)
도 7a, 8a에 도시한 바와 같이, 기판(100)상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패터닝하여, 게이트배선(112)과 상기 게이트배선에서 일 방향으로 소정면적 돌출 연장된 게이트전극(114)을 형성한다.
상기 게이트배선(112)의 끝단에는 소정면적으로 게이트패드(116)가 형성된다.
다음으로, 도 7b, 8b, 9a에 도시한 바와 같이, 상기 게이트배선(112)등이 형성된 기판(100)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여 게이트 절연막(118)을 형성한다.
연속하여, 상기 게이트 절연막(118) 상부에 순수 비정질 실리콘층(a- Si:H)(119a)과 불순물 비정질 실리콘층(n+ 또는 p+a-Si:H)(119b)을 형성한다.
도 7c, 8c,9b에 도시한 바와 같이, 상기 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 패터닝하여, 추후에 형성되는 데이터배선과 동일한 형상으로 액티브라인(120a)을 형성하고, 상기 액티브라인에서 상기 게이트전극(114)상부로 돌출 연장된 액티브층(120b)을 형성한다.
물론, 상기 액티브층(120b)상부의 오믹콘택층(122) 또한 상기 액티브층과 평면적으로 겹쳐 형성된다.
또한, 상기 게이트배선의 상부에 아일랜드 패턴(123)을 형성한다.
상기 액티브라인(120a)과 아일랜드 패턴(123)을 형성하는 이유는 이후 증착되는 금속층의 부착력을 높이기 위함이다.
다음으로, 도 7d, 8d, 9c에 도시한 바와 같이, 상기 액티브라인(120a)이 형성된 기판(100)의 전면에 전술한 바와 같은 도전성금속 중 선택된 하나를 증착하여 도전성 금속층(미도시)을 형성한다.
상기 도전성 금속층을 패터닝하여, 상기 게이트배선(112)과 교차하여 화소영역(P)을 정의하고 상기 액티브라인(120a)과 평면적으로 겹쳐 형성되는 데이터배선(124)과, 상기 데이터배선(124)에서 상기 게이트전극(114)의 일측 상부로 돌출 연장된 소스전극(126)과, 이와는 소정간격 이격된 드레인전극(128)과, 상기 데이터배선(124)의 일끝 단에, 상기 데이터배선 보다 큰 너비를 가지는 데이터패드(130)를 형성한다.
동시에, 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층된 상기 아 일랜드 패턴(123)상에, 아일랜드 패턴(123)과 평면적으로 겹쳐지고 상기 화소영역(P)으로 연장된 연장부(133)를 가지는 금속층(132)을 형성한다.
이때, 상기 금속층(132)하부의 아일랜드 패턴(123)은 공정조건에 따라 형성하지 않을 수도 있다.
도 7e, 8e, 9d에 도시한 바와 같이, 상기 소스전극 및 드레인전극(126,128) 등이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지 (resin)등을 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(134)을 형성한다.
다음으로, 상기 보호막(134)을 패턴하여, 상기 드레인전극(128)의 일부를 노출하는 드레인 콘택홀(136)과, 상기 금속층(132)의 연장부(133)상에 형성되어 연장부(133)의 일부를 노출하는 스토리지 콘택홀(138)과, 상기 게이트패드(116)의 일부를 노출하는 게이트 패드 콘택홀(140)과, 상기 데이터패드(130)를 노출하는 데이터 패드 콘택홀(142)을 형성한다.
도 7f, 8f, 9e에 도시한 바와 같이, 상기 다수의 콘택홀을 포함하는 보호막(134)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 투명 도전성금속을 증착하여, 일측이 상기 드레인 콘택홀(136)을 통해 상기 드레인전극(128))과 전기적으로 접촉하고 타측은 상기 스토리지 콘택홀(138)을 통해 상기 화소영역(P)으로 연장된 연장부(133)를 가지는 금속층(132)인 스토리지 전극과 전기적으로 접촉하는 화소전극(146)과, 상기 노출된 게이트패드(116)와 접촉하는 투명전극인 게이트패드 단자(142)와, 상기 노출된 데 이터패드(130)와 접촉하는 투명전극인 데이터패드 단자(150)를 형성한다.
이때, 상기 화소영역(P)을 정의하는 게이트배선(112)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(146)과 접촉하는 금속층은 제 2 스토리지 전극의 기능을 하고, 상기 두 전극의 사이에 개재된 게이트 절연막(118)은 유전체의 기능을 하는 스토리지 캐패시터(C)가 구성된다.
상기 스토리지 캐패시터(C)의 구성 중 상기 금속층(132)과 상기 화소전극(146)이 접촉하도록 하는 스토리지 콘택홀(138)을 상기 게이트배선(112) 상부에 형성하지 않기 때문에, 상기 보호막(134)을 건식식각하는 공정 중 과식각 불량이 발생하더라도, 상기 게이트배선(112)과 상기 화소전극(146)이 접촉하지 않아 접촉불량이 발생하지 않는다.
전술한 바와 같은 공정으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
스토리지 온 게이트구조의 어레이 기판을 제작할 경우, 본 발명에 따른 구조로 스토리지 캐패시터(storage capacitor)를 제작하게 된다면, 상기 스토리지 콘택홀을 식각하는 공정 중 오류로 인한 과식각(over etching)이 발생한다 할지라도, 상기 게이트배선과 그 상부의 투명한 화소전극이 접촉하는 불량이 발생하지 않는다.
따라서, 제품의 수율을 개선하는 효과가 있다.
Claims (7)
- 기판과;상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선과;상기 게이트배선과 데이터배선의 교차지점에 형성된 박막트랜지스터와;상기 게이트배선과, 상기 게이트배선의 상부에 형성되고 상기 화소영역으로 연장된 연장부를 포함하는 금속층으로 이루어진 보조 용량부와;상기 금속층의 연장부와 연결되고 상기 화소영역에 형성된 화소전극을 포함하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 박막트랜지스터는 게이트전극과 반도체층과 소스전극 및 드레인전극으로 형성된 액정표시장치용 어레이기판.
- 제 2 항에 있어서,상기 반도체층은 순수한 비정질 실리콘으로 형성된 액티브층과, 불순물이 함유된 오믹 콘택층이 평면적으로 겹쳐진 액정표시장치용 어레이기판.
- 제 3 항에 있어서,상기 오믹콘택층은 상기 액티브층과 상기 소스전극과 드레인전극 사이에 형성된 액정표시장치용 어레이기판.
- 제 3 항 또는 제 4 항에 있어서,상기 액티브층과 오믹콘택층은 상기 데이터배선의 하부로 연장 형성된 액정표시장치용 어레이기판.
- 제 2 항에 있어서,상기 액티브층과 오믹콘택층은 상기 금속층의 하부에 더욱 형성된 액정표시장치용 어레이기판.
- 기판과;상기 기판 상에 정의된 다수의 화소영역과;상기 기판 상에 형성된 게이트전극을 포함하는 게이트배선과;상기 게이트전극 및 게이트배선 상부에 형성된 게이트 절연막과;상기 게이트 전극 상부 및 게이트 절연막 상에 형성된 액티브층과;상기 액티브층의 상부에 형성된 소스 및 드레인전극과;상기 소스전극과 연결된 데이터배선과;상기 소스 및 드레인 전극과 동일층이며, 상기 게이트배선의 상부에 형성되고, 상기 화소영역으로 연장된 연장부를 가진 섬 형상인 금속층과;상기 소스 및 드레인전극과 상기 금속층의 상부에 형성되고, 상기 연장부의 일부와 드레인전극의 일부를 노출하는 보호막과;상기 노출된 드레인전극과 상기 연장부의 일부와 접촉하면서 상기 화소영역 상에 형성된 화소전극을 포함하는 액정표시장치용 어레이기판.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010051670A KR100756250B1 (ko) | 2001-08-27 | 2001-08-27 | 액정표시장치용 어레이기판 |
US10/228,059 US7015984B2 (en) | 2001-08-27 | 2002-08-27 | Array substrate for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010051670A KR100756250B1 (ko) | 2001-08-27 | 2001-08-27 | 액정표시장치용 어레이기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030018108A KR20030018108A (ko) | 2003-03-06 |
KR100756250B1 true KR100756250B1 (ko) | 2007-09-06 |
Family
ID=19713582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010051670A KR100756250B1 (ko) | 2001-08-27 | 2001-08-27 | 액정표시장치용 어레이기판 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7015984B2 (ko) |
KR (1) | KR100756250B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808479B1 (en) * | 2003-09-02 | 2010-10-05 | Apple Inc. | Ambidextrous mouse |
KR100727265B1 (ko) * | 2002-12-30 | 2007-06-11 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
US8356247B2 (en) * | 2008-12-16 | 2013-01-15 | Rich Media Worldwide, Llc | Content rendering control system and method |
KR20140062286A (ko) | 2012-11-14 | 2014-05-23 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US9299725B2 (en) * | 2014-01-31 | 2016-03-29 | Sharp Laboratories Of America, Inc. | Fabrication process using circuit-on-wire |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010065036A (ko) * | 1999-12-21 | 2001-07-11 | 구본준, 론 위라하디락사 | 박막트랜지스터 액정표시장치용 어레이기판 제조방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807582B1 (ko) * | 2001-07-30 | 2008-02-28 | 엘지.필립스 엘시디 주식회사 | 스토리지 커패시터 및 이를 구비한 액정 표시장치 |
KR100756251B1 (ko) * | 2001-08-27 | 2007-09-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
-
2001
- 2001-08-27 KR KR1020010051670A patent/KR100756250B1/ko active IP Right Grant
-
2002
- 2002-08-27 US US10/228,059 patent/US7015984B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010065036A (ko) * | 1999-12-21 | 2001-07-11 | 구본준, 론 위라하디락사 | 박막트랜지스터 액정표시장치용 어레이기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20030038900A1 (en) | 2003-02-27 |
KR20030018108A (ko) | 2003-03-06 |
US7015984B2 (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6930743B2 (en) | Array substrate for a liquid crystal display device with particular terminal link lines and fabricating method thereof | |
KR100756251B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
US7709304B2 (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
US7403240B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100679518B1 (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
KR100795344B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
US7205570B2 (en) | Thin film transistor array panel | |
KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
US20040041958A1 (en) | Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof | |
US7811868B2 (en) | Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
US7053972B2 (en) | Chip-on-glass array substrate of liquid crystal display device and method of fabricating the same | |
KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
US6600546B1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
KR100679512B1 (ko) | 횡전계방식 액정표시장치용 어레이기판 제조방법 | |
US20050024550A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR100756250B1 (ko) | 액정표시장치용 어레이기판 | |
KR20050113850A (ko) | 씨오티 구조 액정표시장치 및 제조방법 | |
KR100416853B1 (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
KR100767631B1 (ko) | 액정표시장치용 어레이기판 제작방법 | |
KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
KR100696263B1 (ko) | 액정표시장치 및 그의 제조방법 | |
KR20040046068A (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR20010082834A (ko) | 액정표시장치 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 11 |