일 실시예에서, 본 발명은 무선 시스템의 데이터 통신 방법을 제공하며, 이 방법은 한 비트 스트림을 여러 공간적 데이터 스트림들로 파싱하는 단계; 무선 시스템의 다양성을 향상시키도록 여러 번의 열(column) 로테이션을 수행함으로써 공간적 데이터 스트림 내 비트들을 인터리빙하는 단계; 및 각각의 공간적 데이터 스트림의 비트들을 전송하는 단계를 포함한다. 각각의 공간적 데이터 스트림의 비트들을 인터리빙하는 단계는, 상기 공간적 데이터 스트림의 인터리빙 어레이 안에서 가능한 최대 거리까지 다중 열 로테이션을 수행하여, 무선 시스템의 다양성을 개선 시키는 단계를 더 포함한다.
각각의 공간적 데이터 스트림에 대한 열 로테이션의 회수는 그 공간적 데이터 스트림들의 개수의 함수이다. 각각의 공간적 데이터 스트림에 대한 열 로테이션의 회수는 그 공간적 데이터 스트림들의 개수 및 인터리빙 어레이 내 비트 열의 개수의 함수임이 바람직하다. 한 버전에서, 각각의 공간적 데이터 스트림 인터리버 어레이는 Nrow 개의 비트 행과 Ncolumn 개의 비트열들을 포함하는데, 각각의 공간적 데이터 스트림에 대한 열 로테이션의 회수가 ((Ncolumn/Nss) x iss) 컬럼 로테이션이 된다. Nss는 공간적 데이터 스트림의 총 수이고, iss는 가령 0에서 Nss-1의 범위에 있는 공간적 데이터 스트림의 인덱스이다.
또, 각각의 공간적 데이터 스트림의 비트들을 인터리빙하는 단계는 제1인터리빙 순환을 수행하여 인접한 코딩된 비트들이 전송할 인접하지 않은 서브 캐리어들로 매핑되게 만드는 단계, 및 제2인터리빙 순환을 수행하여 제1인터리빙 순환이 , 다중 열 로테이션을 수행하여 무선 시스템의 다양성을 개선시킴으로써 각각의 공간적 데이터 스트림의 비트들을 인터리빙하는 단계를 포함하도록 한다.
본 발명의 또 다른 양태에 따르면, 비트 스트림을 파싱하는 단계는, 공간적 다양성을 증가시키도록 비트 방식(bitwise) 라운드 로빈 파싱하는 단계를 더 포함한다. 또, 비트 스트림을 파싱하는 단계는, 매번 비트 스트림의 한 비트가 한 데이터 스트림으로 파싱되도록 비트 방식 라운드 로빈 파싱하는 단계를 포함한다. 본 발명의 또 다른 양태에 따르면, 데이터 통신 방법은, 파싱 단계 이후, 각각의 공간적 데이터 스트림을 펑춰링하는 단계를 더 포함한다. 각각의 공간적 데이터 스트림에 대한 펑춰링 단계는 시스템 성능을 최적화하는 채널 조건에 기반함이 바람직하다.
본 발명은 또한, 본 발명의 방법을 구현하는 무선 통신 시스템을 제공하는데, 무선 통신 시스템의 일 실시예는, 한 비트 스트림을 여러 개의 공간적 데이터 스트림들로 파싱하는 파서; 각각이 무선 시스템의 다양성을 증가시키도록 여러 번의 열 로테이션을 수행함으로써 해당하는 공간적 데이터 스트림의 비트들을 인터리빙하는, 여러 개의 공간적 데이터 스트림들에 대응하는 여러 개의 인터리버들; 및 각각의 공간적 데이터 스트림의 비트들을 전송하는 변조기를 포함하는 송신기를 포함한다. 본 발명의 시스템은, 전송된 비트들을 수신하고 디인터리빙하는 수신기를 더 포함한다.
상술한, 그리고 다른 본 발명의 특징들, 양태들, 및 이점들은 이하의 상세설명, 첨부된 청구항들과 도면들을 참조하여 이해될 수 있을 것이다.
일 실시예에서, 본 발명은 IEEE 802.11n 표준을 구현하는 MIMO 시스템에 대한 비트 스트림 인터리빙 방법을 제공한다. 이 인터리빙 방법은 열 로테이션을 블록 내 가능한 최대 거리로 확장하여 무선 시스템의 다양성을 최대로 찾도록 한다.
도 1은 본 발명의 일 실시예에 따라, WLAN 802.11n을 구현하는 OFDM MIMO 시스템(100)(예를 들어, 20 MHz 채널)의 전형적 블록도를 도시한 것이다. 이 시스템(100)은 송신기(101) 및 수신기(102)를 포함한다. 송신기(101)는 채널 인코더(103), 펑춰러(puncturer)(104), 공간적 파서(parser)(106), 및 두 데이터 스트림 프로세싱 경로(107)를 포함한다. 각각의 데이터 스트림 프로세싱 경로(107)는 인터리버(가령, 인터리버들(108A, 108B)), 성상도 매퍼(mapper)(110), IFFT 동작부(112), 및 가드 대역 삽입 윈도(114) 및 RF 변조기(116)를 포함한다. 파서(106) 및 송신기의 인터리버(108A/108B)와 관련해, 코딩된 후 펑춰링된 비트들이 공간적 스트림들 및 주파수 톤들에 걸쳐 인터리빙된다. 공간-주파수 인터리빙에는 공간적 스트림 파싱 및 주파수 인터리빙의 두 단계가 있다.
통상적으로, 인코딩된 후 펑춰링된 비트들은 다음 식과 같이 라운드-로빈(round-robin) 파서에 의해 여러 개의 공간적 스트림들로 파싱된다.
s = max {NBPSC/2,1}
위에서, s는 각 라운드마다 한 안테나로 파싱되는 비트 수이고, NBPSC는 서브 캐리어당 코딩된 비트들의 수이다. 일반적인 파서는 s 비트들로 된 연속 블록들을, 첫 번째 공간적 스트림부터 시작하는 라운드-로빈 방식에 따라 서로 다른 공간적 스트림들로 보낸다. 인코딩된 모든 비트들은 일반적으로 각각의 공간적 스트림에 대해 별도의 블록 인터리버에 의해 인터리빙되고, 블록의 크기는 단일 OFDM 심볼, NCBPS 내 비트 개수에 상응한다. 통상의 블록 인터리버들은 802.11n에 기반하며, 여러 개의 공간적 스트림들 및 40 MHz 전송을 가능하게 하는 변형이 있을 수 있다.
기본 인터리버 어레이는 Nrow 개의 행들 및 Ncolumn 개의 열들을 포함하며, NBPSC 는 서브 캐리어당 코딩된 비트들의 개수(가령, BPSK에 대해 NBPSC=1, QPSK에 대해 NBPSC=2, QAM에 대해 NBPSC=4, 등)로서, 인터리버 패러미터들은 아래의 표 1에 보인다.
|
Ncolumn |
Nrow |
20 MHz 채널 |
16 |
3 NBPSC |
40 MHz 채널 |
18 |
6 NBPSC |
통상의 인터리버는 두 단계의 순환으로 규정된다. 제1단계 순환 (제1순환)는 인접하는 코딩된 비트들이 인접하지 않는 서브 캐리어들로 매핑되게 만든다. 제1순환은 802.11a 인터리버로부터 변형되어, 어레이의 열 인덱스들이 각각의 공간적 스트림에 대해 한 열 씩 이동되도록 한다. 제2단계 순환 (제2순환)은 코딩된 비트들이 성상도의 다소 중요한 비트들로 매핑되게 하여, 낮은 신뢰도의 비트들(LSB)이 길게 연속되는 것을 막을 수 있다.
이하의 수학식 2 및 3은 일반적인 인터리버를 규정하는 것으로, 여기서 제1순환 전에 코딩된 비트의 인덱스는 k로 표시되고, i는 제1순환 이후, 그리고 제2순환 전의 인덱스이다. 이러한 통상적 인터리버에서, 제1순환은 아래의 수학식 2로서 규정된다.
i=Nrow x (((k mod Ncolumn)+iSS) mod Ncolumn )+floor(k/Ncolumn), k=0,1,...,NCBPS-1
iSS=0, 1, ..., NSS-1인, 인터리버가 작용하는 공간적 스트림의 인덱스이다. iSS의 삽입은 802.11a 인터리버의 변형이다. 이것은 디인터리빙 프로세스에서 "열 오프셋"을 일으킨다. 즉, 비트들이 행 단위로 읽혀지고 열 단위로 독출되지만, 열 순환(column-cyclic) 방식에 따라 iSS부터 시작된다.
또, 일반적으로 제2순환은 이하의 수학식 3에 의해 규정되는데, 이때 j는 제2순환 이후 변조 매핑 직전의 인덱스이다.
j=s x floor(k/s)+(i+NCBPS-floor(Ncolumnxi/NCBPS))mod s, i=0,1,...,NCBPS-1
s는 이하의 수학식 4에 의해 결정된다.
s=max(NBPSC/2,1)
마찬가지로, 수신기의 디인터리버는 그 반대의 연산을 수행하며, 상기 통상적 인터리버 순환에 해당하는 제1단계 순환 및 제2단계 순환에 의해 규정된다. 수학식 5 및 6은 통상의 디인터리버에 대한 이러한 제1 및 제2순환을 규정하고, 여기서, 제1순환 전에 수신된 오리지널 수신 비트의 인덱스가 j로 표시되고, i는 제1순환 후, 그리고 제2순환 전의 인덱스이다.
일반적으로, 디인터리버의 제1순환은 이하의 수학식 5에 의해 규정된다.
i = s x floor(j/s)+(j+floor(Ncolumn x j/NCBPS))mod s, j=0,1,...,NCBPS-1
s는 상기 수학식 4에 규정된 것과 같다. 수학식 5의 제1순환은 상기 수학식 3의 제1순환의 반대이다.
통상적으로, 디인터리버의 제2순환은 아래의 수학식 6에 의해 규정되며, 여기서 k는 제2순환 이후의 인덱스이다.
k=Ncolumn(i mod Nrow)+(floor(i/Nrow)-iss+Ncolumn) mod Ncolumn, i=0,1,..,NCBPS-1
수학식 6의 제2순환은 상기 수학식 2의 인터리버 순환의 반대이다.
상술한 바와 같이, 통상의 시스템은 다중 안테나 전송을 위해 블록을 통한 열 로테이션, 및 행 안에서의 PAM 순서 로테이션을 제공한다. 그러나, 행들은 한 행씩만 로테이션되기 때문에, 인접하는 비트들은 20 MHz 및 40 MHz 시스템들에 대해 가령, 3 및 6 서브 캐리어들 정도만 떨어지게 된다. 결국, 상관된 채널을 통해, 다양성 이득은 충분하게 활용되지 못한다.
개선된
인터리버
/
디인터리버
일 실시예에서, 본 발명은 무선 시스템의 다양성을 최대로 활용하도록, 블록 안에서 가능한 최대 거리로 행 로테이션을 증가시키는 인터리버들(도 1의 108A/108B)에서의 인터리빙 프로세스를 제공한다. 예로 든 시뮬레이션들은, 통상의 인터리버에 대해 가령 0.5~1 dB 이득을 보여왔다.
본 발명에 따라 예시한 인터리버들(108A/108B)에서, 제1순환시, 행 로테이션은 한 열 로테이션에서 ((Ncolumn/NSS) x iss) 행 로테이션들로 바뀌고, 이때 NS는 공 간적 데이터 스트림들의 총 수이고, iSS는 가령 0 부터 NSS-1 까지의 범위에 있는 공간적 데이터 스트림의 인덱스이다. 이와 같이, 상기 통상의 인터리빙 수학식 2와는 반대로, 본 발명에 따른 인터리버들(108A/108B)의 제1순환이 아래의 수학식 7에 의해 규정된다.
i=Nrow x (((k mod Ncolumn)+floor(Ncolumn/Nss) x iSS) mod Ncolumn )+floor(k/Ncolumn), k=0,1,...,NCBPS-1
수신기 측에서, 수신기(102)는 반대의 동작을 수행하므로 수신된 비트들을 디인터리빙하기 위한 디인터리버(118)를 포함한다. 상기 통상의 디인터리빙 수학식 6과는 반대로, 본 발명에 따른 디인터리버(118)의 제2순환은 아래의 수학식 8에 의해 규정된다.
k=Ncolumn x (i mod Nrow)+(floor(i/Nrow)-floor(Ncolumn/NSS) x iss+Ncolumn) mod Ncolumn, i=0,1,..,NCBPS-1
예를 들어, 두 개의 데이터 스트림이 전송되어져야 한다면, 본 발명에 따른 인터리버들(108A/108B)을 이용하여, 인접하는 데이터 비트들은 20 MHz 채널 상에서 서로 다른 데이터 스트림들에 대해 8열 간격으로 분리된다. 다른 예에서, 인접하는 데이터 비트들은 40 MHz 채널 상에서 서로 다른 데이터 스트림들에 대해 9열 간 격으로 분리된다.
여러 개의 공간적 스트림들이 존재하는 한 송신기 예에서, 첫 번째 데이터 스트림 내의 비트들의 블록이 그 블록 안에서의 로테이션 없이 전송된다. 통상적으로, 나머지 공간적 스트림들 각각은 그 최초의 공간적 스트림에 대해 iss열 로테이션한 후에 전송된다. 그러나 본 발명의 인터리버들(가령 108A/108B)을 사용할 때, 나머지 공간적 스트림들 각각은 여러 번의 열 로테이션들 후에 전송되는데, 여기서 로테이션의 회수는 공간적 스트림들의 개수에 의해 분할된 인터리버 어레이의 열의 개수가 된다.
두 개의 공간적 스트림이 존재하고 그 중 한 공간적 스트림은 제1안테나를 통해 전송되고, 다른 하나는 제2안테나를 통해 전송되는 또 다른 송신기 예에서, 비트들의 제1블록이 그 블록에서의 아무 로테이션도 없이 제1안테나를 통해 전송된다. 통상적으로, 제2안테나에 있어서, 데이터는 모든 제2열이 제1열로 이동하는 식으로 모든 열들이 한 열 씩 왼쪽으로 쉬프트/로테이션(이동)되는 한 열 로테이션을 통해 전송된다. 그러나, 본 발명에 따른 인터리버들(가령, 108A/108B)을 사용할 때 제2안테나에 있어서, 로테이션의 회수는 안테나들의 개수로 나눠진 인터리버 에러이의 열들의 개수이다. 예를 들어, 두 안테나를 구비한 20 MHz 송신기에서, 인터리버 어레이는 16 개의 비트 열과 3 개의 비트 행을 포함한다. 본 발명에 따르면, 제2안테나에 있어서, 로테이션의 회수는 안테나들의 수(2)로 나눠지는 열들의 개수(16)이므로, 그 결과는 8열 로테이션이 된다. 이와 같이, 열 9부터 16까지 가 어레이 블록의 제1영역(최초의 8열들) 안으로 이동하고, 열 1부터 8까지는 전송을 위해 어레이 블록의 제2영역(두 번째 8열들) 안으로 이동한다.
본 발명에 따른 다수의 열 로테이션 인터리빙을 이용하는 MIMO 시스템 성능 (가령, 처리효율)은 한 열 로테이션 인터리빙을 하는 종래의 시스템에 비해 개선되게 된다. 이것은 OFDM에서 서로 다른 서브 캐리어들이 사용되고, 비트들이 여러 열 이동될 때, 인접하는 비트들이 공간적 도메인 및 서브 캐리어 공간에서 더 멀리 떨어지게 되어, 전송 채널들의 페이딩(fading)을 줄일 수 있게 되기 때문이다.
시스템(100) 예에서, 송신기(101)의 다수 열 로테이션 인터리빙을 이용시, 두 인접 비트들은 같은 채널을 경험할 확률이 적어진다. 이와 같이, 수신기(102)에서 수신된 데이터 비트들이 컨볼루션(convolution) 디코딩을 위해 디인터리빙될 때, 한 수신 비트가 페이딩 채널의 전송으로 인해 낮은 에너지를 가지고(불량 비트), 인접 비트는 높은 에너지(양호 비트)를 가지면, 그 양호 비트가 컨볼루션 디코딩에 의한 불량 비트 복구에 사용될 수 있다.
통상의 한 열 로테이션 인터리빙을 통해, 인접 데이터 비트들은 공간적으로 가깝기 때문에 동일한 불량 전송 채널을 경험할 수 있다. 동일한 불량 채널을 경험하는 여러 개의 연속되는 비트들이 존재하는 경우, 수신기가 컨볼루션 디코딩으로 그 비트들을 복구하기란 어려운 일이다. 그러나, 본 발명에 따른 여러 번의 열 로테이션 인터리빙을 통해서는, 인접 비트들은 공간적으로 떨어지게 되기 때문에, 동일한 불량/페이딩 채널로 전송될 가능성이 적게 된다. 이와 같이, 한 비트가 불량 채널로 전송되고, 인접 비트들이 양호 채널들을 통해 전송되면, 수신기의 디코 딩은 그 양호 채널들로 전송된 비트들을 이용하여 불량 채널을 통해 전송된 비트를 충분히 복구할 수 있다.
일례에서, 도 1의 송신기(101)는 도 2의 흐름도의 단계들에 의해 작동한다: 소스 비트 스트림이 수신된다(200 단계); 채널 인코더(103)가 컨볼루션 인코딩(CC)을 이용하여 데이터를 인코딩한다(202 단계); 펑춰러9104)는 CC로부터의 비트들을 펑춰링하여 코딩 레이트를 변경한다(204 단계); 공간적 파서(106)는 데이터 스트림을 여러 개의 공간적 스트림들로 분리한다(206 단계); 각각의 공간적 스트림 프로세싱 경로(107)의 인터리버(가령, 108A/108B)가 여러 번의 열 로테이션(서로 다른 공간적 스트림들에 대해 서로 다른 열 로테이션이 이용됨)을 이용해 비트들을 인터리빙한다(208 단계); 성상도 매퍼(110)는 그레이 매핑 룰을 이용해, 인터리빙된 비트들을 심볼들로 그룹화/매핑한다 (가령, BPSK는 1 비트를 한 심볼로 그룹화하고; 64 QAM은 6 비트들을 한 심볼로 그룹화하는 식이다)(210 단계); 심볼들은 IFFT 동작에 의해 한 OFDM 심볼의 데이터 서브 캐리어 상으로 배포되고, 여기서 데이터 심볼들은 IFFT의 각 서브 캐리어로 매핑된다(212 단계); IFFT 동작부(112)는 주파수 도메인 데이터를 시간 도메인 전송 데이터로 변환한다(214 단계); 가드 윈도(114)는 시간 도메인 상의 각 OFDM 심볼에 가드 구간을 부가하여, 심볼간 간섭을 방지한다(216 단계); RF 변조기(116)에서 신호가 RF 변조되어 안테나들(117)을 거쳐 가장 강력한 채널을 통해 전송된다(218 단계).
도 3은 본 발명의 다른 실시예에 따른, 여러 공간적 스트림 경로들에 대해 한 인터리빙 프로세스를 활용하는 송신기(300)의 상세 블록도를 도시한 것이다. 송신기(300)는 공간적 파서(302), 및 다수의 공간적 스트림 프로세싱 경로들(304)을 포함한다. 각각의 경로(304)는 인터리버(306) 및 비트-심볼(bit to symbol) 매퍼(308)를 포함한다. 각 인터리버는, 각각 블록 인터리버1 및 블록 인터리버2와 같은 블록 (제1순환) 인터리버(310), 및 제2순환 인터리버(312)를 포함한다. 블록 인터리버 1 및 블록 인터리버 2는 서로 다른 열 로테이션에 의해 상이하게 구현된다.
파서(302)에 의해 입력 비트 스트림을 여러 공간적 스트림들로 공간 파싱한 후, 각각의 공간(적) 스트림은 대응하는 공간 스트림 프로세싱 경로(304)에서 처리된다. 그런 다음, 각각의 공간 스트림 경로(304)에서 처리된 비트들은 (가령, 도 1의 시스템(100)에서 처럼) 채널을 통해 전송된다.
주지한 바와 같이, 도 3의 예에서, 각 공간 스트림 경로 내 인터리버(308)는 블록 (제1순환) 인터리버(310) 및 제2순환 인터리버(312)를 포함한다. 블록 인터리버들(310)은 본 발명(가령, 상기 수학식 7) 에 따라 구성되어, 각각의 공간 스트림이 여러 번의 열 로테이션 후에 전송되도록 된다. 이때 열 로테이션의 회수는 (상술한)공간 스트림들의 개수에 의해 나눠진, 인터리버 어레이 내 열들의 개수이다. 각각의 공간 스트림의 열 로테이션은 다른 공간 스트림들과 상이하다.
도 4를 참조할 때, 수신기(400)는 그 반대의 동작을 수행한다. 수신기(400)는 본 발명에 따라 각 공간 스트림의 수신 비트들을 디인터리빙하기 위한, 각 공간 스트림을 위한 디인터리버(402)를 포함한다. 각각의 디인터리버(402)는 상기 수학식 5를 구현하는 제2순환 디인터리버(404), 및 (가령, 상기 수학식 8을 구현하는) 제1순환 디인터리버(406A/406B)를 포함한다.
개량된 파서
도 1의 OFDM MIMO 시스템(100)의 다양성을 더 개발하기 위해, 공간 파서(106)는 종래의 그룹 비트 방식 라운드 로빈 파싱과는 달리, 본 발명에 따른 비트 방식 라운드 로빈(bitwise round robin) 파싱을 추가로 구현한다. 통상적으로, 1, 2, 및 3 연속 비트들이 동일한 데이터 스트림 위로 파싱되어 BPSK, QPSK, 16QAM, 및 64QAM 변조를 위한 PAM 방식을 고수한다. 그러나, 본 발명의 일실시예에 따르면, 파서(106)는 매 번 한 비트를 한 데이터 스트림에 파싱한다. 일례에서, 파서(106)는 한 비트 스트림을 두 공간 데이터 스트림들 안에 파싱하는데, 이때 모든 홀수 인덱스의 비트들은 한 공간 스트림으로 파싱되는 한편 모든 짝수 인덱스의 비트들은 다른 공간 데이터 스트림으로 파싱되어 공간 다양성을 증가시키게 된다. 예를 들어 64QAM에는, 심볼당 6 비트들이 존재한다. 두 개의 송신기 안테나를 갖는 통상적 시스템에서, 한 그룹 파서가, 비트 1, 2, 3은 제1안테나를 통해 전송되고 비트 4, 5, 6은 제2안테나로 가도록 비트들을 분리한다. 그러나, 본 발명에 따르면, 파서(106)는 홀수 인덱스의 비트들 1, 3, 5를 제1안테나(117)로 놓고 짝수 인덱스의 비트들 2, 4, 6은 제2안테나(117)로 놓음으로써, 공간 다양성을 개선시킨다.
BPSK 및 QPSK 변조시, 종래의 파서와 본 발명에 의한 파서는 같은 동작을 수행한다. 그룹 파싱은 수학식 1에 규정된 s 비트로 된 그룹의 파싱을 수행한다. BPSK 및 QPSK에서 s는 1이다. 따라서, 이것은 비트 방식 파싱과 같게 된다. 그러 나, 16QAM 및 64QAM 변조시, 종래의 파서와 본 발명에 의한 파서는 서로 다른 방식으로 데이터를 파싱한다.
펑춰러
(
puncturer
) 배치
또 다른 양태에 있어서, 본 발명은 파싱 프로세스 다음에 펑춰링 프로세스를 수행하는 송신기를 제공한다. 예를 들어, 도 5는 본 발명에 따른 OFDM MIMO 송신기(100) 예의 동작 블록도를 도시한 것으로, 여기서 펑춰링 프로세스는 파싱 프로세스 다음에 수행된다. 예시한 도 5의 송신기(500)는 도 1의 전형적 송신기(101)를 변형한 것이다.
송신기(500)는 채널 인코더(103), 공간 파서(106), 및 두 개의 데이터 스트림 프로세싱 경로들(502)을 포함한다. 각각의 데이터 스트림 프로세싱 경로(502)는 펑춰러(104), 인터리버(가령, 인터리버들(108A 및 108B)), 성상도 매퍼(110), IFFT 동작부(112), 및 가드 구간 삽입 윈도(114) 및 RF 변조기(116)를 포함한다. 송신기의 파서(106) 및 인터리버(108A/108B) 부분에 있어서, 코딩되고 펑춰링된 비트들이 공간 스트림들과 주파수 톤들에 걸쳐 인터리빙된다.
도시된 바와 같이, 송신기(500)에서, 각각의 공간 데이터 스트림 경로는 펑춰러(104)를 포함하여, (채널 상태에 기반하여) 두 공간 스트림들에 서로 다른 전송 레이트를 인가하게 된다. 일례로, 한 펑춰러(104)는 제1데이터 스트림에 대해 컨볼루션 코드 1/2을 제공하고, 다른 펑춰러(104)는 제2데이터 스트림에 대해 컨볼루션 코드 3/4를 제공한다. 다수의 펑춰러들(104)을 사용하면 더 많은 융통성을 제공하게 된다. 예를 들어, 두 개의 송신 안테나들이 있는 경우, 제1안테나가 제2 안테나 보다 더 양호한 채널을 제공할 때, 그 제1안테나 상으로 높은 전송 데이터 레이트가 얻어질 수 있고, 제2안테나로는 다소 낮은 데이터 전송 레이트가 얻어질 수 있다. 이러한 조합은 본 발명에 따른 MIMO OFDM 시스템을 보다 융통성 있게 만들어, 실질적으로 전송의 최적화를 가능하게 할 것이다.
시뮬레이션 결과
본 발명에 따른 개량된 인터리버 및 파서에 의해 제공되는 성능 향상을 확인하기 위해 발명자들에 의해 시뮬레이션이 수행되어졌다. 이하의 시뮬레이션 결과들은 40 MHz 및 20 MHz 채널들 둘 모두에 대한 것이다. 시뮬레이션 하의 코딩 및 변조 모드가 표 2에 나열되었다.
IEEE 802.11n 채널 모델들인 BLOS, DLOS, ELOS, 및 DNLOS가 시뮬레이tus에 활용되었다. 완벽한 동기 및 손상 없는 RF가 전제되었다. 40 MHz 시뮬레이션시, 완벽한 채널 추정이 전제되는 한편, 20 MHz 시뮬레이션시, 톤 별 채널 추정이 활용된다. MMSE 검출기가 데이터 스트림 분리에 사용되었다. 이 시뮬레이션 결과는 본 발명에 따른 전형적 인터리버가 종래의 인터리버에 비해 0.5 내지 1 dB 이득을 더 성취함을 보이고 있다. 이 시뮬레이션 결과에 의하면, 종래의 인터리버와 비교할 때, 보다 긴 열 로테이션 거리로부터 성능 이득이 얻어진다.
시뮬레이션 결과 중 일부는, 종래의 방법과 비교해 본 발명의 실시예들에 따른 성능 향상을 보이기 위해 도 6의 예에 의해 보여지고 있다. 도 6은 40 MHz BLOS 채널에 있어서, 종래의 인터리버(그 결과는 도 6에서 "종래기술"로 표기됨)와 본 발명에 따른 인터리버(도 6에서 그 결과가 "본 발명"으로 표기됨)를 사용할 때의 시스템 성능 차이를 예시한 시뮬레이션 결과의 예이다. 도 6은 서로 다른 세 변조 및 코딩 세트(MCS) 모드들인 MCS9, MCS11, 및 MCS14 (서로 다른 변조 성상도 및 코딩 레이트들에 대응함)에 대한 예들을 보인 것으로서, 본 발명에 따른 성능이 종래의 신호대 잡음비(SNR) 대 패킷 에러 레이트(PER) 스케일에 대한 종래의 곡선들에 비해 약 0.5 ~1 dB 이득 (0.5~1 dB 왼쪽 이동)을 얻는다.
본 발명은 소정의 바람직한 버전들을 참조하여 자세히 설명되었으나, 다른 버전들 역시 있을 수 있다. 따라서, 첨부된 청구항들의 개념과 범주는 여기 포함된 바람직한 실시예들의 설명에 국한되어서는 안된다.