KR100753118B1 - 콘택홀 형성 방법 - Google Patents

콘택홀 형성 방법 Download PDF

Info

Publication number
KR100753118B1
KR100753118B1 KR1020010038784A KR20010038784A KR100753118B1 KR 100753118 B1 KR100753118 B1 KR 100753118B1 KR 1020010038784 A KR1020010038784 A KR 1020010038784A KR 20010038784 A KR20010038784 A KR 20010038784A KR 100753118 B1 KR100753118 B1 KR 100753118B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
interlayer insulating
film
insulating film
Prior art date
Application number
KR1020010038784A
Other languages
English (en)
Other versions
KR20030002049A (ko
Inventor
박성찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038784A priority Critical patent/KR100753118B1/ko
Publication of KR20030002049A publication Critical patent/KR20030002049A/ko
Application granted granted Critical
Publication of KR100753118B1 publication Critical patent/KR100753118B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 APL 산화막을 층간절연막으로 이용한 콘택홀 형성 방법에 관한 것이다. 본 발명은 층간절연막으로 APL 산화막을 이용하면서 콘택홀 형성 후 스페이서 형상의 식각방지막을 형성하고 식각방지막과 콘택홀 내부에 잔류하는 층간절연막을 동시에 제거함으로써, 전극간 단락을 방지하며, 저유전 특성을 유지할 수 있도록 하는 콘택홀 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 소정 공정이 완료된 기판 상에 이웃하는 다수의 도전패턴을 형성하는 제1단계; 상기 도전패턴 사이를 포함한 전체 구조 상부에 APL 산화막을 이용한 층간절연막을 형성하는 제2단계; 상기 층간절연막을 선택적으로 식각하여 상기 도전패턴 사이에 콘택홀을 형성하는 제3단계; 상기 콘택홀을 포함한 전체 구조 표면을 따라 식각방지막을 형성하는 제4단계; 및 상기 식각방지막과 상기 콘택홀 내부에 잔류하는 상기 층간절연막을 동시에 제거하여 기판 표면을 노출시키는 제5단계를 포함하여 이루어지는 콘택홀 형성 방법을 제공한다.
APL 산화막, SOG, DVS-BCB, Parylene, FPI, PAE, FLARE, Polyimide, DLC.

Description

콘택홀 형성 방법{A forming method of contact hole}
도 1a 내지 도 1c는 종래기술에 따른 콘택홀 형성 공정을 도시한 단면도,
도 2a 내지 도 2c는 본 발명에 따른 콘택홀 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판
22 : 플러그
23 : 소자분리막
24 : 도전패턴
25 : 하드마스크 절연막
26 : 층간절연막
27 : 식각방지막
28 : 콘택홀
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 콘택홀 형성 방법에 관한 것으로, 더욱 상세하게는 APL(Advanced Planarization Layer) 산화막을 층간절연막으로 이용한 콘택홀 형성 방법에 관한 것이다.
층간절연막은 반도체 소자 제조 공정의 필수적인 요소로서, 저유전율을 갖으며 높은 평탄화 특성과 절연특성 등이 모두 요구되어 진다.
256M/1G DRAM 시대에서 Al배선 구조의 축소는 배선의 신뢰성을 확보하기 위해서 즉, 전류밀도의 증가를 억제하기 위해서 더욱 가로 방향 주도로 이루어졌다. 이 때문에 지금까지 없던 고 종횡비(Aspect ratio)의 단차가 출현하고, 보다 고도의 채움 기술이 요구하게 되었다. 또 배선간 폭이 축소됨에 따라 배선간 용량이 증가하게 되고, 이로 인한 배선 지연이 큰 문제가 되어, 저유전율 특성을 갖는 층간 절연막을 이용한 배선간 용량 감소가 절실하게 요청되어지고 있는 실정이다.
통상적으로, 층간절연막은 고밀도 플라즈마(High Density Plasma; 이하 HDP라 함) 산화막 또는 BPSG(BoroPhosphoSilicate Glass) 등을 이용하여 왔다.
그러나, 고집적화가 진행됨에 따라 HDP 산화막과 BPSG 등은 낮은 온도에서 게이트전극 사이의 좁은 틈을 채우는데 한계가 드러나고 있다. 따라서, 새로운 층간절연막 물질에 대한 연구가 활발히 진행되어, SOG(Spin On Glass)와 폴리머계 저유전율 물질 또는 APL(Advanced Planarization Layer) 산화막 등이 개발되었다.
SOG는 막중에 Si-H 결합 또는 실라젠(Silazane) 결함을 포함하고 있어, 급격한 탈수 축합 반응을 완화하여 크랙(Crack)발생을 억제한다. 또, HSQ(Hydrogen SilsesQuioxane) 형태의 SOG에서는 막 밀도를 떨어뜨려 3.0 이하의 저유전율을 얻을 수 있다.
한편, APL 산화막은 SiH4와 과산화수소에 의한 CVD로 형성한 산화막으로서 상당히 우수한 갭-필(Gap-fill) 특성과 막 평탄성을 갖고 있으며, 막중의 함유 수분이 적어 고품질이며, 같은 정도의 평탄화 능력을 갖는 플라즈마 TOES/SOG와 비교했을 경우, 공정을 절반 정도로 줄일 수 있어 제조 비용을 약 58%까지 줄일 수 있는 것으로 알려져 있다.
도 1a 내지 도 1c는 종래기술에 따른 콘택홀 형성 공정을 도시한 단면도이다.
먼저 도 1a에 도시된 바와 같이, 기판(1) 상에 매립된 플러그 등의 도전패턴(2)를 형성한 다음, 전체 구조 상부에 소자분리막(3)을 형성한다. 이어서, 워드라인 또는 비트라인 등의 도전패턴(4)을 형성한 다음, 도전패턴(4) 상부에 적층된 하드마스크 절연막(5)을 형성한 다음, 도전패턴(4) 측벽에 스페이서 형상의 식각방지막(6)을 형성한 후, 전체 구조 상부에 APL 산화막 또는 SOG 등을 이용하여 층간절연막(7)을 형성한 후, 층간절연막(7) 상에 콘택홀을 정의 하기 위한 감광막 패턴(10)을 형성한다.
다음으로 도 1b에 도시된 바와 같이, 감광막 패턴을 마스크로 하여 층간절연막(7)을 선택적으로 식각한다.
그러나, APL 산화막과 SOG 등은 막 자체의 불안정성/불균일성 등이 존재하여 이러한 식각 공정에서 식각정지(Etch stop)나 식각 불균일 등이 발생하게 되는 바, 도시된 '11'과 같이 잔류하게 된다.
이것은, 식각 조건을 변화시키면 일부 해결이 가능하나 이러한 변화는 식각 특성의 변화를 초래하여 결국, 콘택의 모양, 이종막의 선택비 등의 문제가 발생하게 된다.
다음으로 도 1c에 도시된 바와 같이 잔류하는 층간절연막(11) 성분을 제거하기 위하여 식각 또는 세정 공정을 깊게 할 경우, 하드마스크 절연막(5) 및 도전패턴(4)의 손실을 유발하게 되어 결국 후속 후속 공정에 따른 도전물질과의 단락이 발생할 수 있게 된다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 층간절연막으로 APL 산화막을 이용하면서 콘택홀 형성 후 스페이서 형상의 식각방지막을 형성하고 식각방지막과 콘택홀 내부에 잔류하는 층간절연막을 동시에 제거함으로써, 전극간 단락을 방지하며 저유전 특성을 유지할 수 있도록 하는 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 소정 공정이 완료된 기판 상에 이웃하는 다수의 도전패턴을 형성하는 제1단계; 상기 도전패턴 사이를 포함한 전체 구조 상부에 APL 산화막을 이용한 층간절연막을 형성하는 제2단계; 상기 층간절연막을 선택적으로 식각하여 상기 도전패턴 사이에 콘택홀을 형성하는 제3단계; 상기 콘택홀을 포함한 전체 구조 표면을 따라 식각방지막을 형성하는 제4단계; 및 상기 식각방지막과 상기 콘택홀 내부에 잔류하는 상기 층간절연막을 동시에 제거하여 기판 표면을 노출시키는 제5단계를 포함하여 이루어지는 콘택홀 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 2a 내지 도 2c를 참조하여 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 콘택홀 형성 공정을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 기판(21) 상에 매립된 도전패턴(22) 예컨대, 플러그를 형성한 다음, 전체 구조 상부에 소자분리막(23)을 형성한다. 이어서, 워드라인 또는 비트라인 등의 도전패턴(24)을 형성한 다음, 도전패턴(24) 상부에 적층된 하드마스크 절연막(25)을 형성한 다음, 전체 구조 상부에 APL 산화막 또는 SOG 등을 이용하여 층간절연막(26)을 형성한 후, 층간절연막(26) 상에 콘택홀을 정의 하기 위한 감광막 패턴(30)을 형성한다.
여기서, 도전패턴(22)은 통상적인 금속배선 또는 플러그 물질로서 텅스텐, 텅스텐 실리사이드, 티타늄 실리사이드, 코발트 실리사이드, 알루미늄, 구리 또는 폴리실리콘 등을 이용하며, 하드마스크 절연막(25)은 산화막, 질화막 또는 산화질화막을 이용하여 층간절연막(26) 과의 식각선택비를 고려하여 500Å ∼ 5000Å의 두께가 되도록 한다.
또한, 층간절연막(26)은 상기한 APL 산화막 이외에 폴리머 계열의 저유전율 물질 예컨대, FSG(Fluorinated Silicate Glass), 블랙 다이아몬드(Black diamond), HSQ(Hydrogen SilsesQuioxane), HOSP(Hydro Organo Siloxane Polymer; 미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명), SiLK(Silica Low-K; 미합중국 Dow Chemical Company에 의해 제조 판매되는 상표명), DVS-BCB(Divinyl siloxane biszocylclobutene BenzoCycloButene), BCB(벤조사이클로부텐; BenzoCycloButene), FPI(Fluorinated PolyImide), LOSP(Low Organic Siloxane Polymer), Nanoporous(Nanoglass), PAE(Poly Arylene Ether), 메틸 실세스퀴옥산(Methyl SilsesQuioxane; MSQ), 환상중합화된 불소화 중합체 수지(cyclopolymerized florinated polymer resin; 예를 들어 일본 Asahi Glass Co., Ltd.에서 제조 판매하는 상표명 Cytop), 캘리포니아 채츠워스의 PMT-Electrotech사에 의해 판매되는 플로필(Flowfill) 물질, DLC(Diamond Light Carbon) 또는 FLARE(FLuorinated poly ARylene Ethers) : 불소화 폴리아릴 에테르 수지(예를 들어 미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명 FLARE) 등을 이용할 수도 있는 바, 도전패턴(24)의 높이 등을 고려하여 500Å ∼ 10000Å의 두게가 되도록 한다.
다음으로 도 2b에 도시된 바와 같이, 감광막 패턴을 마스크로 하여 층간절연막(26)을 선택적으로 식각한다. 이때, APL 산화막과 SOG 등은 막 자체의 불안정성/ 불균일성 등이 존재하여 이러한 식각 공정에서 식각정지(Etch stop)나 식각 불균일 등이 발생하게 되는 바, 도시된 '29'와 같이 콘택홀 내부에 잔류하게 되는 바, 추가의 세정 공정 등을 실시하여 잔류하는 층간절연막(29)을 제거하지 않고 결과물 표면을 따라 식각방지막(27)을 형성하므로써, 콘택홀 내부에 잔류하는 층간절연막(29) 상부가 평탄하도록 한다.
이때, 식각방지막(27)은 산화막, 질화막 또는 산화질화막 등을 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)을 이용하여 50Å ∼ 1000Å의 두께가 되도록 한다.
한편, 질화막 계열의 하드마스크 절연막(25)과 산화막 계열의 층간절연막(26) 식각은, Ar을 주가스로 하여 CH2F2, C4F8, CHF 3, C5F8 또는 O2로 부터 선택된 가스를 적절히 조합하여 건식식각하는 바, 1 mTorr 내지 100 mTorr의 압력 하에서 고밀도 또는 중간밀도 플라즈마의 식각 반응기에 실시하며, 산화막 계열의 하드마스크 절연막(25)과 폴리머 계열의 저유전율 층간절연막(26) 식각은, Ar, O2, N2, H2, CH4, C2H4, CF 계열의 가스를 적절히 조합하여 사용한다.
다음으로 도 2c에 도시된 바와 같이, 식각방지막(27)과 콘택홀(28) 내부에 잔류하는 층간절연막(29)을 동시에 제거하여 도전패턴(22) 표면을 노출시키는 바, 식각은 상기한 바와 같은 동일한 조건 하에서 실시하며 식각방지막(27)은 도전패턴(24) 측벽에 스페이서 형태로 남아 전극간 단락을 방지하는 역할을 한다.
상기한 바와 같이 이루어지는 본 발명은, 저유전 특성이 우수한 APL 산화막 등을 층간절연막으로 이용하며, 콘택 형성 후 스페이서 형상의 식각방지막을 형성하며, 식각방지막과 콘택홀 내부에 잔류하는 층간절연막을 동시에 제거하도록 함으로써, 전극간 단락을 방지할 수 있으며 전체적인 소자의 유전 특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 금속배선 형성에 따른 공정 마진을 확보함과 동시에 전극간 단락과 저유전 특성을 향상시킬 수 있도록 함으로써, 궁극적으로 제품의 수율 및 전기적 특성을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (7)

  1. 콘택홀 형성 방법에 있어서,
    소정 공정이 완료된 기판 상에 이웃하는 다수의 도전패턴을 형성하는 제1단계;
    상기 도전패턴 사이를 포함한 전체 구조 상부에 APL 산화막을 이용한 층간절연막을 형성하는 제2단계;
    상기 층간절연막을 선택적으로 식각하여 상기 도전패턴 사이에 콘택홀을 형성하는 제3단계;
    상기 콘택홀을 포함한 전체 구조 표면을 따라 식각방지막을 형성하는 제4단계; 및
    상기 식각방지막과 상기 콘택홀 내부에 잔류하는 상기 층간절연막을 동시에 제거하여 기판 표면을 노출시키는 제5단계
    를 포함하여 이루어지는 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각방지막은, 50Å 내지 1000Å의 두께인 것을 특징으로 하는 콘택홀 형성 방법.
  3. 제 1 항에 있어서,
    상기 식각방지막은, 산화막, 질화막 또는 산화질화막 중 어느 하나인 것을 특징으로 하는 콘택홀 형성 방법.
  4. 제 1 항에 있어서,
    상기 층간절연막은, 500Å 내지 10000Å의 두께인 것을 특징으로 하는 콘택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 제3단계 및 상기 제5단계의 층간절연막의 식각은,
    Ar을 주가스로 하여 CH2F2, C4F8, CHF3, C5 F8 또는 O2로 부터 선택된 적어도 어느 하나의 가스를 포함하는 가스를 이용한 건식식각인 것을 특징으로 하는 콘택홀 형성 방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 제3단계 및 상기 제5단계의 층간절연막의 식각은, 1 mTorr 내지 100 mTorr의 압력 하에서 실시하는 것을 특징으로 하는 콘택홀 형성 방법.
  7. 제 1 항에 있어서,
    상기 제4단계의 식각방지막의 형성은, 플라즈마 화학기상증착법을 이용하는 것을 특징으로 하는 콘택홀 형성 방법.
KR1020010038784A 2001-06-30 2001-06-30 콘택홀 형성 방법 KR100753118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038784A KR100753118B1 (ko) 2001-06-30 2001-06-30 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038784A KR100753118B1 (ko) 2001-06-30 2001-06-30 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20030002049A KR20030002049A (ko) 2003-01-08
KR100753118B1 true KR100753118B1 (ko) 2007-08-29

Family

ID=27712692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038784A KR100753118B1 (ko) 2001-06-30 2001-06-30 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100753118B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105362A1 (en) * 2005-11-09 2007-05-10 Kim Jae H Methods of forming contact structures in low-k materials using dual damascene processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060637A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 콘택홀 형성방법
KR20000045359A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 금속배선 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060637A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 콘택홀 형성방법
KR20000045359A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20030002049A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
US5880018A (en) Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100672823B1 (ko) 반도체 장치에서 배선의 형성 방법
KR20040075688A (ko) 전자 디바이스의 제조 방법
TW200522203A (en) Method for fabricating semiconductor device
KR100532446B1 (ko) 반도체 소자의 금속배선층 형성방법
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
KR100704469B1 (ko) 반도체 소자 제조 방법
JP4523351B2 (ja) 半導体装置の製造方法
KR100753118B1 (ko) 콘택홀 형성 방법
KR100778869B1 (ko) 반도체 소자의 콘택 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
US7482266B2 (en) Method of forming composite opening and method of dual damascene process using the same
KR100439111B1 (ko) 반도체소자의 금속배선 형성방법
TW420848B (en) Method of producing dual damascene structure
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR20060075887A (ko) 반도체 소자의 금속 배선 형성 방법
KR20050007641A (ko) 반도체 소자의 구리 금속배선 형성방법
KR20050067828A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20060062809A (ko) 반도체 소자의 제조방법
KR20030056066A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee