KR100749269B1 - 시모스 이미지 센서의 제조방법 - Google Patents
시모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100749269B1 KR100749269B1 KR1020050130488A KR20050130488A KR100749269B1 KR 100749269 B1 KR100749269 B1 KR 100749269B1 KR 1020050130488 A KR1020050130488 A KR 1020050130488A KR 20050130488 A KR20050130488 A KR 20050130488A KR 100749269 B1 KR100749269 B1 KR 100749269B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- image sensor
- cmos image
- pattern
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 13
- 238000012546 transfer Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 7
- 238000007667 floating Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지 센서의 포토 다이오드를 형성하기 위한 딥 N-영역 이온주입공정시 사용되는 이온주입마스크의 오정렬에 의한 딥 N-영역의 불균일성 문제를 해결할 수 있는 시모스 이미지 센서의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막 및 게이트 전극용 도전막을 형성하는 단계와, 상기 게이트 전극용 도전막 상에 포토 다이오드가 형성될 영역의 일측과 정렬되도록 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴을 포함하는 전체 구조 상부의 단차를 따라 절연막을 증착하는 단계와, 상기 절연막 상부에 게이트 전극을 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 이용한 식각공정을 실시하여 상기 절연막을 식각하는 단계와, 상기 제1 포토레지스트 패턴과, 식각된 상기 절연막과, 상기 하드 마스크 패턴을 식각 마스크로 이용한 식각공정을 실시하여 상기 도전막을 식각하여 게이트 전극을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 제거하는 단계와, 상기 포토 다이오드가 형성될 영역이 노출되는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴과, 식각된 상기 절연막과, 상기 하드 마스크 패턴을 이온주입마스크로 이용한 이온주입공정을 실시하여 노출되는 상기 기판 내에 상기 포토 다이오드를 형성하는 단계를 포함하는 이미지 센서의 제조방법을 제공한다.
시모스 이미지센서, 게이트 패턴, 포토레지스트, 포토 다이오드, 딥 N 영역.
Description
도 1은 종래기술에 의한 시모스 이미지 센서의 제조공정을 설명하기 위하여 도시한 평면도.
도 2는 도 1에 도시된 시모스 이미지 센서의 제조공정을 설명하기 위하여 도시한 단면도.
도 3a 내지 도3f는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서의 제조공정을 설명하기 위하여 도시한 공정 단면도.
도 4는 도 3d에 도시된 시모스 이미지 센서의 제조공정 단면도에 따른 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 기판 31 : 소자분리막
32 : 절연막 33 : 폴리실리콘막
34 : 하드 마스크막 35 : 실리콘질화막
36 : 실리콘산화질화막
본 발명은 반도체 기술에 관한 것으로, 특히 시모스(Complementary Metal-Oxide-Semiconductor) 이미지 센서의 포토 다이오드의 딥 N-영역을 형성하기 위한 방법에 관한 것이다.
최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.
카메라 모듈은 기본적으로 이미지 센서를 포함한다. 일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 소자를 말한다. 이러한 이미지 센서로는 전하 결합 소자(Charge Coupled Device, 이하, CCD라 함)와 시모스(CMOS; Complementary Metal-Oxide-Semiconductor) 이미지 센서가 널리 사용되고 있다.
CCD는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미 지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(3개 또는 4개의 MOS 트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.
시모스 이미지센서의 한 픽셀은 입사된 빛에 대응하는 광전하를 발생시켜 전달하기 위한 포토다이오드(PD)와, 포토다이오드(PD)에 의해 제공되는 전하를 플로팅노드(FD)에 전달하기 위한 전달트랜지스터(Tx)와, 플로팅노드(FD)를 리셋시키기 위한 리셋 트랜지스터(Rx)와, 플로팅노드(FD)에 인가된 전압에 응답하여 소스단을 드라이빙 하기 위한 드라이빙 트랜지스터(Dx)와, 드라이빙 트랜지스터(Dx)의 소스단에 접속되어 드라이빙 트랜지스터(Dx)의 의해 소스단을 출력단과 선택적으로 연결하기 위한 선택트랜지스터(Sx)를 구비한다.
도 1은 종래기술에 의한 시모스 이미지센서의 제조공정 평면도이다.
시모스 이미지센서의 한 픽셀은 포토다이오드(PD)와 액티브영역(Active)이 인접하여 배치되고, 전달트랜지스터(TX)와 리셋트랜지스터(RX)와 드라이빙 트랜지스터(DX)와 선택트랜지스터(SX)의 게이트 패턴이 액티브영역(Active)에 배치된다. 또한 픽셀에서 제공되는 데이터 신호를 가공처리하기 위한 주변회로영역의 트랜지스터 게이트 패턴(Logic Tr)과 저항(R)도 픽셀영역의 주변영역에 구비되는데, 도1은 이들 소자를 제조하는 단 공정에서의 평면도이다.
도 2는 도1에 도시된 시모스 이미지센서의 제조공정 단면도이다.
도 2를 참조하여 살펴보면, 종래기술에 의한 시모스 이미지센서의 제조공정 은 소자분리막이 형성된 기판(10)에 절연막(12)을 형성시킨다.
이어서, 폴리실리콘막을 형성하고, 그 위에 포토레지스트을 형성하고, 전달트랜지스터(TX)와 리셋트랜지스터(RX)와 드라이빙 트랜지스터(DX)와 선택트랜지스터(SX)의 게이트 패턴을 형성을 위해 형성된 포토레지스트을 패터닝한다.
이어서 패터닝된 포토레지스트 패턴(14)을 이용하여 폴리실리콘막을 패터닝하여 폴리실리콘 패턴(13)을 형성한다. 이 때 생성되는 폴리실리콘 패턴이 전달트랜지스터(TX)와 리셋트랜지스터(RX)와 드라이빙 트랜지스터(DX)와 선택트랜지스터(SX)의 게이트 패턴을 위한 것이다.
이어서 포토레지스트 패턴(14)을 제거하지 않고, 포토다이오드의 딥 앤형 영역을 위한 포토레지스트을 형성한 다음 패터닝하여 포토레지스트 패턴(15)을 형성한다.
이어서, 잔류된 포토레지스트 패턴(14)과 패터닝된 폴리실리콘막(13)과 포토레지스트 패턴(15)을 베리어로 사용하고 이온주입공정을 진행하여 포토다이오드의 딥 앤형 영역(16)을 형성한다.
이어서 잔류된 포토레지스트 패턴(14)과 포토레지스트 패턴(15)을 제거한다.
이상과 같이 종래 기술에서는 잔류된 포토레지스트 패턴(14)과 패터닝된 폴리실리콘막(13)과 포토레지스트 패턴(15)의 합집합을 이용하여 포토다이오드의 딥 앤형 영역(16)을 형성하였다. 이렇게 함으로서 포토다이오드의 딥 N-영역을 형성하기 위한 포토 레지스트 패턴(15)의 패터닝 마진(patterning margin)을 쉽게 확보할 수 있게 된다.
그러나, 이 경우에 포토다이오드의 딥 N-영역(16)을 형성하는 공정에서 사용되는 불순물이 전달트랜지스터의 하부영역까지 침투하는 것을 잔류된 포토레지스트 패턴(14)이 충분히 막지 못하는 문제점이 생기게 된다.(Y 참조) 특히, 전달트랜지스터의 게이트 패턴을 될 폴리실리콘 패턴(13)의 상부에 있는 포토레지스트 패턴의 잔류량이 유동적이며, 포토레지스트 패턴(15)와의 겹치는 부분도 공정에 따라 변화가 생겨(X 참조) 포토다이오드의 딥 N-영역(16)을 형성하는 공정에서 사용되는 불순물이 전달트랜지스터의 하부영역까지 쉽게 침투하여 많은 문제를 일으키고 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로서, 시모스 이미지 센서의 포토 다이오드를 형성하기 위한 딥 N-영역 이온주입공정시 사용되는 이온주입마스크의 오정렬에 의한 딥 N-영역의 불균일성 문제를 해결할 수 있는 시모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 게이트 절연막 및 게이트 전극용 도전막을 형성하는 단계와, 상기 게이트 전극용 도전막 상에 포토 다이오드가 형성될 영역의 일측과 정렬되도록 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴을 포함하는 전체 구조 상부의 단차를 따라 절 연막을 증착하는 단계와, 상기 절연막 상부에 게이트 전극을 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 이용한 식각공정을 실시하여 상기 절연막을 식각하는 단계와, 상기 제1 포토레지스트 패턴과, 식각된 상기 절연막과, 상기 하드 마스크 패턴을 식각 마스크로 이용한 식각공정을 실시하여 상기 도전막을 식각하여 게이트 전극을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 제거하는 단계와, 상기 포토 다이오드가 형성될 영역이 노출되는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴과, 식각된 상기 절연막과, 상기 하드 마스크 패턴을 이온주입마스크로 이용한 이온주입공정을 실시하여 노출되는 상기 기판 내에 상기 포토 다이오드를 형성하는 단계를 포함하는 이미지 센서의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서의 제조공정 단면도이다.
도 3a에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지 센서의 제조방법은 먼저 소자분리막(31)이 형성된 기판(30)에 절연막(32)을 형성하고, 그 상부에 도전성 실리콘막(33), 바람직하게는 폴리실리콘막을 증착하고, 그 상부에 완충막인 실리콘 산화막(34)을 증착하고, 그 상부에 임플란트 베리어(implant barrier) 하드 마스크인 실리콘 질화막(35)을 증착하고, 그 상부에 리소그래피(lithography) 향상을 위한 반사 방지막(Anti Reflection Coating layer) 역할과, 에치 베리어(etch barrier) 하드 마스크 역할을 겸하는 실리콘 산화 질화막(36)을 증착한다.
이때, 도전성 실리콘막(33)은 1~3KÅ 범위로 형성하고, 실리콘 산화막(34)은 0.1~1.0KÅ 범위로 형성하고, 실리콘 질화막(35)은 1~3.0KÅ 범위로 형성하고, 실리콘 산화 질화막(36)은 0.5~1.0kÅ로 형성한다.
이어서, 전달트랜지스터의 제1 게이트 패턴을 위한 포토레지스트 패턴(20)(도 4의 Tax를 정의함)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 포토레지스트 패턴(20)을 식각 마스크로 하여 실리콘 산화 질화막(36)과 실리콘 질화막(35)을 순차적으로 건식식각한 후, 포토레지스트 패턴(20)을 제거한다.
이어서, 실리콘 산화 질화막(36)과 실리콘 질화막(35)을 베리어로 하여 실리콘 산화막(34)을 습식식각한다. 이때, 도전성 실리콘막(33)의 손실은 전혀 없도록 한다.
이로써, 동도면에 도시된 바와 같이, 실리콘 산화 질화막(36), 실리콘 질화막(35) 및 실리콘 산화막(34) 각각의 패턴(34a, 35a, 36a)이 형성된다.
이어서, 도 3c에 도시된 바와 같이, 향상을 위한 반사 방지막으로 기능하는 실리콘 산화 질화막(37)을 판 전체에 0.5~1KÅ범위로 형성한다.
이어서, 전달트랜지스터(TX)와 리셋트랜지스터(RX)와 드라이빙 트랜지스터(DX)와 선택트랜지스터(SX)의 게이트 패턴을 위한 포토레지스트 패턴 (38a,38b,38c,38d)과 주변회로 영역의 트랜지스터 게이트 패턴과 저항을 위한 포토레지스트 패턴(38e,38f)을 형성한다. 여기서, 포토레지스트 패턴(38a)은 도 4의 Txb로써 게이트 상의 컨택을 위한 패턴이다.
이어서, 도 3d에 도시된 바와 같이, 포토레지스트 패턴(38a,38b,38c,38d, 38e,38f)을 식각 마스크로 하여 실리콘 산화 질화막(37)을 건식식각하고, 실리콘 산화 질화막 패턴(37a)과 실리콘 산화 질화막 패턴(36a)을 배리어로 하여 도전성 실리콘막(33)을 식각한다.
이어서, 도 3e에 도시된 바와 같이, 포토레지스트 패턴(38a,38b,38c,38d, 38e,38f)을 제거하고, 포토다이오드의 딥 N(deep N-type) 영역을 위한 포토레지스트 패턴(39)을 형성한다.
포토레지스트 패턴(39)은 포토레지스트을 도포하고, 딥 앤형 영역을 위해 선택적으로 패터닝하면 되는데, 이 때에 전달트랜지스터의 게이터 패턴 상에 형성된 실리콘 산화 질화막 패턴(36a), 실리콘 질화막 패턴(35a) 및 실리콘 산화막 패턴(34a)으로 인해 패터닝 마진을 여유있게 확보할 수 있다.
이어서 포토레지스트 패턴(39)을 베리어로 하여 이온주입공정을 진행하여 포토다이오드의 딥 N-영역(40)을 형성한다.
이어서, 도 3f에 도시된 바와 같이, 포토레지스트 패턴(39)을 제거하고, HF를 사용한 습식식각공정을 실시하여 실리콘 산화 질화막 패턴(37a)을 선택적으로 제거한다.
이어서 플로팅노드 형성공정과 포토다이오드의 피형 영역을 형성하는 공정을 계속해서 진행한다. 특히, 플로팅 노드 형성을 위한 열공정 전에 세정공정에서 HF 용액을 이용하여 실리콘산화질화막 패턴을 제거하고, 플로팅 노드 형성을 위한 열공정 진행후 포토다이오드를 위한 피형 불순물주입공정을 진행한다.
전술한 공정에서 실리콘 산화 질화막 패턴(34a)/실리콘 질화막 패턴(35a)/실리콘 산화 질화막 패턴(36a)로 적층된 막은 하나의 단일 막으로 구성하여 공정을 진행할 수 있다.
이 때에는 실리콘 산화 질화막과 실리콘 질화막 또는 실리콘 산화 질화막중 하나를 선택하여 공정을 진행하게 된다. 또한 이들 막중 2개의 막을 선택하여 공정을 진행할 수도 있다.
도 4는 도 3d에 도시된 시모스 이미지 센서의 제조공정 단면도에 따른 평면도이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지 센서의 제조방법중 가장 큰 특징은 전달 트랜지스터의 게이트 패턴(TXa,TXb)을 2개로 나누어 제조하는 것이다. 두 개의 패턴중 포토다이오드에 접하는 게이트 패턴(TXa)에는 하드마스크막 패턴을 형성시켜, 포토다이오드의 앤형 불순물영역을 형성하기 위한 베리어막으로 사용하게 된다.
따라서 포토다이오드가 배치될 영역과 전달트랜지스터가 배치될 영역중 오버렙되는 영역만 하드마스크 패턴을 형성시키는 것이다.
이렇게 공정을 진행함으로서, 포토다이오드의 앤형 불순물영역을 형성하는데 공정마진이 향상되고, 오차가 줄어들어 각 픽셀이 보다 신뢰성있게 형성시킬 수 있 다.
따라서 본 실시예에 따라 제조된 시모스 이미지센서는 세츄레이션(saturation) 레벨 증가, 딥 N 임팩트 도즈(N implant dose channeling) 억제에 의한 센스티브티(Sensitivity) 증가, 데드존(Deadzone variation) 변화 감소등의 효과를 기대할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해 포토다이오드의 앤형 불순물영역을 형성하는데 공정마진이 향상되고, 오차가 줄어들어 각 픽셀이 보다 신뢰성 있게 형성시킬 수 있다.
따라서 본 발명에 의해 제조된 시모스 이미지센서의 동작상 신뢰성향상을 기대할 수 있다.
Claims (13)
- 기판 상에 게이트 절연막 및 게이트 전극용 도전막을 형성하는 단계;상기 게이트 전극용 도전막 상에 포토 다이오드가 형성될 영역의 일측과 정렬되도록 하드 마스크 패턴을 형성하는 단계;상기 하드 마스크 패턴을 포함하는 전체 구조 상부의 단차를 따라 절연막을 증착하는 단계;상기 절연막 상부에 게이트 전극을 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 이용한 식각공정을 실시하여 상기 절연막을 식각하는 단계;상기 제1 포토레지스트 패턴과, 식각된 상기 절연막과, 상기 하드 마스크 패턴을 식각 마스크로 이용한 식각공정을 실시하여 상기 도전막을 식각하여 게이트 전극을 형성하는 단계;상기 제1 포토레지스트 패턴을 제거하는 단계;상기 포토 다이오드가 형성될 영역이 노출되는 제2 포토레지스트 패턴을 형성하는 단계; 및상기 제2 포토레지스트 패턴과, 식각된 상기 절연막과, 상기 하드 마스크 패턴을 이온주입마스크로 이용한 이온주입공정을 실시하여 노출되는 상기 기판 내에 딥-N 영역을 형성하는 단계를 포함하는 시모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 하드 마스크 패턴은 실리콘산화막, 실리콘질화막, 실리콘산화질화막의 적층 구조로 이루어진 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 하드 마스크 패턴은 실리콘산화막과 실리콘산화질화막의 적층 구조로 이루어진 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 하드 마스크 패턴은 실리콘질화막과 실리콘산화질화막의 적층 구조로 이루어진 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 하드 마스크 패턴은 실리콘산화막과 실리콘질화막의 적층 구조로 이루어진 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 하드 마스크 패턴은 실리콘산화막, 실리콘질화막 및 실리콘산화질화막 중 적어도 어느 하나의 막으로 이루어진 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 삭제
- 제 2 항에 있어서,상기 실리콘산화막은 0.1~1.0KÅ 범위로 형성하고, 실리콘질화막은 1~3.0KÅ 범위로 형성하고, 실리콘산화질화막은 0.5~1.0KÅ범위로 형성하는 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 8 항에 있어서,상기 도전막은 1~3KÅ 범위의 폴리실리콘막으로 형성하는 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 9 항에 있어서,상기 절연막은 실리콘산화질화막으로 형성하는 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 10 항에 있어서,상기 절연막은 0.5~1.0KÅ의 두께로 증착된 것을 특징으로 하는 시모스 이미지 센서의 제조방법.
- 제 11 항에 있어서,상기 제1 포토레지스트 패턴을 형성하는 단계는,상기 절연막 상에 반사 방지막을 도포하는 단계;상기 반사 방지막 상에 포토레지스트막을 도포하는 단계; 및포토 마스크를 이용한 노광 및 현상공정을 실시하는 단계를 포함하는 시모스 이미지 센서의 제조방법.
- 제 12 항에 있어서,상기 이온주입공정을 실시한 후 상기 제2 포토레지스트 패턴을 제거하는 단계; 및상기 절연막을 제거하는 단계를 더 포함하는 시모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050130488A KR100749269B1 (ko) | 2005-12-27 | 2005-12-27 | 시모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050130488A KR100749269B1 (ko) | 2005-12-27 | 2005-12-27 | 시모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070068641A KR20070068641A (ko) | 2007-07-02 |
| KR100749269B1 true KR100749269B1 (ko) | 2007-08-13 |
Family
ID=38504519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050130488A KR100749269B1 (ko) | 2005-12-27 | 2005-12-27 | 시모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100749269B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058733A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 |
| KR20040095983A (ko) * | 2003-04-29 | 2004-11-16 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
| KR20060077689A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 이미지 센서의 게이트 형성 방법 |
-
2005
- 2005-12-27 KR KR1020050130488A patent/KR100749269B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058733A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 |
| KR20040095983A (ko) * | 2003-04-29 | 2004-11-16 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
| KR20060077689A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 이미지 센서의 게이트 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070068641A (ko) | 2007-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20040129990A1 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| US20080029792A1 (en) | Cmos image sensor and method for fabricating the same | |
| JP2004335588A (ja) | 固体撮像装置及びその製造方法 | |
| US20060138492A1 (en) | CMOS image sensor and method for fabricating the same | |
| CN100499147C (zh) | 图像感测元件及其制作方法 | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| KR20050106937A (ko) | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 | |
| KR100749269B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100869744B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100984913B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100748315B1 (ko) | 이미지센서 제조 방법 | |
| US20070145365A1 (en) | Image sensor | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| KR20060020395A (ko) | 시모스 이미지센서의 제조방법 | |
| KR100815937B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100864844B1 (ko) | 씨모스 이미지센서 제조방법 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100683397B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100866253B1 (ko) | 이미지 센서의 제조방법 | |
| KR100327430B1 (ko) | 고체 촬상 소자의 제조방법 | |
| KR100965220B1 (ko) | 반도체 소자의 제조방법 | |
| KR100847845B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100913326B1 (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20050032442A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110728 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |