KR100749183B1

KR100749183B1 - 유기 핀 그리드 어레이 패키지를 제조하기 위한 표면실장에 의한 핀 부착 방법

Info

Publication number: KR100749183B1
Application number: KR1020020003986A
Authority: KR
Inventors: 아이-창 퉁; 신-핑 흐슈
Original assignee: 피닉스 프리시젼 테크날로지 코포레이션
Priority date: 2002-01-23
Filing date: 2002-01-23
Publication date: 2007-08-13
Also published as: KR20030063733A

Abstract

본 발명은 핀 그리드 어레이 패키지를 제조하기 위해 배선 기판상에 핀을 설치하기 위한 핀부착방법이 개시되는 것이다. 핀을 수용하기 위한 적어도 하나의 접촉패드를 포함하는 전기 회로를 갖는 표면을 구비한 유기 배선 보드가 제공되는 것이다. 솔더(solder) 마스크 층은 보드 표면상에 배치되고 패드가 노출되도록 패턴화된다. 솔더 마스크층은 패드의 어떠한 영역도 덮지 않으며, 패드 주위에 솔더 마스크 층의 외주에 웰을 형성한다. 실질적으로, 핀과 솔더 물질은 웰에서 상기 패드 위에 배치된다. 상기 핀은 솔더 물질을 녹이기에 충분한 온도에 의해 패드에 솔더된다.

핀 그리드 어레이 패키지

Description

유기 핀 그리드 어레이 패키지를 제조하기 위한 표면 실장에 의한 핀 부착 방법{Pin Attachment By a Surface Mounting Method for Fabricating Organic Pin Grid Array Packages}

도 1은 종래 기술의 배선 결합 기술에 기초한 캐비티 다운 칩 캐리어(cavity down chip carrier)의 측단면도이다.

도 2는 종래 기술의 플립 칩 핀 그리드 어레이 패키지(flip chip pin grid arrary package)의 측단면도이다.

도 3a는 종래 기술의 패스 관통 홀 실장형 핀(pass through-hole mounted pin)을 도시한 측단면도이다.

도 3b는 종래 기술의 통과하지 않는 넌-패스 관통 홀 실장형 핀(non-passpass through-hole mounted pin)을 도시한 측단면도이다.

도 3c는 종래기술의 표면 실장형 핀을 도시한 측단면도이다.

도 4a 및 도 4b는 각각 본 발명의 일실시예에 따른 비아-인-패드(via-in-pad)의 구성을 도시한 측단면도 및 평면도이다.

도 4c는 본 발명의 일실시예에 다른 표면 실장형 핀을 도시한 측단면도이다.

도 4d는 공극 구조(formation of void)를 가지는 표면 실장형 핀을 도시한 측단면도이다.

도 5는 본 발명의 일실시예에 따른 솔더 마스크 층(solder mask layer)으로 가려지는 비아(via)와 전기적으로 연결된 패드를 도시한 측단면도이다.

도 6은 본 발명의 일실시예에 따른 일단부에 돌기 구성(dendrite configuration)을 가지는 표면 실장형 핀을 도시한 측단면도이다.

도 7은 본 발명의 일실시예에 따라 핀을 수용하기 위한 리세스(recess)를 가지는 패드를 도시한 측단면도이다.

♣도면의 주요 부분에 대한 부호의 설명 ♣

1 : 유기 배선 기판 2 : 배선 회로 층

3 : 유기 절연 층 4 : 패드

7 : 비아 8 : 솔더 마스크 층

본 발명은 일반적으로 유기 핀 그리드 어레이 패키지(organic pin grid arrary package)에 관한 것이다. 보다 상세하게, 본 발명은 유기 핀 그리드 어레이 패키지를 제조하기 위해 핀을 표면에 설치하는 방법에 관한 것이다.

기능성 및 경제성을 고려하여 회로 보드 상의 전자 부품의 설치를 변경할 수 있는 것이 바람직하지만, 이와 동시에 보드 재설계 또는 다른 좋은 회로 보드 대치 에 대한 경비소요를 피할 수 있는 많은 경우가 있다. 예컨대, 컴퓨터 사용자는 구형 컴퓨터를 교체하기 위해 더 파워플(powerful)하고 적은 전압을 공급하는 마이크로프로세서가 포함되도록 컴퓨터를 업그레이드하는 것을 원한다. 그러나, 이러한 교체를 이루는 것은 대체적으로 어려운데, 이는 일반적으로 현재의 다양한 패키지형 전자 부품들이 표면 실장 기술(surface mounting techniqie) 또는 관통-홀 실장 기술(through-hole mounting technique) 중 하나의 방법으로 프린트형 회로 기판에 솔더되기 때문이다.

회로보드 상에 소켓(socket) 또는 어댑터(adaptor)를 설치하는 것이 보편적이며, 이 소켓 또는 어댑터는 전자 부품 및 회로 보드 사이에서 전자 신호의 상호접속 경로(interconnect routing)를 제공한다. 전자 부품들은 일반적으로 핀 그리드 어레이(pin grid arrary : PGA) 패키지를 사용하는 경향이 있으며, 소켓 또는 어댑터와 접속될 수 있다. 결과적으로, 전자 부품 설치는 단지 오래된 부품을 소켓 또는 어댑터에서 제거한 다음 회로 보드를 더 교체할 필요없이 소켓 또는 어댑터에 새로운 부품을 접속함으로써 연결될 수 있다.

PGA 패키지는 집적 회로를 수용하기 위해 광범위하게 사용되어지며, 패키지의 저부로부터 직교하여 연장된 핀 어레이에 다수의 핀이 허용되기 때문에, 높은 입출력 조건을 가지는 복합 회로(complex circuit)에 필수적이다.

전형적인 종래 기술 PGA-패키지형 집접 회로 칩들은 도 1 및 도 2에 도시된다. 도 1을 참조하면, 전형적인 캐비티 다운 PGA어셈블리(cavity down PGA assembly:100)는 리세스 캐비티(recess cavity:102)를 가지는 플라스틱 배선 기판(plastic wiring substrate:101)(또는 PGA 기판)과, 기판(101)상에 결합된 히트 슬러그(heat slug) 또는 히트 스프레더(heat spreader:103)를 포함한다. 칩(104)은 리세스 캐비티(102) 내측에 히트 스프레더(103) 상에 설치된다. 도체 배선(conductive wire:105)은 기판(101)과 칩(104)을 전기적으로 상호 접속하기 위해 사용된다. 배선 공정(wire bonding) 후에, 캐비티(102)는 환경적 저하에 대항하여 결합 배선(105)과 칩(104)를 덮어씌워 보호하기 위해 엔캡슐런트(encapsulant:106)으로 채워진다. 기판(101)이 소켓 또는 어댑터와 전기적으로 연결될 수 있는, 외부 결합 핀(external connection:107)은, 기판(102)의 상부표면(108) 영역에 적절하게 부착된다. 대안적 구조물에 따르면, 히트 분산을 더 보강하는 것이 필요하다면 히트 스프레더(103)의 배면(backside:109)에 추가 히트 싱크가 부착된다.

종래기술 PGA-패키지형 집접 회로 칩의 다른 실시예는 도 2에 도시되며, 패키지 어셈블리(200)는 솔더 볼(solder ball:203)을 가지고 배선 기판(또는 PGA기판 : 202)상에 설치된 칩(201)을 포함한다. 칩(210) 하부 영역은 민감한 전자 연결(예. 솔더볼 (203))을 위해 엔캡슐런트로 제공되는 하부 충진 레진(underfill resin:204)에 의해 보호하기 위해 덮여진다. 칩을 소켓 또는 어댑터와 전기적으로 연결되게 하는, 외부 연결 핀(205)은, 칩(201)의 상부 표면 영역(206)에 적절하게 부착된다. 또한 온도 분산 성능(thermal dissipating performance)을 더 강화하기 위해, 부가 히트 싱크가기판(202)의 뒤쪽에 직접 부착될 수 있다. 이러한 패키지 타입은 소위 플립 칩-핀 그리드 어레이(flip chip-pin grid arrary) 패키지로 불리 며, 일찌기 미국 특허 제3,921,285(B.Krall)호 및 제4,092,697(R.N.Spaight)호에서 IBM 사에 의해 제안되어 있다.

유기 PGA기판 상에, 핀(107 또는 205)과 마찬가지로, 핀을 부착하기 위한, 보편적인 두 가지의 실시 방법(즉, 관통-홀 실장 및 표면 실장)이 있으며, 도 3에 도시되어 있다. 도 3a는 핀(304)을 수용하기 위한 플랫형 금속(plated metal:303)을 가지며 도체 관통 홀을 갖는 PGA기판(301)의 사용을 포함하여 소위 패스(pass) 관통-홀이라 불리는 패스 관통-홀 설치 방법을 도시하며, 솔더 결합을 형성하기 위해 솔더 물질(solder material:305)이 사용된다.

도 3b는 넌-패스(non-pass) 관통-홀 설치 방법을 도시하는 것으로(즉, 홀이 기판(402)을 관통하지 않는다), PGA기판(401)(도체층(401a) 및 유기 유전층(401b)를 포함)은 핀(404)을 수용하기 위해 플랫 금속(403)을 포함하는 도체 비아(conductive via:402)를 가지며 솔더 결합을 형성하기 위해 솔더 물질(solder material)(405)이 사용된다.

도 3c는 패드(pad:501) 및 솔더 마스크 물질(solder mask material:502) 층이 유기 기판(503)의 표면상에 만들어지는 표면 실장방법을 도시한다. 솔더 마스크 층(502)은 패드(501)의 일부분만을 부분적으로 가리고 핀(505)이 수용되도록 개방부(opening:504)를 남긴다. 패드(501)와 핀(505) 사이에는 솔더 결합을 형성하기 위해 솔더물질(506)이 사용된다.

관통-홀 기술이 가지는 중요한 단점은 관통-솔더을 실행하기 위한 관통홀은 커지지만(예, 지름이 적어도 15 mil 이상 더 커지는), 전자 제품의 소향화에 애를 먹는다. 반대로, 표면실장 방법에서는, 도 3c에 도시된 바와 같이, 솔더 결합 강도가 솔더 결합 높이 h 및 개방부(504) 크기에 적절하지만, 관통-홀 기술에 의해 만들어지는 솔더 결합 보다 보편적으로 많이 약하다. 그렇지만, 표면 실장 방법은, 배선 기판에서 핀을 수용하는 홀을 형성하기 위한 공정 단계를 제외할 수 있는 관통-홀 기술에 비해 저비용 제조 방법이 확실하게 의심된다.

그러므로 솔더 결합의 더 높은 강도, 높은 안정성 및 저비용의 이점들을 나타내는, PGA기판 상에 핀을 표면 실장하기 위한 표면 실장 방법을 제공하는 것이 바람직하다.

그러므로 본 발명의 목적은 유기 PGA기판 상에 핀을 부착하기 위한 표면 실장 방법을 제공하는 것으로, 소켓 또는 어댑터와 전기적으로 상호 접속하기 위해 사용되는 PGA패키지에서 솔더 결합의 강도 개선 및 안정성을 제공할 수 있다.

본 발명의 다른 목적은 솔더 마스크 층이 패드 영역을 전혀 가리지 않는다는 방법을 적용하여, 솔더 마스크 층의 외주(perimeter)에 의해 둘러싸인 웰(well)을 완전하게 채울 솔더물질을 허용하도록 구성된다. 핀을 부착한 후에, 솔더 물질을 덮어씌우고 패드를 완전하게 고정한다.

요약하여, 핀 그리드 어레이 패키지를 제조하기 위한 배선 기판 상에 핀을 설치하기 위한 핀 부착 방법이 개시된다. 본 발명에 따르면, 핀을 수용하기 위한 적어도 하나의 접촉 패드를 포함하는 전자 회로를 갖는 표면을 구비하는 유기 배선 보드가 제공된다. 솔더 마스크 층은 보드 표면 상에 배치되고 패드를 노출시키기 위해 패턴화되며, 솔더 마스크 층은 패드의 영역을 전혀 덮어씌우지 않으며 패드 주위의 솔더 마스크 층의 외주에 의해 웰(well)을 형성한다. 그 결과, 핀과 솔더 물질은 웰에서 패드 위에 배치된다. 그 다음 핀은 솔더 물질을 녹이기에 충분한 온도에 의해 패드에 솔더된다.

본 발명은 유기 PGA기판 상에 핀을 부착하기 위한 표면 실장 방법을 제공하는 것으로, 이 결과 소켓 또는 어댑터와 전기적으로 상호 접속하기 위해 PGA패키지에서 솔더 결합의 강도 개선 및 솔더 결합의 안정성을 제공한다. 그 방법은 이하에서 설명된다.

이제 부터 본 발명의 바람직한 실시예에 따른, 도 4a를 참조하여, 우선 유기 절연 층(organic insulating layer:3)과 분리된 배선 회로 층(2)을 가지는 유기 배선 기판(1)이 제공되며, 적어도 하나의 패드(4)가 그 표면상에 형성된다. 회로층(2)은, 금속(metal), 도체 폴리머(condictive polymer), 레진(resin)에 매입된 금속 파우더(metal powder) 또는 레진(resin)에 매입된 탄소 파우더(carbon powder) 등과 같은, 도체 물질로 이루어진다. 그것은 회로층(2)를 형성하기 위해, 구리(copper), 은(silver), 또는 알루미늄(alumium)과 같은, 금속을 사용하는 것이 바람직하다. 절연층(3)은 유기 물질 또는 섬유-보강(fiber-reinforced) 유기 물질 또는 입자-보강(particle-reinforced) 유기 물질 등(예를 들면, 에폭시 레진 (epoxy resin), 폴리마이드(polymide), 비스멜리마이드 트라아진(bismelimide triazine), 사이나테 에스테르(cyanate ester), 폴리벤조사이클로부틴 (polybenzocyclobutene), 또는 유리 섬유 합성물 등)으로 이루어진다. 패드(4)는 전형적으로 구리와 같은 물질로 형성되며, 일반적으로 대략 1 mil의 두께와 10mil 내지 30mil 범위의 지름을 갖는다. 다음은 니켈 접착 층(5') 및 금 보호층(5")을 포함하는 파퓰러 배리어층(popular barrier layer:5)이 패드(4)를 덮도록 형성된다. 그러나, 배리어 층(5) 또한 니켈(nikel), 팔라듐(palladium), 은(silver), 주석(tin), 니켈(nikel)/팔라듐(palladium), 크롬(chromium)/티타늄(titanium), 팔라듐/금, 또는 니켈/팔라듐/금 등으로 이루어지며, 전기도금(electroplating), 무전해도금(electroless plating), 또는 물리적 증착(physical vapor deposition) 등에 의해 형성될 수 있다. 패드(4) 하부의 도체 비아(via:7)는 패드(4)와 도체 트레이스(conductive trace:2) 사이에서 전자 신호의 경로(routing)를 정하기 위해 이루어진다. 이러한 경우에, 패드(4)는 소위 비아-인 패드(via-in-pad)로 불리워진다. 그것은 솔더 마스크 층(8)이 회로를 보호하고 절연을 제공하기 위해 배선 기판(1)의 표면상에 증착된다. 솔더 마스크 층(8)은 패드(4)의 영역을 전혀 가리지 않는다는 것에 주목할 수 있는 반면, 도 3c에 도시된 종래의 경우에서는 솔더 마스크 층(502)이 패드(501) 표면 영역을 덮어씌운다. 그러므로, 도 4b에 도시된 바와 같이, 솔더 마스크 층(8)의 외주(9)는, 솔더 마스크 층(8)의 외주(9)와 패드(40)의 외주(10) 사이에서의 거리 d를 갖는 패드(4)상에서가 아니고, 유기 절연 층(3)의 표면 전체이다. 마스크층(8) 외주(9)는 일반적으로 웰을 형성하며 실질적으로 핀 표면을 실장하기 위한 영역을 정의한다.

그 다음, 도 4c에 도시된 바와 같이, 핀(11)이 패드(4)에 솔더된다. 핀(11)은 일반적으로 주로 구리로 이루어진 금속 리드(metal lead)이며, 니켈부착층과 골드 보호층을 포함하는 파퓰러 배리어 층 표면상에 만들어진다. 배리어층 또한 니켈(nikel), 팔라듐(palladium), 은(silver), 주석(tin), 니켈(nikel)/팔라듐 (palladium), 크롬(chromium)/티타늄(titanium), 팔라듐/금, 또는 니켈/팔라듐/금 등으로 이루어지며, 전기도금(electroplating), 무전해도금(electroless plating), 또는 물리적 진공 증착(physical vapor deposition) 등에 의해 형성될 수 있다. 핀(11)과 패드(4) 사이에서 솔더 결합은 다양한 방법으로 형성될 수 있다. 예를 들어, 우선 솔더 물질(12) 및/또는 플럭스(flux)가 스크린 프린팅 방법(screen printing method) 등과 같은 방법을 사용하는, 패드(4) 상에 증착된다. 결과적으로, 리플로우 온도(reflow temparature)로, 핀(11)의 단부가 패드(4)상에 배치된 플럭스를 가지고 코팅되므로, 솔더 결합을 냉각하는 데 적용된다. 다른 예는 솔더 물질(12) 및/또는 플럭스가 우선 핀(11)의 단부중 하나에 증착된다는 것이다. 다음, 리플로우 온도에서, 솔더 물질(12)을 포함하는 핀(11)은 플럭스를 가지고 코팅된 패드(4)상에 배치되므로, 솔더 결합을 냉각하는 데 적용된다. 다른 실시예는 솔더 물질(12) 및/또는 플럭스가 핀(11) 일단부에 먼저 증착된다. 다음, 솔더물질을 포함하는 핀이 플럭스로 코팅되는 패드(4)상에 배치되므로, 리플로우 온도에서, 솔더 결합의 냉각이 적절하게 이루어진다. 또 다른 실시예에서는 솔더물질(12) 및/또는 플럭스가 패드(4) 및 핀(11) 단부 모두에 증착될 수 있다는 것이다. 다음 핀(11) 및 패드(4)가 리플로우 온도로 솔더된다. 그러나, 전술한 모든 실시예에서, 일단 골드층 영역이 솔더 물질과 접촉하면, 골드 영역은 솔더 물질에 의해 분해된다. 또한, 솔더 물질(12)은 납(lead), 주석(tin), 은(silver), 구리(copper), 비스무스(bismuth), 안티몬(antimony), 아연(zic), 니켈(nikel), 알루미늄 (aluminum), 마그네슘 (magnesium), 인듐(indium), 텔루륨(tellurium), 및 갤륨 (gallium) 등을 포함하는 그룹으로부터 선택된 요소의 혼합에 의해 이루어진 합금이다. 솔더 공정후에, 잔류하는 플럭스를 제거하기 위해 클린징 공정(예, 초음파 클린징)이 수행된다. 그 수행 동작에 따라, 배선 기판의 표면상에 부착된 패드의 강도가 핀(11) 및 배선 기판(1) 사이에서 솔더 결합보다 일반적으로 더 강하며, 본 발명에 따라 패드(4)를 완전하게 이어주는 솔더 물질(12)을 가지는 패드 상에 핀(11)의 솔더 결합 개선에 중요하다.

본 발명에 따르면, 도 4c에 도시된 바와 같이, 패드(4)의 측벽(13)이 패드(4)의 중심을 행해 약간 경사지며, 전형적인 감광-에칭(photpresist-etching) 방법에 의해 세밀하게 이루어질 수있다. 이러한 경우, 핀(11)과 패드(4) 사이에서의 솔더 결합의 단락 강도(break strength)가 더 증가될 수 있으므로, 경사진 측벽(13)은 솔더 물질(12)과 핀(11) 사이에서 접촉영역을 증가시킬 수 있으므로 높은 부착강도를 증가시킬 수 있고, 또한 경사진 측벽(13) 하부의 솔더 물질(12)은 솔더 물질(12)에 상승력이 가해질때(즉, 패드(4)의 표면에 일반력(normal fore)) 휘어진다.

특히, 솔더 마스크 층(8)은 경사진 측벽(14)을 유지하기 위해 처리되어 있으 며, 리세스(15)를 용이하게 채우기 위해 솔더 물질(12)을 제공한다. 또한, 거리 d가 적절하게 제어되므로, 거리 d가 너무 작으면 솔더 물질(12)로 리세스(15)를 완전하게 채우는 것이 어려우며, 거리 d가 너무 크면 솔더 물질(12)이 흘러서 튀어나오게 되어 솔더 물질(13)과 핀(11) 사이에서 접촉영역을 감소시킨다.

예를 들어, 도 4d에 도시된 바와 같이, 만약 솔더 마스크 층(8)이 볼록한 측벽(16)을 가지면, 솔더 물질(12)은 리세스(15)를 채우는 것이 어려우므로, 솔더 결합의 안정성을 현저하게 떨어뜨리는 동공(17)이 형성되기 쉽다. 일반적으로, 측벽(14,16)의 형태는 자외선 노출시간을 조정하고 본 기술에서 당업자에 의해 쉽게 인식될 수 있는 시간을 개발함에 의해 만들어질 수 있다.

본 발명의 바람직한 실시예에 따르면, 본 발명의 표면 실장 방법의 응용은 비아-인-패드에 제한받지 않고 어떠한 종류의 패드에도 사용될 수 있다. 예를 들면, 도 5를 참조하여, 비아(2)에 연결된 도체 트레이스(19)를 가지는 다른 패드(18)에 서는, 솔더 마스크 층(8)이 증착되고 패드(18) 영역은 전혀 가리지 않지만 도체 트레이스(19) 영역은 가린다. 전술한 바와 같이, 핀은 또한 본 발명의 표면 실장 방법을 사용함으로써 패드 상에 부착될 수 있다.

본 발명의 바람직한 실시예에 따르면, 핀(11)은 어떠한 형태 또는 구성에 제한되지 않는다. 예를 들어, 도 6에 도시된 바와 같이, 그 일단부에 돌기(22)를 갖는 핀(21)은 높은 부착 강도를 제공하기 위해 솔더 물질(12)과 핀(21) 사이에서 접촉영역을 증가시킬 수 있다.

패드(4) 또한 어떠한 형태 또는 구성일 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 핀(11a)를 수용하기 위한 리세스(24)를 갖는 패드(23)는, 높은 부착 강도를 얻고 솔더 결합의 결합강도를 보강하기 위해 솔더물질(12)과 핀(11a) 사이에서 접촉영역을 증가시킬 수 있다.

본 발명의 중요한 특징은 하나 또는 그 이상의 특별한 실시예를 참고하여 설명되며, 본 기술에서 당업자는 본 발명에서 가능한 많은 변형 및 다양성을 인식할 것이다. 그러므로, 본 발명의 범주는 이하 청구항에 의해서만 된다.

따라서, 본 발명은, 유기 PGA기판 상에 핀을 부착하기 위한 표면 실장 방법을 제공하므로서, 소켓 또는 어댑터를 가지고 전기적으로 상호 접속되도록 사용되는 PGA패키지에서 솔더 연결의 강도 개선 및 솔더 연결의 안정성을 제공할 수 있다.

Claims

유기물 핀 그리드 어레이 패키지(organic pin grid array package)를 만들기 위해 표면 실장(surface mounting)에 의한 핀 부착 방법(pin attachment method)에 있어서,

핀을 수용하기 위한 적어도 하나의 접촉 패드(contact pad)를 포함하는 전자 회로를 갖는 표면을 구비한 유기 배선 보드(organic wiring board)와,

상기 보드 표면상에 배치되고 상기 패드가 노출되도록 패턴화되며 상기 패드 영역을 전혀 가리지 않는 솔더 마스크 층(solder mask layer) - 상기 패드 주위에 상기 솔더 마스크 층 외주에 웰을 형성함 -과,

상기 웰의 상기 패드 위에 배치되는 핀과 솔더 물질을 포함하며,

상기 핀이 상기 솔더물질을 녹이기에 충분한 온도로 상기 패드에 솔더되는 핀부착방법.
제1항에 있어서,

상기 핀은 금속 리드인 핀 부착 방법.
제1항에 있어서,

니켈 부착층(adhesive layer of nickel)과 금 보호층(protective layer of gold)을 포함하는 배리어층(barrier layer)이 상기 핀의 표면상에 만들어지는 핀 부착 방법.
제1항에 있어서,

상기 솔더 물질은 납(lead), 주석(tin), 은(silver), 구리(copper), 비스무스(bismuth), 안티몬(antimony), 아연(zic), 니켈(nikel), 알루미늄(aluminum), 마그네슘(magnesium), 인듐(indium), 텔루리움(tellurium), 및 갤륨(gallium)을 구성하는 그룹으로부터 선택된 요소의 혼합으로 이루어진 합금인 핀 부착 방법.