KR100747511B1 - 다결정 박막 트랜지스터 평판표시장치 제조방법 - Google Patents

다결정 박막 트랜지스터 평판표시장치 제조방법 Download PDF

Info

Publication number
KR100747511B1
KR100747511B1 KR1020050082647A KR20050082647A KR100747511B1 KR 100747511 B1 KR100747511 B1 KR 100747511B1 KR 1020050082647 A KR1020050082647 A KR 1020050082647A KR 20050082647 A KR20050082647 A KR 20050082647A KR 100747511 B1 KR100747511 B1 KR 100747511B1
Authority
KR
South Korea
Prior art keywords
metal
amorphous silicon
layer
glass substrate
molecules
Prior art date
Application number
KR1020050082647A
Other languages
English (en)
Other versions
KR20070027245A (ko
Inventor
이영호
이병일
장택용
Original Assignee
주식회사 테라세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라세미콘 filed Critical 주식회사 테라세미콘
Priority to KR1020050082647A priority Critical patent/KR100747511B1/ko
Priority to JP2006229871A priority patent/JP4815600B2/ja
Priority to TW095132080A priority patent/TWI304229B/zh
Priority to US11/513,990 priority patent/US7439116B2/en
Publication of KR20070027245A publication Critical patent/KR20070027245A/ko
Application granted granted Critical
Publication of KR100747511B1 publication Critical patent/KR100747511B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에서는 금속을 이용한 결정화를 통한 다결정 박막트랜지스터 표시기판의 제조방법에 있어서, 비정질 실리콘층에서 결정화핵을 형성하기 위한 금속입자에 의해 박막트랜지스터의 전기적 특성 저하가 방지되도록 적절한 분포밀도를 갖는 금속입자가 배치된 금속층을 형성시키는 다결정 박막트랜지스터 표시기판의 제조방법이 제공된다.
이를 위한 본 발명은 유리기판을 화학흡착을 위한 반응온도로 가열시키고, 금속이 포함된 소스가스를 공정공간으로 도입하여 비정질 실리콘이 형성된 유리기판에 금속분자를 화학흡착시키는 금속분자 흡착단계: 상기 화학흡착에 의해 균일한 분포도를 갖는 금속분자가 유리기판위의 비정질 실리콘층 위에 배치됨과 아울러 금속분자가 점유하는 평면경계 영역내로 다수의 비정질 실리콘 입자들이 포함되어, 상기 금속분자의 점유영역에 의해 하나의 금속원소당 실리콘 입자들의 군집영역이 배치되는 금속분포영역 형성과 아울러 화학흡착되지 않은 잉여 분자를 퍼지하여 제거하는 단계: 상기 금속분자가 배치된 상태에서 유리기판을 열분해온도로 가열시키거나 또는 열분해가 일어나지 않은 온도에서 공정공간으로 반응가스를 도입 반응시켜, 상기 금속분포영역에서 금속원소만을 취득하여 저농도 균일 분포를 갖는 금속층을 얻는 금속층형성단계가 포함되어 이루어진다.

Description

다결정 박막 트랜지스터 평판표시장치 제조방법{TFT Display Panel Manufacturing Method}
도 1 은 본 발명에 따른 금속층을 형성하기 위해 적용되는 ALD(Atomic Layer Deposition) 응용장치를 나타낸 개념도,
도 2 는 니켈분자가 비정질 실리콘층 위에 소정의 점유영역을 가지면서 화학흡착된 것을 나타낸 개념도,
도 3 은 본 발명에 따른 금속층의 형성단계를 나타낸 측면 개념도이다.
본 발명은 금속을 이용한 결정화를 통한 다결정 박막트랜지스터 표시기판의 제조방법에 있어서, 비정질 실리콘층에서 결정화핵을 형성하기 위한 금속입자에 의해 박막트랜지스터의 전기적 특성 저하가 방지되도록 적절한 분포밀도를 갖는 금속입자가 배치된 금속층을 형성시키는 다결정 박막트랜지스터 표시기판의 제조방법에 관한 것이다.
주지된 바와 같이 근래에 들어 디스플레이 소자로서 가장 널리 사용되는 평판표시소자로는 예를 들어, 액정을 이용한 LCD(Liquid Crystal Display) 소자이다.
이러한 LCD는 CRT와는 달리 자기발광성이 없어 후광이 필요하지만 동작 전압이 낮아 소비 전력이 적고, 무게와 부피 면에서 휴대용으로 쓰일 수 있어 널리 쓰이는 평판 디스플레이이다.
상기 LCD는 색상을 표현하기 위해서는 컬러필터를 사용하는데, 필터의 픽셀 단위는 RGB의 3개 서브픽셀로 구성되며, 이러한 개개의 셀을 통해 색상을 표현하기 위하여 매트릭스 컨트롤방식이 채택되고 있다.
이 중 능동 매트릭스(active matrix) 방식 LCD는 각 화소마다 적,녹,청색 신호를 처리할 수 있는 3개의 트랜지스터를 사용함으로써 선명한 색상을 얻으며, TFT(Thin Film Transister) LCD가 대표적이다.
이러한 이유에서 LCD 제조공정은 반도체 제조공정의 그것과 범주를 같이하여, LCD기판의 표면에 예를들어 ITO(Indium Tin Oxide)의 박막 및 전극패턴을 형성하기 위해 반도체 제조공정의 경우와 같이 포토리소그라피(photo lithography) 기술이 사용되고 있는 것이다.
반면, 웨이퍼와 달리 유리를 기판으로 하는 근본적인 이유로부터 반도체 제조공정과는 차이를 보이게 된다.
이를 좀 더 상세히 설명하면, 기판 위에 실리콘막을 형성하기 위한 실리콘 가스(SiH4)의 열분해에 의한 증착은 600℃ 이상의 고온을 요구하는데, 유리기판은 450℃~500℃에서 변형이 일어나게 되므로, 반도체 제조공정의 증착공정을 바로 적용할 수 없다.
이에 따라, 일반적으로 플라즈마 증착(PECVD:Plasma Enhanced Chemical Vapol Deposition)이 수행되며, 이는 350℃ 이내의 온도에서 실리콘을 증착시킬 수 있으므로, 유리기판을 사용할 수 있게 되는 것이다.
그러나, 이때 형성되는 실리콘 박막은 비정질 실리콘(armophous-silicon)이라는 한계가 있는데, 이것은 상기 메트릭스 컨트롤방식에 있어서 비정질 실리콘 박막트랜지스터를 사용하여 화소를 구동하고 있으며, 구동회로는 단결정 실리콘 웨이퍼에 회로를 구성하여 따로 연결시켜야 하는 것이다.
즉, 비정질 실리콘은 전자이동도가 낮아 고속동작 회로에는 사용할 수 없는 문제가 있으며, 비정질 실리콘 TFT를 사용하는 LCD는 기판에 픽셀 트랜지스터를 형성하고 기판 주변에 TCP(Tape Carrier Package) 구동IC를 이용하여 유리기판과 PCB를 연결하여야 하는 것이다.
이러한 경우 구동IC와 실장 비용이 상승하는 문제점과, TCP구동IC와 PCB의 연결부위 또는 TCP구동IC와 유리기판 사이의 연결부위가 기계적, 열적충격에 취약하고 접촉저항이 커지는 문제점이 있으며, LCD 패널의 해상도가 높아짐에 따라 신호선과 주사선의 패드 피치가 짧아져 TCP 본딩 자체가 어려워지는 문제점이 있는 것이다.
결국, 대면적화 고화질화되는 평판표시소자의 추세로 볼 때 비정질 실리콘 TFT는 속도가 느리고 크기가 커서 이러한 요구조건을 만족시키는 데 한계가 있다.
이에 따라, 관건은 유리기판위에 형성된 비정질 실리콘을 결정질 실리콘으로 전환하는 것이며, 공연실시된 수단으로는 고상결정화(SPC), 레이저 결정화(ELC), 금속유도결정화(MIC),금속유도측면 결정화(MILC) 방식이 있다.
이 중 생산성과 기판의 대면적화에서 현재 주목받고 있는 것은 금속유도결정화나 금속유도측면 결정화 방식과 같은 특정한 종류의 금속층을 비정질실리콘에 증착하거나 첨가한 후, 열처리하여 유리기판이 손상되지 않는 저온에서도 비정질실리콘을 결정화하는 것이다.
이때 금속입자 자체인 결정핵에 의한 것을 MIC라 칭하고, 이 MIC에 의하여 결정화된 실리콘의 바운더리가 새로운 결정핵으로 작용하여 실리콘의 결정화가 측면으로 진행되면서 이루어지는 것을 MILC라 칭하는 것이다.
그러나, 이러한 금속유도결정화나 금속유도측면결정화에 의한 다결정 박막트랜지스터에 있어서 실제로는 채널영역에 확산된 금속이 다량으로 분포되고 있음이 확인되어 금속오염문제도 역시 심각하다는 문제점이 있다.
즉, 채널영역으로의 금속불순물의 오염은 누설전류 발생에 큰 영향을 미치게 되어 전계효과이동도와 문턱전압특성을 저하시키고, 따라서 다결정 실리콘 박막트랜지스터의 전기적 특성을 저하시키게 되었던 것이다.
결국, 유리기판의 물성에 의해 고온열처리가 불가능하여 저온열처리를 수행할 수 없는 실정에서, 저온 열처리를 수행하기 위한 금속촉매층의 형성은 불가피한데, 투입 촉매금속은 채널영역의 오염물질로서 작용하는 딜레마에 처하게 되었던 것이다.
이를 개선하기 위한 것으로는, 예를 들어 오프셋에 의해 채널영역외측으로 이를 포위하는 별도의 영역을 두어 채널영역으로의 금속물질 침투를 방지시키고자 한 것이 안출되어 있다(특허출원 제1998-0003781, 명칭:박막트랜지스터 제조방법).
그러나, 이러한 오프셋 영역을 두기위하여는 오프셋 패턴을 별도로 형성시키는 공정이 추가되는데, 이러한 박막트랜지스터의 주요부분이 패턴의 형성이고, 이러한 패턴의 중복적인 형성인 공정의 추가에 의해 생산성 하락이 불가피한 것으로, 보다 근본적인 문제의 해결이 요구된다.
또 다른 문제점으로는, 스퍼터링에 의한 금속촉매층의 형성으로써, 이것은 특히 니켈을 타겟으로 할 경우 대면적화되는 표시기판에 대응할 수 없다는 문제점이 있는 것이다.
즉, 스퍼터링은 공정공간에 타겟인 니켈패널을 배치시키고, 기판 사이에 플라즈마를 형성시켜 기판으로 분해된 니켈입자가 흡착되는 것을 이용하고 있다.
이를 위해 공정공간(진공)으로 아르곤 가스가 도입되고, 전자기장에 의해 기판으로 니켈입자가 흡착되는데, 니켈자체가 강자성체이어서 공정공간 내부에 자기장을 형성시키는 것이 곤란하게 되는 것이다.
이를 개선하기 위하여 타겟(니켈)의 자장 도메인을 수직으로 배열하여, 공정공간으로 자장이 형성되도록 한 것이 공연실시되어 있으나, 이러한 타겟은 300mm 정도가 초과되는 변의 길이를 갖게 형성하는 것이 현행 기술로는 곤란한 것으로 알려져 있는 것이다.
따라서, 대면적화되는 표시기판에서는 금속층의 형성에 있어서, 스퍼터링의 대체방법이 적용되어야 할 것이 요구되고 있는 것이다.
이에 본 발명은 상기 문제점을 개선하기 위하여 안출된 것으로, 비정질 실리 콘층에서 결정화핵을 형성하기 위한 금속입자의 적절한 분포를 유지하는 금속층을 형성시킴으로써, 저농도의 금속입자 분포도를 갖으면서도 균일한 분포도를 갖게 유리기판상에 금속층을 형성시켜 이 금속에 의해 비정질실리콘의 결정화 속도를 증대하고 결정화온도를 저감시키면서 금속입자에 의한 오염을 근본적으로 경감시킨 다결정 박막 트랜지스터 표시기판 제조공정을 제공함에 그 목적이 있는 것이다.
이를 위한 본 발명은 금속층의 형성에 있어서, 열분해가 일어나지 않는 온도를 가진 공정공간으로 비교적 큰 크기를 갖는 금속화합물분자(가스)를 도입시켜 유리기판에 화학흡착시키고, 이에 의해 균일한 분포도를 갖는 금속분자가 유리기판위의 비정질 실리콘층 위에 배치됨과 아울러, 금속분자가 점유하는 평면경계 영역내로 다수의 비정질 실리콘 입자가 포함되고, 이 금속분자에서 금속원자를 제외한 다른 함유원자를 제거시켜, 결국 상기 하나의 금속분자가 점유하는 평면영역인 다수의 실리콘 입자들의 군집영역에 하나의 금속입자만이 배치되도록 한 것이다.
이에 의해 균일하면서도 저농도의 극박막으로서 금속층을 얻을 수 있는 것이다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 갖는 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일뿐, 이 발명의 기술적 사상이 반드시 이 실시예만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경 및 균등한 타의 실시예가 가능한 것이다.
예시도면 도 1 은 본 발명에 따라 단일 원자층보다 얇은 금속층을 유리기판에 형성하기 위해 응용되는 ALD(Atomic Layer Deposition) 장치를 나타낸 개념도이고, 예시도면 도 2 는 니켈분자가 비정질 실리콘층 위에 소정의 점유영역을 가지면서 화학흡착된 것을 나타낸 개념도이며, 예시도면 도 3 은 본 발명에 따른 금속층의 형성단계를 나타낸 측면 개념도이다.
본 발명은 유리기판상에 비정질 실리콘을 증착한 다음 이를 결정화 시키기 위하여 금속층을 형성시키는 다결정 박막트랜지스터 표시기판의 제조방법에 있어서:
유리기판을 열분해가 일어나지 않는 온도이면서 화학흡착을 위한 반응온도로 가열시키고, 금속이 포함된 화합물로서 소스가스를 공정공간으로 도입하여 비정질 실리콘이 형성된 유리기판에 금속분자를 화학흡착시키는 금속분자 흡착단계:
상기 금속분자의 화학흡착에 의해 균일한 분포도를 갖는 금속분자가 유리기판위의 비정질 실리콘층 위에 배치됨과 아울러 금속분자가 점유하는 평면경계 영역내로 다수의 비정질 실리콘 입자들이 포함되어, 상기 금속분자의 점유영역에 의해 하나의 금속원소당 실리콘 입자들의 군집영역이 배치되는 금속분포영역 형성단계:
상기 금속분포영역 형성단계에는 화학흡착되지 않은 잉여 소스가스를 퍼지하여 제거하는 잉여가스 제거단계가 포함되며:
상기 금속분자가 배치된 상태에서 유리기판을 열분해온도로 가열시켜 비정질 실리콘과 화학흡착된 금속원소 외의 라디칼을 열분해하거나, 반응가스를 도입하여 비정질 실리콘과 화학흡착된 금속원소 외의 라디칼과 반응시킨 다음 이를 퍼지 제거하여 상기 금속분포영역에서 금속원소만을 취득하여 저농도 균일 분포를 갖는 금속층을 얻는 금속층형성단계가 포함되어 이루어진 다결정 박막트랜지스터 표시기판의 제조방법이다.
여기서, 상기 소스가스에 포함되는 금속은 Ni, Al, Ti, Ag, Au, Co, Sb ,Pd, Cu 중 어느 하나 또는 둘 이상의 조합인 것을 특징으로 한다.
여기서, 상기 금속층은 ALD(Atomic Layer Deposition)에 의해 수행되는 것을 특징으로 한다.
또한, 금속층은 1싸이클의 ALD에 의해 단일원자층 두께 이하로 수행되는 것을 특징으로 한다.
상술된 바와 같이 본 발명은 비정질 실리콘층에서 결정화핵을 형성하기 위한 금속입자의 적절한 분포를 유지하는 금속촉매층의 형성시킴으로써, 저농도의 금속입자 분포도를 갖으면서도 균일한 분포도를 갖게 유리기판상에 금속촉매층을 형성시켜 채널영역의 오염을 근본적으로 경감시킨 다결정 박막 트랜지스터 표시기판 제조공정이 제공된다.
즉, 전술된 바와 같이, 저온 열처리를 수행하기 위하여 비정질실리콘의 금속 촉매층의 형성은 불가피하고, 이때 투입 촉매금속은 채널영역의 오염물질로서 작용하는 필연적인 조건하에서 가장 기초적으로 접근되어야할 과제는, 비정질 실리콘층에서 결정화핵을 형성하기 위한 금속입자의 적절한 분포를 유지하는 금속촉매층의 형성이다.
이를 통해 저농도의 금속입자 분포도를 갖으면서도 균일한 분포도를 갖게 유리기판상에 금속촉매층을 형성시킬 경우, MIC에 의한 결정핵과 MILC에 의한 측면유도진행 등과 같이, 금속입자에 의한 채널영역의 오염이 근본적으로 방지될 수 있는 것이다.
이를 위한 본 발명은 유리기판에 금속입자를 증착시키되, 금속분자의 크기를 이용하여 금속분자가 점유하는 영역으로 다수의 비정질 실리콘 입자들의 군집영역을 확정시킨 다음, 금속분자에서 금속외의 구성물질을 제거하여 상기 군집영역에서 하나의 금속입자만이 배치되도록 한 것이다.
또한, 화학흡착방식을 이용하여 특히 니켈금속층이 적용될 경우 스퍼터링에서 얻을 수 없는 표시기판의 대면적화에 충분히 대응될 수 있는 방법을 제공한다.
아울러, 일반적인 CVD방법이나 ALD(atomic Layer Deposition)과 같은 방법으로 얻을 수 없는 원자층 이하의 얇으면서도 균일한 도포를 가능케 한다.
이러한 본 발명을 비정질실리콘층 위에 니켈금속층을 형성하기 위한 실시예를 통해 설명하면, 먼저 본 발명에 따른 금속층을 형성하기 위한 장치는 예시도면 도 1 과 같은 ALD(Atomic Layer Deposition) 장치가 응용된다.
즉, 공정공간을 제공하는 반응챔버(10)가 형성되고, 여기에 금속분자를 화학 흡착시키기 위한 소스가스와 흡착된 금속분자가 열분해되어 반응되기 위한 반응가스를 반응챔버로 공급하기 위한 소스가스 공급장치(12)와 반응가스 공급장치(14)가 연결된다.
상기 각 공급장치와 반응챔버(10)는 공급관으로 연결되며, 미세 박막을 흡착시키기 위하여 하이스피드 밸브(미도시)가 매개되며, 잉여 가스를 배출하기 위한 배기로(16)와 퍼지가스 공급장치(18)가 연결된다.
한편, 반응챔버에는 유리기판(100)의 열분해를 수행하기 위한 가열장치(20)가 설치되며, 보트는 반응챔버로의 유리기판 투입을 위해 승강장치(미도시)가 설치된다.
그리고, 반응챔버에는 환원물질을 여기시키기 위하여 플라즈마 환경을 조성하기 위한 플라즈마 발생장치가 장착될 수 있다.
그러나, 본 발명이 이러한 장치 개념에 반드시 국한되는 것은 아니고, 예를 들어 캐리어 가스를 이용할 경우, 각 가스 공급장치가 달라질 것이고, 도시된 것은 그 개념을 설명하기 위한 유리기판 한매를 처리하는 매엽식의 처리장치이나, 다수의 유리기판을 처리하기 위한 배치식 처리장치가 적용될 경우, 가열장치나 보트의 구조가 달라질 것이다.
이를 통해 니켈금속층이 본 발명에 따라 비정질 실리콘층 위에 형성되는 것을 살펴보면, 예시도면 도 2 는 Ni(CP)2에 의해 니켈분자가 비정질 실리콘 위에 소정의 점유영역을 가지면서 화학흡착된 것을 나타낸 개념도이고, 예시도면 도 3 은 본 발명에 따른 금속층의 형성단계를 나타낸 측면 개념도이다.
즉, 가열장치에 의해 약 130℃ 내지 190℃로 반응챔버의 환경이 조성된 상태에서 소스가스로서 Ni(CP)2가 반응챔버로 유입되면, 유리기판 구체적으로는 비정질실리콘층위로 화학흡착된다(도 2 및 도3a 내지, 도3c 참조).
이때, 자기제한(Self-Limitted Mechansm)에 의해 1 Layer 이하의 니켈분자층이 화학흡착되며, 화학흡착되지 않은 잉여 가스를 공정공간 외부로 배출하기 위하여 퍼지(purge)가스가 도입되어 배출된다.
여기서, 잉여 가스는 유리기판과 물리흡착된 니켈분자를 포함하는 의미이며,퍼지가스를 통해 이를 제거함으로써, 상기 자기제한에 의한 니켈분자층의 분포로 비정질실리콘층(유리기판:100) 위에는 균일한 니켈분자가 배치된다.
그리고, 하나의 니켈분자는 비정질실리콘층위에 그 크기에 의해 점유영역을 갖고 배치된다.
이에 의해 비정질 실리콘층위에 배치된 하나의 니켈분자는 평면상의 영역(D)으로 다수의 비정질 실리콘 입자(26)들을 포함하게 된다.
즉, 자기제한에 의해 화학흡착된 하나의 니켈분자의 영역에 의해 비정질 실리콘입자들의 군집영역(D)이 확정되는 것이다.
다른 의미로는, 어떠한 분자식을 갖는 소스가스를 사용하느냐에 따라 분자구조가 다르게 되고, 이에 의해 결정되는 군집영역의 크기역시 달라지게 되어, 하나의 금속입자가 포함되는 비정질 실리콘입자들의 군집영역(D)의 크기가 달라지게 되는 것이다.
이러한 화학흡착의 특성에 따라 본 발명에서는 군집영역의 형성단계를 포함 하게 되며, 상기 군집영역은 균일하게 분포되어 저농도 영역에서 그 농도조절이 가능하며 균일한 분포를 갖는 하나의 금속입자당 군집영역을 형성시킬 수 있는 것이다.
한편, 기존 ALD 공정에서는 상기 자기제한 특성과 금속분자에 따른 고밀도의 박막을 충분히 기대할 수 없고, 이를 보완하기 위하여 다수의 층을 중첩시키게 되지만, 본 발명에서는 이러한 특성을 장점으로 전환하여 상기 군집영역을 금속입자의 농도에 맞추어 조절하게 되는 것이다.
이러한 군집영역을 형성하기 위한 소스가스와 그 흐름 및 조성온도는 실험적으로 결정될 사항이며, 이러한 화학흡착은 전술된 스퍼터링과 같이 타겟인 금속패널을 이용하지 않고 금속화합물 가스가 이용되고, 자기장을 형성시킬 필요가 없으므로, 대면적화되는 유리기판으로의 충분한 적용을 가능케 한다.
다음으로, 니켈분자에서 비정질 실리콘과 화학흡착된 니켈원소 외의 라디칼을 제거하기 위하여, 즉 비정질 실리콘 위에 금속층을 형성하기 위하여, 열분해 온도를 조성하거나, 열분해 온도 이하에서 반응가스가 공정공간으로 도입된다.
반응가스는 H2, NH3같은 환원성 개스,Ar, N2등 불활성개스, O2,N2O등 산화성가스, 또는 플라즈마로 여기된 가스이며, 이 반응가스와 CP가 반응하여, 결국 금속입자가 비정질 실리콘층의 상기 군집영역에 잔유되고, 부산물인 mCnH2n+2가 생성되어 퍼지됨으로써 제거된다.
즉, Nicp2 + H2 → Ni + mCnH2n+2에 의해 비정질 실리콘층 하나의 군집영역(D)에 하나의 니켈이 배치되어, 이 군집영역의 집합이 니켈금속층을 형성하게 된 다.
상기 부산물인 퍼지가스에 의해 공정공간 외부로 배출되며, 결국 상기 균일한 분포도를 갖으며, 또한 넓이의 조절이 가능한 군집영역에 하나의 니켈이 배치되어 비정질 실리콘층 위로 저농도의 니켈층이 형성되는 것이다(도3c 참조).
이러한 니켈층은 ALD에서 1싸이클로도 충분하며, 원자층 이하의 두께로 형성되는 것이다.
여기서, 원자층 이하의 두께 형성이란 본 발명에 따라 금속원자가 저농도의 배치를 갖게됨에 의해 그 금속층의 평균두께가 원자층이하로 형성됨을 의미한다.
상술된 바와 같이 본 발명에 따르면, 비정질 실리콘층에서 결정화핵을 형성하기 위한 금속입자의 적절한 분포를 유지하는 금속층을 형성시킴으로써, 금속유도측면 결정화공정에서 금속입자에 의한 오염이 방지되어 다결정 박막트랜지스터의 특성이 유지되는 효과가 있다.
또한, 화학흡착에 의한 금속층의 형성이 채택됨으로써, 기존의 스퍼터링방법으로 불가능한 대면적이면서도 얇은 두께조절, 그리고 기존의 일반적인 CVD로 불가능한 원자층이나 두께의 균일한 금속/금속화합물 도포를 가능하게 하는 효과가 있다.

Claims (6)

  1. 유리기판상에 비정질 실리콘을 증착한 다음 이를 결정화시키기 위하여 금속층을 형성시키는 다결정 박막트랜지스터 표시기판 제조방법에 있어서:
    유리기판을 화학흡착을 위한 반응온도로 가열시키고, 금속이 포함된 소스가스를 공정공간으로 도입하여 비정질 실리콘이 형성된 유리기판에 금속분자를 화학흡착시키는 금속분자 흡착단계:
    상기 금속분자의 화학흡착에 의해 균일한 분포도를 갖는 금속분자가 유리기판위의 비정질 실리콘층 위에 배치됨과 아울러 금속분자가 점유하는 평면경계 영역내로 다수의 비정질 실리콘 입자들이 포함되어, 상기 금속분자의 점유영역에 의해 하나의 금속원소당 실리콘 입자들의 군집영역이 배치되는 금속분포영역 형성단계:
    상기 금속분포영역 형성단계에는 화학흡착되지 않은 잉여 소스가스를 공정공간 밖으로 배출시켜서 제거하는 잉여가스 제거단계가 포함되며:
    상기 금속분포영역이 형성된 상태에서 비정질 실리콘과 화학흡착된 금속원소 외의 라디칼을 분리한 다음 이를 공정공간 밖으로 배출시켜서 제거하여 금속분포영역에서 금속원소만을 취득하여 균일 분포를 갖는 금속층을 얻는 금속층형성단계가 포함되어 이루어진 다결정 박막트랜지스터 표시기판의 제조방법.
  2. 제 1 항에 있어서, 소스가스에 포함되는 금속은 Ni, Al, Ti, Ag, Au, Co, Sb ,Pd, Cu 중 어느 하나 또는 둘 이상의 조합인 것을 특징으로 하는 다결정 박막트랜 지스터 표시기판의 제조방법.
  3. 제 1 항에 있어서, 금속층은 ALD(Atomic Layer Deposition)에 의해 수행되는 것을 특징으로 하는 다결정 박막트랜지스터 표시기판의 제조방법.
  4. 제 3 항에 있어서, 금속층은 1싸이클의 ALD에 의해 흡착되는 해당 금속의 원자층 두께로 형성되는 것을 특징으로 하는 다결정 박막트랜지스터 표시기판의 제조방법.
  5. 제 1 항에 있어서, 금속층 형성단계에서 라디칼의 분리는 상기 금속층을 이루는 해당 금속분자를 열분해시키는 온도로 공정공간이 조성되어 열분해를 통해 수행되는 것을 특징으로 하는 다결정 박막트랜지스터 표시기판의 제조방법.
  6. 제 1 항에 있어서, 금속층 형성단계에서 라디칼의 분리는 라디칼과 반응하는 반응가스가 공정공간으로 도입되어 수행되는 것을 특징으로 하는 다결정 박막트랜지스터 표시기판의 제조방법.
KR1020050082647A 2005-09-06 2005-09-06 다결정 박막 트랜지스터 평판표시장치 제조방법 KR100747511B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050082647A KR100747511B1 (ko) 2005-09-06 2005-09-06 다결정 박막 트랜지스터 평판표시장치 제조방법
JP2006229871A JP4815600B2 (ja) 2005-09-06 2006-08-25 多結晶シリコン薄膜製造方法及びその製造装置
TW095132080A TWI304229B (en) 2005-09-06 2006-08-30 Apparatus and method for forming polycrystalline silicon thin film
US11/513,990 US7439116B2 (en) 2005-09-06 2006-08-31 Apparatus and method for forming polycrystalline silicon thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082647A KR100747511B1 (ko) 2005-09-06 2005-09-06 다결정 박막 트랜지스터 평판표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20070027245A KR20070027245A (ko) 2007-03-09
KR100747511B1 true KR100747511B1 (ko) 2007-08-08

Family

ID=38100541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082647A KR100747511B1 (ko) 2005-09-06 2005-09-06 다결정 박막 트랜지스터 평판표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR100747511B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811281B1 (ko) 2006-12-27 2008-03-07 주식회사 테라세미콘 금속 흡착 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068221A (ko) * 2001-02-20 2002-08-27 장 진 비정질 실리콘의 결정화 장비
KR20030060403A (ko) * 2002-01-09 2003-07-16 장 진 비정질 실리콘의 결정화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068221A (ko) * 2001-02-20 2002-08-27 장 진 비정질 실리콘의 결정화 장비
KR20030060403A (ko) * 2002-01-09 2003-07-16 장 진 비정질 실리콘의 결정화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811281B1 (ko) 2006-12-27 2008-03-07 주식회사 테라세미콘 금속 흡착 장치 및 방법

Also Published As

Publication number Publication date
KR20070027245A (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
JP4815600B2 (ja) 多結晶シリコン薄膜製造方法及びその製造装置
KR100778781B1 (ko) 다결정 실리콘 박막 제조방법 및 그 제조장치
US6800502B2 (en) Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus
JP4018625B2 (ja) 薄膜トランジスタのための多段階cvd法
US8178398B2 (en) Manufacturing method of display device
WO1995034916A1 (fr) Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
KR100747511B1 (ko) 다결정 박막 트랜지스터 평판표시장치 제조방법
CN101211763B (zh) 金属吸附装置及方法
WO2010019007A2 (en) Vapor deposition reactor for forming thin film
KR100753997B1 (ko) 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘박막의 결정화 방법 및 박막 트랜지스터 제조 방법.
KR100709104B1 (ko) 다결정 실리콘 박막 제조방법
KR101016021B1 (ko) 화학기상 증착장치
KR100719330B1 (ko) 유기물 발광 다이오드 및 액정표시 장치 제조용 플라즈마화학 증착 장비
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
KR101024631B1 (ko) 박막 트랜지스터의 제조 방법
JP2002299265A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
WO2022239948A1 (ko) 박막 형성 방법
KR100811282B1 (ko) 다결정 실리콘 제조방법
JP2002246311A (ja) 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
KR20060110582A (ko) 기판 지지대 및 그 제조방법과 이를 이용하여 비정질실리콘의 증착과 탈수소 공정을 동일 챔버에서 진행하는기판의 가공방법
KR20110039920A (ko) 스퍼터링 장치
KR100425821B1 (ko) 폴리실리콘 박막 제조방법
KR20040051075A (ko) 다결정 실리콘의 형성 방법
KR101317903B1 (ko) 스퍼터 장치와 이를 이용한 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee