KR100744229B1 - 차동 증폭기를 가진 집적 다이나믹 메모리 - Google Patents

Abstract

집적 회로는 2 개의 입력 트랜지스터(T1,T2),부하 엘리먼트(2) 및 전류원(3)을 가진 기본 회로에서 차동 증폭기를 포함한다. 상기 전류원(3)은 그의 제어된 경로는 상기 입력 트랜지스터(T1,T2) 및 상기 전류원(3)의 공급 단자(31)와 연결된 N-채널 MOS-트랜지스터(3)를 포함한다. 상기 트랜지스터(3)의 제어 단자(G)는 기준 전위(GND)에 대해 양의 전위(V3)와 연결된다. 상기 전류원(3)의 공급 단자(31)는 전압원에 의해 DRAM 메모리의 셀 필드 트랜지스터를 스위칭 오프시키기 위해 제공된, 기준 전위(GND)에 대해 음의 전위(V2)와 연결된다. 이로 인해 상승된 게이트-소오스-전압(V_GS)에 의해, 전위 변동에 대한 회로의 특성이 향상되고, 상기 트랜지스터(T3)의 바람직한 설계가 가능하다.

Description

차동 증폭기를 가진 집적 다이나믹 메모리 {INTEGRATED DYNAMIC MEMORY WITH DIFFERENTIAL AMPLIFIER}

도 1 은 차동 증폭기의 기본 회로이고,

도 2 는 본 발명에 따른 차동 증폭기의 회로이다.

*도면의 주요 부호 설명*

1 : 차동 증폭기 2 : 부하 엘리먼트

3 : 전류원 4 : 전압원

10 : 입력 신호 20 : 비교 전위

31 : 공급 단자 GND : 기준 전위

T1, T2 : 입력 트랜지스터 T3 : N-채널 MOS-트랜지스터

G: 제어 단자

V2: 음의 전위 V3: 양의 전위

본 발명은 입력 트랜지스터가 부하 엘리먼트와 전류원 사이에서 병렬 연결되고, 전류원은 N-채널 MOS-트랜지스터를 포함하고, 상기 N-채널 MOS-트랜지스터의 제어 경로는 입력 트랜지스터 및 전류원의 공급 단자와 연결되고, 상기 N-채널 MOS-트랜지스터의 제어 단자는 기준 전위에 대해 양의 전위 단자와 연결되는, 2 개의 입력 트랜지스터, 부하 엘리먼트 및 전류원을 가진 차동 증폭기를 가진, 기준 전위에 연결된 집적 회로에 관한 것이다.

차동 증폭기는 집적 회로에서 대부분 여러 가지 용도로 사용된다. 특히 새로운 세대의 반도체 메모리 부품은 새로운 기술에 의해 비교적 작은 내부 공급 전압을 가진다. 상기 차동 증폭기는 비교적 작은 내부 공급 전압에서도 용도에 맞게작동하기 때문에, 상기 방식의 집적 회로에서 특히 입력 신호 증폭기 (입력-수신기(Input-Receiver)로도 표기됨)로서 작동하는데 사용된다.

입력-수신기의 기능은 일반적으로 가변적인 입력 신호를 검출하고, 경우에 따라 증폭시키는 것이다. 이것과 관련하여, 기본적인 구조의 차동 증폭기는 인버터와 같은 높은 입력 저항을 가진다. 차동 증폭기는 무엇보다도 소위 SSTL-인터페이스(Stub-Serial-Terminated-Logic)를 포함하는 새로운 적용 분야, 특히 새로운 DRAM-세대에 사용된다. 여기서 차동 증폭기는 특히 소위 고속 수신기로 사용된다.

차동 증폭기의 상이한 구조적 형태는 원칙적으로, 공지된 형태의 동일한 기본 회로를 포함한다. 상기 기본 회로는 2 개의 입력 트랜지스터, 전류원 및 능동 또는 수동 부하를 포함한다. 입력 트랜지스터에 인가된 입력 신호의 전위차는 차동 증폭기의 출력부에서 전위 변동을 야기한다. 상기 입력 트랜지스터는 통상적으로 NMOS 기술로 구현된다.

차동 증폭기의 전류원은 전체 전류가 2 개의 입력 트랜지스터에 의해 계속 일정하게 유지되는 것을 보장하는 효과를 가진다. 전류원으로서 일반적으로 N-채널 MOS-트랜지스터가 사용되고, 상기 N-채널 MOS-트랜지스터의 드레인-소오스-경로는 입력 트랜지스터 및 전류원의 공급 단자와 연결된다. 차동 증폭기의 전류원은 무엇보다도 정전류원의 작용을 하기 때문에, 전류원의 트랜지스터는 포화 영역에서 작동될 수 있다. 2 개의 입력 트랜지스터 중 한 곳에서 입력 신호의 변조 진폭이 너무 많이 줄어들지 않기 위해, 트랜지스터의 드레인-소오스-경로에서 전압 강하는 가급적 작게 유지되어야 한다.

포화 영역에서 트랜지스터를 작동시킬 수 있기 위해, 공지된 바와 같이 전압에 대한 조건식 즉

V_DS ≥ V_GS - V_TH

이 충족되어야 한다. 이 경우 "D"는 드레인, "S"는 소오스, 그리고 "G"는 게이트를 나타낸다. 종래의 사용 분야에서 전류원의 공급 단자는 대부분 집적 회로의 기준 전위용 단자에 연결되었다. 상기 한 바와 같이 V_DS 가 비교적 작기 때문에, V_GS 는 스위칭 온 전압(V_TH) 보다 약간 더 크게 선택된다. 이로 인해, 전류원에 의해 미리 설정된 전류 및 비교적 작은 게이트-소오스-전압에서 트랜지스터의 넓이-/길이-비율이 상대적으로 크게 선택되어야 하는 문제가 발생하게 된다. 또한 드레인-소오스-전압이 집적 회로의 기준 전압보다 항상 크기 때문에, 입력 트랜지스터에서 입력 신호 범위는 어떤 경우에서든 축소된다. 전류원의 트랜지스터가 그의 스위칭 온 전압 근처에서 작동되기 때문에, 게이트-소오스-전압은 신중하게 선택되어야만 한다. 예컨대 상기 게이트-소오스-전압이 너무 작게 선택된다면, 차동 증폭기 회로는 특히 공급 전압 및 입력 신호의 전위 변동("Noise")에 대해 민감하게 된다.

Tietze, Schenk : 반도체 회로 기술(11판, 베를린 등 : Springer, 1999, Pages 361, 362, 401, 402, 419) 에 차동 증폭기의 상이한 기본 회로가 공지되어 있다. 상기 기본 회로는 각각 2 개의 입력 트랜지스터, 부하 엘리먼트 및 전류원을 포함하고, 상기 입력 트랜지스터는 부하 엘리먼트와 전류원 사이에서 병렬 연결된다. 또한 차동 증폭기용 전류원으로 사용될 수 있는, 트랜지스터를 가진 전류 미러가 기술된다. 상기 차동 증폭기는 양의 공급 전압 및 음의 공급 전압으로 작동될 수 있다.

본 발명의 목적은 상기 기본 회로를 기초로 하여, 전류원의 N-채널 MOS-트랜지스터의 설계 및 차동 증폭기의 작동에 관련된 상기 단점이 발생하지 않고, DRAM 메모리 회로에서 사용할 경우, 비교적 안정된 공급 전압이 제공되는 차동 증폭기를 가진 집적 회로를 제공하는 데 있다.

상기 목적은 차동 증폭기가 2 개의 입력 트랜지스터, 부하 엘리먼트, 및 전류원을 포함하고, 상기 입력 트랜지스터가 부하 엘리먼트와 전류원 사이에서 병렬 연결되고, 상기 전류원이 N-채널 MOS-트랜지스터를 포함하고, 상기 N-채널 MOS-트랜지스터의 제어 경로가 입력 트랜지스터 및 전류원의 공급 단자와 연결되고, 상기 N-채널 MOS-트랜지스터의 제어 단자가 기준 전위에 대해 양의 전위용 단자와 연결되고, 집적 회로가 집적 다이나믹 메모리의 회로에 포함되고, 전류원의 공급 단자는 집적 다이나믹 메모리의 셀 필드 트랜지스터의 스위칭 오프를 위해 기준 전위에 대해 음의 전위를 가지는 전압원과 연결되는 것을 특징으로 하는 기준 전위에 연결된 차동 증폭기를 가진 집적 회로에 의해 달성된다.

바람직한 실시예 및 개선예는 종속항에 제시된다.

상기 전류원의 트랜지스터의 소오스 단자는 또한 기준 전위에 대해 음의 전위와 연결된다. 이로 인해, 변하지 않는 입력 신호 및 제어 신호의 전위 및 공급 전위에서 게이트-소오스-전압이 증가된다. 이로 인해, 전류원에 의해 제공된 전류에서 트랜지스터의 넓이-/길이-비율이 상대적으로 작게 유지될 수 있다. 또한 트랜지스터는 더 이상 그 스위칭 온 전압 근처에서 작동되지 않기 때문에. "노이즈"에 대한 민감성이 줄어들게 된다.

본 발명에 따른 집적 회로는 집적 다이나믹 메모리의 회로(DRAM)에서 사용가능하다. 현대의 DRAM-회로에서는 가끔 셀 필드 트랜지스터를 스위칭 오프시키기 위해 기준 전위에 대해 음의 전위가 필요하다. 이러한 소위 "음의 워드 라인 로우 전압(Negative Wordline Low Voltage)"(Vnwl)은 일반적으로 매우 안정된 음의 전압으로서 반도체 칩 상에서 형성될 수 있다. 이러한 바람직한 특성은 전류원의 공급 단자가 집적 메모리의 셀 필드 트랜지스터의 스위칭 오프를 위해 전압원과 연결됨으로써, 특히 차동 증폭기에 유용하다.

본 발명에 따른 차동 증폭기의 바람직한 특성은 특히 집적 회로의 입력-수신기의 회로에서 사용될 수 있다. 이를 위해 입력 트랜지스터 중 하나의 게이트 단자가 입력-수신기의 입력 신호용 단자와 연결된다.

이어서 본 발명은 명세서에 도시된 도면에 의해 더 자세히 설명된다.

도 1에 입력 트랜지스터(T1 및 T2), 전류원(3) 및 부하 엘리먼트(2)를 포함하는 차동 증폭기(1)의 기본 회로가 제시되어 있다. 상기 차동 증폭기(1)는 부하 엘리먼트(2)에 의해 내부 공급 전위(V1)에 연결되고, 전류원(3)에 의해 집적 회로의 기준 전위(GND)에 연결된다. 상기 차둥 증폭기(1)의 입력 신호(10)는 상기 입력 트랜지스터(T1)의 게이트 단자(11)에 인가되고, 상기 입력 트랜지스터(T2)의 게이트 단자에는 예컨대 비교 전위(20)가 인가된다. 상기 입력 트랜지스터(T1 및 T2)는 부하 엘리먼트(2)와 전류원(3) 사이에서 병렬 연결된다.

상기 전류원(3)은 NMOS 형 트랜지스터(T3)를 포함하고, 상기 NMOS형 트랜지스터의 드레인-소오스-경로는 입력 트랜지스터(T1 및 T2) 및 전류원(3)의 공급 단자(31)와 연결된다. 상기 트랜지스터(T3)의 제어 단자(G)는 기준 전위(GND)에 대해 양의 전위(V3)용 단자와 연결된다. 상기 전류원(3)의 공급 단자(31)는 기준 전위(GND)용 단자와 연결된다.

도 2 는 기본적인 구조에서 도 1 의 차동 증폭기에 상응하는 차동 증폭기(1)를 도시한다. 이것과는 반대로 전류원(3)의 공급 단자(31)는 기준 전위(GND)에 대해 음의 전위(V2)용 단자와 연결된다. 상기 전위(V2 및 GND)는 예컨대 V2 = -0.5 V 또는 GND = 0V 이다. 전압(V_GS)은 도 1 과 비교해 볼 때 더 크고, 이로 인해 전류원(3)에 의해 전류(I)가 제공될 경우, 도 1 과 비교해 볼 때, 트랜지스터(T3)의 넓이-/길이-비율은 더 작게 나타난다. 또한 상기 트랜지스터(T3)는 도 1 과 비교해 볼 때, 더 이상 그 스위칭 온 전압(V_TH) 근처에서 작동되지 않는다. 따라서 전위 변동에 대한 감도는 도 1 에 따른 회로와는 달리 도 2 에 따른 회로에서 감소된다.

상기 전류원(3)의 공급 단자(31)는 집적 다이나믹 메모리의 셀 필드 트랜지스터의 스위칭 오프를 위해 전압원(4)과 연결된다.

본 발명의 목적에 따라 상기 기본 회로를 기초로 하여, 전류원의 N-채널 MOS-트랜지스터의 설계 및 차동 증폭기의 작동에 관련된 단점이 발생하지 않고, DRAM 메모리 회로에서 사용할 경우, 비교적 안정된 공급 전압이 제공되는 차동 증폭기를 가진 집적 회로가 제공된다.

Claims (2)

1. 기준 전위(GND)에 연결되고 차동 증폭기(1)를 가진 집적 다이나믹 메모리로서,

   상기 차동 증폭기(1)가 2 개의 입력 트랜지스터들(T1,T2), 하나의 부하 엘리먼트(2) 및 하나의 전류원(3)을 포함하고, 상기 입력 트랜지스터들(T1,T2)은 상기 부하 엘리먼트(2)와 상기 전류원(3) 사이에서 병렬 연결되며, 상기 전류원(3)은 N-채널 MOS-트랜지스터(T3)를 포함하고, 상기 N-채널 MOS-트랜지스터의 제어 경로는 상기 입력 트렌지스터들(T1,T2) 및 상기 전류원(3)의 공급 단자(31)와 연결되며, 상기 N-채널 MOS-트랜지스터(T3)의 제어 단자(G)는 기준 전위(GND)에 대해 양의 전위(V3)를 위한 단자와 연결되는,

   상기 집적 다이나믹 메모리에 있어서,

   상기 전류원(3)의 공급 단자(31)는 집적 다이나믹 메모리의 셀 필드 트랜지스터를 스위칭 오프시키기 위해 전압원(4)과 연결되고, 상기 전압원은 기준 전위(GND)에 대해 음의 전위(V2)를 갖는, 집적 다이나믹 메모리.
2. 제 1 항에 있어서,

   상기 차동 증폭기(1)는 집적 회로의 입력-수신기 회로 내에 포함되고, 상기 입력 트랜지스터들(T1,T2) 중 하나의 게이트 단자(11)가 상기 입력-수신기의 입력 신호(10)용 단자와 연결되는 것을 특징으로 하는 집적 다이나믹 메모리.

Images