KR100739574B1 - 유기 발광 표시장치 및 이의 제조 방법 - Google Patents

유기 발광 표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR100739574B1
KR100739574B1 KR1020050126111A KR20050126111A KR100739574B1 KR 100739574 B1 KR100739574 B1 KR 100739574B1 KR 1020050126111 A KR1020050126111 A KR 1020050126111A KR 20050126111 A KR20050126111 A KR 20050126111A KR 100739574 B1 KR100739574 B1 KR 100739574B1
Authority
KR
South Korea
Prior art keywords
electrode
tft
light emitting
layer
electrically connected
Prior art date
Application number
KR1020050126111A
Other languages
English (en)
Other versions
KR20070065551A (ko
Inventor
백지연
최웅식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050126111A priority Critical patent/KR100739574B1/ko
Priority to US11/641,844 priority patent/US7576354B2/en
Publication of KR20070065551A publication Critical patent/KR20070065551A/ko
Application granted granted Critical
Publication of KR100739574B1 publication Critical patent/KR100739574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

IR 드롭을 감소시킨 유기 발광 표시장치 및 이의 제조 방법을 제공한다. 본 발명의 실시예에 따른 유기 발광 표시장치는 구동 TFT로 사용하는 제2 TFT에 전기적으로 연결되는 공통 전원 라인을 발광 소자의 제1 전극과 동일한 물질, 예컨대 Ag를 포함하는 ITO/Ag/ITO로 평탄화막의 상부에 형성한다. 이러한 구성에 의하면, 제1 전극과 동일한 물질로 공통 전원 라인을 형성함으로써, 공통 전원 라인의 IR 드롭을 감소시킬 수 있다.
오엘이디, 유기, 발광, 공통 전원 배선, 휘도, 비저항, 애노드,

Description

유기 발광 표시장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR FABRICATING THEREOF}
도 1 내지 도 5는 본 발명의 일실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이다.
도 6은 도 5의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "Ⅵ-Ⅵ" 단면도이다.
도 7은 도 5의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "Ⅶ-Ⅶ" 단면도이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이다.
도 10은 도 9의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "Ⅹ-Ⅹ" 단면도이다.
도 11은 도 9의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "ⅩⅠ-ⅩⅠ" 단면도이다.
본 발명은 유기 발광 표시장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 IR 드롭(drop)으로 인한 화질 저하를 방지할 수 있는 유기 발광 표시장치 및 이의 제조 방법에 관한 것이다.
최근, 음극선관의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(LCD: Liquid Crystal Display)), 전계 방출 표시장치(FED: Field Emission Display), 플라즈마 표시장치(PDP: Plasma Display Panel) 및 유기 발광 표시장치(Organic Light Emitting Display) 등이 있다.
이 중에서 상기 유기 발광 표시장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 표시 소자로서, N×M 개의 유기 발광 소자들을 전압 구동 또는 전류 구동하여 영상을 표현할 수 있도록 되어 있다.
상기 유기 발광 소자는 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emitting Diode)라고도 불리며, 이는 정공 주입 전극인 애노드 전극과, 발광층인 유기 박막과 전자 주입 전극인 캐소드 전극의 구조로 이루어져, 각 전극으로부터 각각 정공과 전자를 유기박막 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
통상적으로, 상기한 유기 발광 표시장치는 구동 회로부가 형성된 구동 회로 기판을 포함한다. 구동 회로 기판에는 버퍼막이 제공되며, 버퍼막 위에는 복수의 박막 트랜지스터(이하, 'TFT'라 한다)들을 포함하는 구동 회로부가 형성된다.
상기 구동 회로부는 한 개의 유기 발광 셀을 구성하는 3개(적색, 녹색, 청 색)의 서브 픽셀(sub pixel)에 대해 적어도 2개의 TFT를 각각 구비한다.
상기 2개의 TFT중 하나인 제1 TFT는 복수의 유기 발광 셀들 중에서 발광시키고자 하는 소자를 선택하는 작용을 하는 스위칭 TFT로서, 제1 TFT의 제1 게이트 전극은 스캔 라인과 전기적으로 연결되고, 소오스 전극은 스캔 라인과 직교하도록 배치된 데이터 라인과 전기적으로 연결되며, 드레인 전극은 제1 반도체층의 드레인 영역 및 커패시터용 하부 전극에 전기적으로 연결된다.
그리고, 2개의 TFT중 다른 하나인 제2 TFT는 선택된 유기 발광 셀의 발광층을 발광시키기 위한 구동 전원을 인가하는 구동 TFT로서, 제2 TFT의 제2 게이트 전극은 캐패시터용 하부 전극에 전기적으로 연결되고, 소오스 전극은 공통 전원 라인과 전기적으로 연결된다.
6개의 TFT를 구비하는 구동 회로부의 경우, 상기한 제2 TFT는 발광 제어용 에미션(emission) TFT일 수 있다.
이에, 서브 픽셀 영역에 상기한 구동 회로부와 발광 소자들을 형성하는 과정에 대해 간략하게 설명하면 다음과 같다.
구동 회로부를 형성하기 위해, 상기 구동 회로 기판의 일면에 버퍼막을 형성한 후, 버퍼막 상부의 제1 TFT 영역과 제2 TFT 영역에 제1 및 제2 반도체층을 각각 형성한다.
여기에서, 상기 제1 및 제2 반도체층은 소오스 영역과 드레인 영역 및 채널 영역이 각각 형성된 층, 예컨대 폴리실리콘을 말한다. 그리고, 상기 제1 및 제2 반도체층은 서브 픽셀 영역에 각각 한 개씩 형성한다. 따라서, 구동 회로 기판의 표시 영역에는 서브 픽셀의 2배에 해당하는 반도체층들이 형성된다.
이어서, 제1 및 제2 반도체층과 버퍼막 위에 게이트 절연막을 형성하고, 각 TFT 영역의 게이트 절연막 위로 제1 및 제2 게이트 전극을 각각 형성한다. 이때, 제1 TFT의 제1 게이트 전극에 연결되는 스캔 라인과, 제2 TFT의 게이트 전극에 연결되는 캐패시터용 하부 전극도 동시에 형성한다.
계속하여, 복수의 비아홀을 구비하는 층간 절연막을 상기한 구조물 위에 형성하고, 층간 절연막 위에 제1 TFT의 소오스 전극과 드레인 전극, 제2 TFT의 소오스 전극과 드레인 전극, 제1 TFT의 소오스 전극과 전기적으로 연결되는 데이터 라인 및 제2 TFT의 소오스 전극과 전기적으로 연결되는 공통 전원 라인을 형성한다.
이때, 상기 제1 TFT의 드레인 전극은 캐패시터의 하부 전극에도 전기적으로 연결한다.
이후, 상기한 구조물 위에 평탄화막을 형성한 후, 평탄화막 위에 발광 소자를 형성한다.
상기 발광 소자는 제1 및 제2 전극으로 이루어지는 화소 전극과, 제1 및 제2 전극들 사이에 배치되는 발광층(emitting layer; EML)을 포함한다.
구체적으로, 상기 화소 전극은 정공 주입 전극인 애노드 전극과 전자 주입 전극인 캐소드 전극을 포함하는데, 통상의 발광 소자에서는 하측의 제1 전극이 애노드 전극으로 작용하고, 상측의 제2 전극이 캐소드 전극으로 작용하며, 하측의 제1 전극은 제2 TFT의 드레인 전극과 전기적으로 연결된다.
그리고, 상기 발광층은 전자 수송층(Electron Transport Layer; ETL)과 정공 수송층(Hole Transport Layer; HTL)을 포함한 다층 구조로 이루어지며, 전자 주입층(Electron Injection Layer; EIL)과 정공 주입층(Hole Injection Layer; HIL)을 더욱 포함할 수 있다.
이러한 구성의 유기 발광 표시장치에 있어서, 상기한 제1 TFT의 소오스 전극과 드레인 전극, 제2 TFT의 소오스 전극과 드레인 전극, 제1 TFT의 소오스 전극과 전기적으로 연결되는 데이터 라인 및 제2 TFT용 소오스 전극과 전기적으로 연결되는 공통 전원 라인은 통상적으로 Ti/Al/Ti로 이루어진다.
그런데, 상기 Al은 비저항이 2.2×10-6Ω.㎝이므로, Al을 포함하는 공통 전원 라인은 비교적 큰 저항값을 나타내게 된다.
따라서, 공통 전원 라인을 따라 IR 드롭(drop)이 발생하게 되면, IR 드롭으로 인해 휘도 불균일 및 크로스 토크의 문제점이 야기되며, 이러한 문제점은 유기 발광 표시장치의 대면적화가 진행될수록 더욱 크게 발생된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 IR 드롭을 감소시킨 유기 발광 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 상기한 유기 발광 표시장치를 효과적으로 제조할 수 있는 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명은,
구동 TFT로 사용하는 제2 TFT에 전기적으로 연결되는 공통 전원 라인을 평탄화막의 상부에 배치되는 발광 소자의 제1 전극, 예컨대 애노드 전극과 동일한 물질로 동일한 층상에 형성한 유기 발광 표시장치에 의해 달성할 수 있다.
이러한 구성에 의하면, Ag를 포함하는 전극 물질, 예컨대 ITO/Ag/ITO로 애노드 전극을 형성할 때 상기 공통 전원 라인도 동시에 형성함으로써, 공통 전원 라인의 IR 드롭을 감소시킬 수 있다.
본 발명의 실시예에 의하면, 평탄화막의 상부에 형성되는 상기 공통 전원 라인은 비아를 통해 제2 TFT의 소오스 영역에 직접 연결되는 제2 TFT용 소오스 전극부를 구비한다. 그리고, 상기 제1 전극은 비아를 통해 상기 제2 TFT의 드레인 영역에 직접 연결되는 제2 TFT용 드레인 전극부를 구비한다.
상기한 구성의 유기 발광 표시장치에 있어서, 제1 TFT와 전기적으로 연결되는 데이터 라인은 공통 전원 라인과 마찬가지로 제1 전극과 동일한 물질로 동일한 층, 예컨대 평탄화막의 상부에 형성할 수 있다.
이 경우, 상기 데이터 라인은 제1 TFT의 소오스 영역과 비아를 통해 전기적으로 연결되는 제1 소오스 전극부를 구비하며, 제1 TFT의 드레인 영역은 비아를 통해 연결 전극에 전기적으로 연결된다.
상기 연결 전극은 제1 및 제2 게이트 전극과 동일한 물질로 동일한 층, 예컨대 게이트 절연막의 상부에 형성되는 커패시터용 하부 전극과도 비아를 통해 전기적으로 연결된다.
그리고, 하부 전극을 덮는 층간 절연막 위에는 커패시터용 상부 전극이 제공 되며, 이 전극은 평탄화막 상부에 제공된 공통 전원 라인과 비아를 통해 전기적으로 연결된다.
다른 예로, 상기 데이터 라인은 층간 절연막의 상부에 형성할 수 있다.
이 경우, 상기 데이터 라인은 제1 TFT의 소오스 전극과 일체로 형성되며, 제1 TFT의 드레인 영역에는 데이터 라인과 동일한 물질로 이루어진 드레인 전극이 전기적으로 연결된다.
상기 드레인 전극은 게이트 절연막의 상부에 형성된 커패시터용 하부 전극과 비아를 통해 전기적으로 연결되며, 층간 절연막의 상부에 형성되는 커패시터용 상부 전극은 평탄화막 상부에 제공된 공통 전원 라인과 비아를 통해 전기적으로 연결된다.
이러한 구성의 유기 발광 표시장치는 공통 전원 라인이 Ag를 포함하는 전극 형성 물질로 이루어지므로, IR 드롭을 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이하의 실시예를 설명함에 있어서, 층, 막 등의 부분이 다른 부분의 "상부"에 형성된다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
그리고, 이하의 실시예는 2개의 TFT와 1개의 커패시터로 이루어지는 2Tr- 1Cap 구조의 구동 회로부를 예로 들어 설명하지만, 본 발명은 구동 회로부의 구조에 제약을 받지 않으며, 상기 구동 회로부는 제품(application)에 따라 다양한 형태로 변형이 가능하다.
도 1 내지 도 5는 본 발명의 일실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이고, 도 6은 도 5의 "Ⅵ-Ⅵ" 단면도이며, 도 7은 도 5의 "Ⅶ-Ⅶ" 단면도이다. 여기에서, 상기 도 6 및 도 7은 도 5의 구동 회로 기판에 발광 소자를 형성한 것으로 가정하고 도시하였다.
본 발명의 실시예에 따른 유기 발광 표시장치는 구동 회로 기판(10)을 구비한다. 상기 구동 회로 기판(10)으로는 투명한 재질의 글라스 기판 또는 불투명한 재질의 수지재 기판을 사용할 수 있으며, 휘어질 수 있을 정도의 얇은 금속재 기판도 사용이 가능하다.
도면의 간략화를 위해, 도 1 내지 도 5에는 한 개의 서브 픽셀 영역 중 구동 회로부가 형성되는 영역의 구동 회로 기판만 도시하였다.
이를 참조로 하여 본 발명의 실시예를 설명하면, 도 1에 도시한 바와 같이 구동 회로 기판(10)에 버퍼막(20)을 형성하고, 버퍼막(20) 상부의 제1 TFT 영역과 제2 TFT 영역에 제1 반도체층(110)과 제2 반도체층(210)을 각각 형성한다.
여기에서, 상기한 제1 및 제2 반도체층(110,210)은 소오스 영역(112,212)과 드레인 영역(114,214) 및 채널 영역(116,216)을 각각 구비하는 폴리실리콘을 말한다.
이어서, 도 2에 도시한 바와 같이 게이트 절연막(22)을 형성하고, 게이트 절연막(22) 상부에 제1 게이트 전극(120), 이 전극과 일체로 형성되는 스캔 라인(310), 제2 게이트 전극(220) 및 이 전극과 일체로 형성되는 커패시터(320)용 하부 전극(322)을 각각 형성한다.
계속하여, 도 3 및 도 4에 도시한 바와 같이 층간 절연막(24)을 형성하고, 층간 절연막(24)의 상부에는 Ti/Al/Ti로 이루어지는 데이터 라인(330), 제1 TFT의 소오스 전극(130) 및 드레인 전극(140), 커패시터(320)용 상부 전극(324)을 각각 형성한다.
상기 데이터 라인(330)은 스캔 라인(310)과 직교하는 방향으로 제공하며, 데이터 라인(330)은 소오스 전극(130)과 일체로 형성하고, 상기 소오스 전극(130)은 비아(132)를 통해 소오스 영역(112)과 전기적으로 연결한다.
그리고, 드레인 전극(140)은 비아(142)를 통해 드레인 영역(114)과 전기적으로 연결하며, 또다른 비아(144)를 통해 커패시터(320)용 하부 전극(322)과 전기적으로 연결한다.
이후, 도 5에 도시한 바와 같이 평탄화막(26)을 형성하고, 평탄화막(26)의 상부에는 공통 전원 라인(340)과 제1 전극(410)을 형성한다. 여기에서, 상기 제1 전극(410)은 정공 주입 전극으로서의 애노드 전극이다.
이때, 상기한 공통 전원 라인(340)과 제1 전극(410)은 Ag를 포함하는 물질, 바람직하게는 ITO/Ag/ITO의 다층 구조로 형성한다.
공통 전원 라인(340)은 스캔 라인(310)과 직교하는 방향으로 상기 데이터 라 인(330)과 마주보는 위치에 형성한다. 그리고, 공통 전원 라인(340)은 제2 소오스 전극부(342)를 구비하는 형상으로 형성하고, 상기 제2 소오스 전극부(342)는 제2 TFT의 소오스 영역(212)과 비아(344)를 통해 전기적으로 연결한다. 또한, 상기 공통 전원 라인(340)은 비아(346)를 통해 하부의 커패시터용 상부 전극(324)과 전기적으로 연결한다.
그리고, 제1 전극(410)은 제2 드레인 전극부(412)를 구비하는 형상으로 형성하는 데, 제2 드레인 전극부(412)는 제2 TFT의 드레인 영역(214)과 비아(414)를 통해 전기적으로 연결한다.
이후, 화소 정의막(440)을 형성하여 상기 제1 전극(410)을 노출시키고, 제1 전극(410) 위에 발광층(420) 및 제2 전극(430)을 형성하여 화소부(400)를 형성한다. 여기에서, 상기 제2 전극(430)은 전자 주입 전극으로서의 캐소드 전극이다.
상기한 공정에 따라 구동 회로 기판(10)의 구조물들을 모두 형성한 후에는 도시하지 않은 인캡 글라스 또는 메탈 캡을 사용하거나 봉지용 박막을 형성하여 봉지 작업을 진행한다.
이러한 구성의 실시예에 의하면, 공통 전원 라인(340)이 Ag를 포함하는 제1 전극(410)과 동일한 물질, 예컨대 ITO/Ag/ITO로 형성된다. 그런데, 상기 Ag는 비저항이 1.62×10-6Ω.㎝이므로, 종래에 공통 전원 라인(340)을 구성하던 Al에 비해 비저항이 낮다.
따라서, Ag를 포함하는 전극 형성 물질로 이루어진 공통 전원 라인(340)은 Al을 포함하는 물질로 이루어지는 경우에 비해 IR 드롭을 감소시킬 수 있으므로, 불필요하게 낭비되는 전압을 줄일 수 있어 소비전력을 감소시킬 수 있고, 수직 크로스 토크를 억제하여 화질을 개선할 수 있다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이고, 도 10은 도 9의 "Ⅹ-Ⅹ" 단면도이며, 도 11은 도 9의 "ⅩⅠ-ⅩⅠ" 단면도이다. 여기에서, 상기 도 10 및 도 11은 도 9의 구동 회로 기판에 발광 소자를 형성한 것으로 가정하고 도시하였다.
본 실시예의 유기 발광 표시장치를 제조함에 있어서, 층간 절연막(24)을 형성하는 공정까지는 전술한 실시예와 동일하므로, 이에 대한 설명은 생략한다.
도 8에 도시한 바와 같이, 층간 절연막(24)을 형성한 후에는 이 막(24)의 상부에 커패시터용 상부 전극(324)을 형성한다.
이어서, 도 9에 도시한 바와 같이 평탄화막(26)을 형성하고, Ag를 포함하는 전극 형성 물질, 예컨대 ITO/Ag/ITO의 다층 구조로 이루어진 데이터 라인(330), 연결 전극(350), 공통 전원 라인(340) 및 제1 전극(410)을 평탄화막(26)의 상부에 각각 형성한다.
상기 데이터 라인(330)은 제1 소오스 전극부(332)를 구비하는 형상으로 형성하는데, 상기 제1 소오스 전극부(332)는 제1 TFT의 소오스 영역(112)과 비아(334)를 통해 전기적으로 연결한다.
그리고, 연결 전극(350)은 비아(352)를 통해 제1 TFT의 드레인 영역(114)과 전기적으로 연결하며, 또 다른 비아(354)를 통해 커패시터용 하부 전극(322)과 전기적으로 연결한다.
그리고, 상기 공통 전원 라인(340)은 제2 소오스 전극부(342)를 구비하는 형상으로 형성하고, 상기 제2 소오스 전극부(342)는 제2 TFT의 소오스 영역(212)과 비아(344)를 통해 전기적으로 연결한다. 또한, 상기 공통 전원 라인(340)은 비아(346)를 통해 하부의 커패시터(320)용 상부 전극(324)과 전기적으로 연결한다.
한편, 제1 전극(410)은 제2 드레인 전극부(412)를 구비하는 형상으로 형성하고, 제2 드레인 전극부(412)는 제2 TFT의 드레인 영역(214)과 비아(414)를 통해 전기적으로 연결한다.
이후, 화소 정의막(440)을 형성하여 상기 제1 전극(410)을 노출시키고, 제1 전극(410) 위에 발광층(420) 및 제2 전극(430)을 형성하여 발광 소자(400)를 형성한다. 여기에서, 상기 제2 전극(430)은 전자 주입 전극으로서의 캐소드 전극이며, 제1 전극(410)은 정공 주입 전극으로서의 애노드 전극이다. 물론, 제품 사양에 따라 상기 제1 전극 및 제2 전극은 서로 바뀔 수도 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상에서 설명한 바와 같이 본 발명의 실시예에 따른 유기 발광 표시장치는 Al에 비해 비저항이 낮은 물질, 예컨대 Ag를 포함하는 애노드 전극 형성 물질로 공통 전원 라인을 형성하고 있으므로, IR 드롭을 감소시킬 수 있다.
따라서, 불필요하게 낭비되는 전압을 줄일 수 있어 소비전력을 감소시킬 수 있고, 수직 크로스 토크를 억제하여 화질을 개선할 수 있는 등의 효과가 있다.

Claims (22)

  1. 구동 회로 기판의 서브 픽셀 영역에 각각 배치되는 제1 TFT 및 제2 TFT를 포함하는 구동 회로부;
    하측에 배치되는 제1 전극과, 이 전극의 상측에 배치되는 제2 전극 및 이 전극들 사이에 배치된 발광층을 포함하며, 상기 구동 회로부의 상부에 배치되는 발광 소자; 및
    상기 제1 전극과 동일한 물질로 동일한 층상에 형성되는 공통 전원 라인
    을 포함하며,
    상기 공통 전원 라인은 비아를 통해 상기 제2 TFT의 소오스 영역에 직접 연결되는 제2 TFT용 소오스 전극부를 구비하고, 상기 제1 전극은 비아를 통해 상기 제2 TFT의 드레인 영역에 직접 연결되는 제2 TFT용 드레인 전극부를 구비하는 유기 발광 표시장치.
  2. 제 1항에 있어서,
    상기 제1 전극은 애노드 전극으로 이루어지는 유기 발광 표시장치.
  3. 제 2항에 있어서,
    상기 애노드 전극은 Ag를 포함하는 유기 발광 표시장치.
  4. 제 3항에 있어서,
    상기 애노드 전극은 ITO/Ag/ITO로 이루어지는 유기 발광 표시장치.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제2 TFT는 소오스 영역과 드레인 영역 및 채널 영역을 형성하는 제2 반도체층과, 게이트 절연막을 사이에 두고 상기 제2 반도체층의 상부에 형성되는 제2 게이트 전극을 포함하는 유기 발광 표시장치.
  6. 제 5항에 있어서,
    상기 제1 TFT는 소오스 영역과 드레인 영역 및 채널 영역을 형성하는 제1 반도체층과, 상기 게이트 절연막을 사이에 두고 상기 제1 반도체층의 상부에 형성되는 제1 게이트 전극을 포함하는 유기 발광 표시장치.
  7. 제 6항에 있어서,
    상기 게이트 절연막의 상부에는 상기 제1 및 제2 게이트 전극과 동일한 물질로 이루어지며 상기 제2 게이트 전극과 전기적으로 연결되는 커패시터용 하부 전극이 제공되고, 상기 제1 및 제2 게이트 전극과 하부 전극 및 게이트 절연막의 상부에는 층간 절연막이 제공되며, 층간 절연막의 상부에는 커패시터용 상부 전극이 제공되는 유기 발광 표시장치.
  8. 제 7항에 있어서,
    상기 상부 전극 및 층간 절연막의 상부에는 평탄화막이 제공되고, 평탄화막의 상부에는 서로 동일한 물질로 이루어지는 제1 전극, 공통 전원 라인, 데이터 라인 및 연결 전극이 제공되며, 상기 데이터 라인은 비아를 통해 상기 제1 TFT의 소오스 영역에 직접 연결되는 제1 TFT용 소오스 전극부를 구비하고, 상기 연결 전극은 비아를 통해 상기 제1 TFT용 드레인 영역과 하부 전극을 전기적으로 연결하는 유기 발광 표시장치.
  9. 제 7항에 있어서,
    상기 층간 절연막의 상부에는 상기 제1 TFT의 소오스 영역에 전기적으로 연결되는 소오스 전극 및 이 전극과 전기적으로 연결되는 데이터 라인과, 상기 제1 TFT의 드레인 영역 및 하부 전극에 전기적으로 연결되는 드레인 전극이 더욱 제공되는 유기 발광 표시장치.
  10. 제 9항에 있어서,
    상기 제1 TFT의 소오스 전극 및 드레인 전극, 데이터 라인, 상부 전극 및 층간 절연막 위에는 평탄화막이 제공되고, 평탄화막 위에는 상기 제1 전극 및 공통 전원 라인이 제공되며, 상기 공통 전원 라인은 비아를 통해 상기 상부 전극에 직접 연결되는 유기 발광 표시장치.
  11. 구동 회로 기판;
    소오스 영역과 드레인 영역 및 채널 영역을 구비하며, 구동 회로 기판의 서브 픽셀 영역에 배치되는 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층;
    상기 제1 및 제2 반도체층의 상부에 형성되는 게이트 절연막;
    상기 게이트 절연막의 상부에 형성되는 제1 TFT의 제1 게이트 전극 및 제2 TFT의 제2 게이트 전극과, 상기 제1 게이트 전극과 전기적으로 연결되는 스캔 라인;
    상기 제1 및 제2 게이트 전극, 스캔 라인 및 게이트 절연막의 상부에 형성되는 층간 절연막;
    상기 층간 절연막의 상부에 배치되는 평탄화막;
    비아를 통해 상기 제2 TFT의 드레인 영역에 전기적으로 연결되는 제2 TFT용 드레인 전극부를 구비하는 제1 전극과, 제1 전극의 상부에 제공되는 발광층 및 발광층의 상부에 제공되는 제2 전극을 포함하며, 상기 평탄화막의 상부에 제공되는 발광 소자;
    상기 제1 전극과 동일한 물질로 동일한 층상에 제공되며, 상기 제2 TFT의 소오스 영역에 전기적으로 연결되는 제2 TFT용 소오스 전극부가 구비되는 공통 전원 라인;
    상기 공통 전원 라인과 동일한 물질로 동일한 층상에 제공되며, 상기 스캔 라인과 직교하도록 배치되고, 상기 제1 TFT의 소오스 영역과 전기적으로 연결되는 제1 TFT용 소오스 전극부가 구비되는 데이터 라인; 및
    상기 데이터 라인과 동일한 물질로 동일한 층상에 제공되며, 상기 제1 TFT의 드레인 영역에 전기적으로 연결되는 연결 전극
    을 포함하는 유기 발광 표시장치.
  12. 제 11항에 있어서,
    상기 제2 게이트 전극과 동일한 물질로 이루어지며 게이트 절연막의 상부에 제공되는 커패시터용 하부 전극과, 층간 절연막과 평탄화막 사이에 제공되는 커패시터용 상부 전극을 더욱 포함하며, 상기 하부 전극은 비아를 통해 상기 연결 전극과 전기적으로 연결되고, 상기 상부 전극은 비아를 통해 상기 공통 전원 라인과 전기적으로 연결되는 유기 발광 표시장치.
  13. 제 11항 또는 제 12항에 있어서,
    상기 제1 전극은 애노드 전극으로 이루어지는 유기 발광 표시장치.
  14. 제 13항에 있어서,
    상기 애노드 전극은 Ag를 포함하는 유기 발광 표시장치.
  15. 제 14항에 있어서,
    상기 애노드 전극은 ITO/Ag/ITO로 이루어지는 유기 발광 표시장치.
  16. 구동 회로 기판;
    소오스 영역과 드레인 영역 및 채널 영역을 각각 구비하며, 구동 회로 기판의 서브 픽셀 영역에 배치되는 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층;
    상기 제1 반도체층과 제2 반도체층의 상부에 형성되는 게이트 절연막;
    상기 게이트 절연막의 상부에 형성되는 제1 TFT의 제1 게이트 전극 및 제2 TFT의 제2 게이트 전극, 상기 제1 게이트 전극과 일체로 형성되는 스캔 라인;
    상기 제1 게이트 전극 및 제2 게이트 전극, 스캔 라인 및 게이트 절연막의 상부에 형성되는 층간 절연막;
    상기 층간 절연막의 상부에 상기 스캔 라인과 직교하도록 배치되는 데이터 라인, 상기 데이터 라인과 일체로 형성되며 제1 TFT의 소오스 영역에 전기적으로 연결되는 소오스 전극 및 상기 소오스 전극과 동일한 물질로 동일한 층상에 제공되며 제1 TFT의 드레인 영역에 전기적으로 연결되는 드레인 전극;
    상기 데이터 라인, 제1 TFT의 소오스 전극과 드레인 전극 및 층간 절연막의 상부에 배치되는 평탄화막;
    비아를 통해 상기 제2 TFT의 드레인 영역에 전기적으로 연결되는 제2 TFT용 드레인 전극부를 구비하는 제1 전극과, 제1 전극의 상부에 제공되는 발광층 및 발광층의 상부에 제공되는 제2 전극을 포함하며, 상기 평탄화막의 상부에 제공되는 발광 소자; 및
    상기 제1 전극과 동일한 물질로 동일한 층상에 제공되며, 상기 제2 TFT의 소 오스 영역에 전기적으로 연결되는 제2 TFT용 소오스 전극부가 구비되는 공통 전원 라인
    을 포함하는 유기 발광 표시장치.
  17. 제 16항에 있어서,
    상기 제2 게이트 전극과 동일한 물질로 이루어지며 게이트 절연막의 상부에 제공되는 커패시터용 하부 전극과, 층간 절연막과 평탄화막 사이에 제공되는 커패시터용 상부 전극을 더욱 포함하며, 상기 하부 전극은 비아를 통해 상기 제1 TFT의 드레인 전극과 전기적으로 연결되고, 상기 상부 전극은 비아를 통해 상기 공통 전원 라인과 전기적으로 연결되는 유기 발광 표시장치.
  18. 제 16항 또는 제 17항에 있어서,
    상기 제1 전극은 애노드 전극으로 이루어지는 유기 발광 표시장치.
  19. 제 18항에 있어서,
    상기 애노드 전극은 Ag를 포함하는 유기 발광 표시장치.
  20. 제 19항에 있어서,
    상기 애노드 전극은 ITO/Ag/ITO로 이루어지는 유기 발광 표시장치.
  21. 구동 회로 기판의 서브 픽셀 영역에 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층을 형성하는 단계;
    게이트 절연막을 형성하는 단계;
    제1 TFT의 제1 게이트 전극 및 이 전극과 연결되는 스캔 라인과, 제2 TFT의 제2 게이트 전극 및 이 전극과 연결되는 커패시터용 하부 전극을 형성하는 단계;
    층간 절연막을 형성하는 단계;
    커패시터용 상부 전극을 형성하는 단계;
    평탄화막을 형성하는 단계;
    제1 반도체층의 소오스 영역에 전기적으로 연결되는 제1 소오스 전극부를 구비하는 데이터 라인, 제1 반도체층의 드레인 영역과 하부 전극을 전기적으로 연결하는 연결 전극, 제2 반도체층의 소오스 영역에 전기적으로 연결되는 제2 소오스 전극부를 구비하며 비아를 통해 상부 전극과 전기적으로 연결되는 공통 전원 라인 및 제2 반도체층의 드레인 영역에 전기적으로 연결되는 제2 드레인 전극부를 구비하는 제1 전극을 서로 동일한 물질로 상기 평탄화막의 상부에 형성하는 단계; 및
    제1 전극 위에 발광층 및 제2 전극을 순차적으로 적층하는 단계
    를 포함하는 유기 발광 표시장치의 제조 방법.
  22. 구동 회로 기판의 서브 픽셀 영역에 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층을 형성하는 단계;
    게이트 절연막을 형성하는 단계;
    제1 TFT의 제1 게이트 전극 및 이 전극과 연결되는 스캔 라인과, 제2 TFT의 제2 게이트 전극 및 이 전극과 연결되는 커패시터용 하부 전극을 형성하는 단계;
    층간 절연막을 형성하는 단계;
    제1 반도체층의 소오스 영역에 전기적으로 연결되는 제1 TFT의 소오스 전극, 상기 제1 TFT의 소오스 전극과 일체로 형성되는 데이터 라인, 제1 반도체층의 드레인 영역과 하부 전극을 전기적으로 연결하는 제1 TFT의 드레인 전극 및 커패시터용 상부 전극을 서로 동일한 물질로 형성하는 단계;
    평탄화막을 형성하는 단계;
    제2 반도체층의 소오스 영역에 전기적으로 연결되는 제2 소오스 전극부를 구비하며 비아를 통해 상부 전극과 전기적으로 연결되는 공통 전원 라인과, 제2 반도체층의 드레인 영역에 전기적으로 연결되는 제2 드레인 전극부를 구비하는 제1 전극을 서로 동일한 물질로 형성하는 단계; 및
    제1 전극 위에 발광층 및 제2 전극을 순차적으로 적층하는 단계
    를 포함하는 유기 발광 표시장치의 제조 방법.
KR1020050126111A 2005-12-20 2005-12-20 유기 발광 표시장치 및 이의 제조 방법 KR100739574B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050126111A KR100739574B1 (ko) 2005-12-20 2005-12-20 유기 발광 표시장치 및 이의 제조 방법
US11/641,844 US7576354B2 (en) 2005-12-20 2006-12-20 Organic light emitting diode display and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126111A KR100739574B1 (ko) 2005-12-20 2005-12-20 유기 발광 표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070065551A KR20070065551A (ko) 2007-06-25
KR100739574B1 true KR100739574B1 (ko) 2007-07-16

Family

ID=38364813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126111A KR100739574B1 (ko) 2005-12-20 2005-12-20 유기 발광 표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100739574B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446344B1 (ko) * 2007-12-07 2014-10-01 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101084244B1 (ko) 2010-01-07 2011-11-16 삼성모바일디스플레이주식회사 표시 장치
KR101155903B1 (ko) 2010-03-09 2012-06-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101234230B1 (ko) 2010-06-17 2013-02-18 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101971925B1 (ko) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015548A (ja) 2001-06-29 2003-01-17 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
KR20040071363A (ko) * 2003-02-05 2004-08-12 삼성에스디아이 주식회사 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
JP2004264634A (ja) 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015548A (ja) 2001-06-29 2003-01-17 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
KR20040071363A (ko) * 2003-02-05 2004-08-12 삼성에스디아이 주식회사 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
JP2004264634A (ja) 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Also Published As

Publication number Publication date
KR20070065551A (ko) 2007-06-25

Similar Documents

Publication Publication Date Title
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
US8247968B2 (en) Electroluminescence display device having electrode power supply line
US9647046B2 (en) Organic light emitting diode display having high aperture ratio and method for manufacturing the same
KR100652352B1 (ko) 유기전계발광 소자 및 그 제조방법
CN100504998C (zh) 平板显示装置
JP4049330B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR102081317B1 (ko) 이중 뱅크 구조를 갖는 고 개구율 유기발광 다이오드 표시장치
US7397179B2 (en) Flat panel display having reduced line resistance
US7576354B2 (en) Organic light emitting diode display and method of fabricating the same
KR101864332B1 (ko) 유기발광소자
JP2005049808A (ja) 平板表示装置
KR20180057777A (ko) 대면적 초고해상도 평판 표시장치
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
US20150014639A1 (en) Organic light emitting diode display having reduced power consumption
KR100739574B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
CN101414620A (zh) 电子器件、薄膜晶体管结构和具有该结构的平板显示器
KR101222985B1 (ko) 유기 발광 소자
KR100709230B1 (ko) 유기 발광 표시 장치
KR100669316B1 (ko) 유기 전계 발광 표시 장치
KR100786847B1 (ko) 유기 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee