KR100737820B1 - P형 화합물 반도체 층 형성방법 - Google Patents

P형 화합물 반도체 층 형성방법 Download PDF

Info

Publication number
KR100737820B1
KR100737820B1 KR1020060044734A KR20060044734A KR100737820B1 KR 100737820 B1 KR100737820 B1 KR 100737820B1 KR 1020060044734 A KR1020060044734 A KR 1020060044734A KR 20060044734 A KR20060044734 A KR 20060044734A KR 100737820 B1 KR100737820 B1 KR 100737820B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
source gas
semiconductor layer
temperature
type
Prior art date
Application number
KR1020060044734A
Other languages
English (en)
Inventor
남기범
최주원
김화목
이상준
김경훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060044734A priority Critical patent/KR100737820B1/ko
Application granted granted Critical
Publication of KR100737820B1 publication Critical patent/KR100737820B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

P형 화합물 반도체층 형성방법이 개시된다. 이 방법은, 반응챔버 내에 로딩된 기판을 제1 온도로 상승시키는 것을 포함한다. 이어서, 반응챔버 내에 III 족 원소의 소오스 가스, P형 불순물의 소오스 가스, 및 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반도체 층을 성장시킨다. 그리고, P형 화합물 반도체층의 성장이 완료된 후, III 족 원소의 소오스 가스 및 P형 불순물의 소오스 가스들의 공급을 중단하고, 기판의 온도를 제2 온도로 냉각시킨다. 그 후, 제2 온도에서 수소를 함유하는 질소의 소오스 가스의 공급을 중단하고, 기판 온도를 상온으로 냉각시킨다. 이에 따라, 기판 온도를 냉각시키는 과정에서 P형 화합물 반도체 층에 포함된 P형 불순물에 수소가 결합하는 것을 방지할 수 있다.
발광소자, P형 화합물 반도체 층, 금속유기화학기상증착법, 암모니아

Description

P형 화합물 반도체 층 형성방법{METHOD OF FORMING P-TYPE COMPOUND SEMICONDUCTOR LAYER}
도 1은 종래의 (Al, Ga, In)N계 화합물 반도체의 개략적 종단면도이다.
도 2는 종래의 (Al, Ga, In)N계 화합물 반도체의 P층 제조방법을 설명하는 순서도이다.
도 3은 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체 층 형성방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체 층 형성방법을 개략적으로 설명하기 위한 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따라 제조된 P형 화합물 반도체 층을 구비하는 (Al, Ga, In)N계 화합물 반도체의 개략적 종 단면도이다.
도 6a 및 6b는 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체층 형성방법에 따른 효과를 설명하기 위한 도면이다.
본 발명은 P형 화합물 반도체 층 형성방법에 관한 것으로서, 더욱 상세하게 는 반도체 제조 공정을 단순화할 수 있는 P형 불순물을 포함하는 (Al,Ga,In)N계 화합물 반도체층(P층)의 형성방법에 관한 것이다.
(Al, Ga, In)N계 화합물 반도체는 예를 들어, 발광소자(Light Emitting Diode; LED) 또는 레이저소자(Laser Diode; LD)와 같은 화합물 반도체 소자에 응용된다. 도 1은 종래의 (Al,Ga,In)N계 화합물 반도체 소자를 개략적으로 나타낸 종단면도이다.
도 1을 참조하면, 기판(11)상에 N형 불순물을 포함하는 (Al,Ga,In)N계 화합물 반도체층(N층, 13), 활성층(15) 및 P형 불순물을 포함하는 (Al,Ga,In)N계 화합물 반도체층(P층, 17)이 순차적으로 형성된다.
이러한 종래의 (Al, Ga, In)N계 화합물 반도체층은 금속유기화학기상증착법(Metaorganic Chemical Vapor Deposition: MOCVD) 등의 공정을 통해 성장된다.
금속유기화학기상증착법에 따르면 (Al, Ga, In)N계 화합물 반도체층은, Al, Ga, 또는 In와 같은 III 족 원소의 소오스 가스, 수소와 질소를 함유한 암모니아(NH3) 가스가 반응챔버 내에 유입되고, 900~1200℃에서 상기 기판(11)상에 N층(13), 활성층(15) 및 P층(17)이 순차적으로 성장된다. 그리고, 마그네슘(Mg) 도핑 등으로 P층(17)이 형성되면 III 족 원소의 소오스 가스의 유입이 중단되고 암모니아의 유입은 유지되면서 반응챔버의 온도가 강하되어 기판(11)이 냉각된다.
한편, 종래의 (Al,Ga,In)N계 화합물 반도체 소자(10)에서는 통상적으로, P층(17)에 예를 들어 마그네슘(Mg) 도핑 등으로 전도성을 확보한다. 그런데, 마그네슘(Mg)과 같은 P형 불순물은 상기한 바와 같은 반응챔버의 온도 강하 과정 중에 암 모니아에 함유된 수소(H)와 쉽게 결합하게 되며, 이에 따라 P형 불순물의 자유정공을 제공하는 전자수용체(acceptor)로서의 기능이 저하되어 P형 화합물 반도체층의 저항값이 커지는 문제점이 있다.
따라서, (Al,Ga,In)N계 화합물 반도체의 P층 제조 공정에서는, P형 불순물과 수소의 결합을 떼어놓기 위해 별도의 어닐링 공정이 수행된다.
도 2는 종래의 (Al,Ga,In)N계 화합물 반도체의 P층 제조방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 반응챔버 내에서 기판의 온도를 900~1200℃로 상승시키고, P형 불순물, III 족 원소 및 암모니아를 공급하여 기판상에 화합물 반도체의 P층을 성장시킨다(S1). 상기 P층이 성장되면 P형 불순물과 III 족 원소의 소오스 가스의 공급을 중단하되 질소의 소오스 가스는 지속적으로 공급하며 반응챔버의 온도를 강하하여 기판을 상온으로 냉각시킨다(S2). 기판이 상온으로 냉각되면, 상기 P층이 성장된 기판을 반응챔버에서 인출하고(S3), 인출된 기판에 성장된 P층의 저항값을 낮추기 위해 어닐링 공정을 수행한다(S4). 미국 특허 US5,306,662호를 참조하면, P형 불순물, III 족 원소 및 암모니아들로 화합물 반도체의 P층을 성장시킨 후, 400℃ 이상의 온도에서 상기 P층의 어닐링 공정을 수행한다. 그 결과, P층에 존재하는 P형 불순물에 결합된 수소가 제거되어, 저항값이 낮은 P형 (Al,Ga,In)N계 화합물 반도체가 제조된다.
이와 같이 종래의 (Al,Ga,In)N계 화합물 반도체 소자에서는, P층의 저항값을 낮추기 위해 적어도 한 번의 어닐링 공정을 추가하여 수행하여야 한다. 그러나, 이 와 같이 추가적인 어닐링 공정은 화합물 반도체 소자의 제조 공정을 복잡하고 번거롭게 하는 문제가 있다.
또한, 어닐링 공정의 추가에 따라 제품 제조에 소요되는 시간이 늘어나며, 특히 어닐링 공정을 위한 고가의 장비를 구입하여야 하고 장비설치를 위한 공간을 필요로 하는 등 제조설비를 위한 투자비용을 증가시켜, 제품의 단가를 상승시키는 요인이 된다.
본 발명이 이루고자 하는 기술적 과제는, P형 화합물 반도체 층의 형성시 P형 불순물과 수소의 결합을 차단하는 P형 화합물 반도체 층의 형성방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, P형 화합물 반도체 층의 형성시 P형 불순물과 수소의 결합을 차단하여 별도의 어닐링 공정이 필요없는 P형 화합물 반도체 층 형성방법을 제공하는 데 있다.
상기 기술적 과제들을 달성하기 위하여, 본 발명은 P형 화합물 반도체층 형성방법을 개시한다. 본 발명의 일 태양에 따른 P형 화합물 반도체 층의 형성방법은, 반응챔버 내에 로딩된 기판을 제1 온도로 상승시키는 것을 포함한다. 이어서, 상기 반응챔버 내에 III 족 원소의 소오스 가스, P형 불순물의 소오스 가스, 및 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반도체 층을 성장시킨다. 또한, 상기 P형 화합물 반도체층의 성장이 완료된 후, 상기 III 족 원소의 소 오스 가스 및 상기 P형 불순물의 소오스 가스들의 공급을 중단하고, 상기 기판의 온도를 제2 온도로 냉각시킨다.
그리고, 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단하고, 질소 가스를 투입시켜 상기 기판 온도를 상온으로 냉각시킨다. 따라서, 제2 온도로 냉각된 상태에서 수소를 함유하는 질소의 소오스 가스의 공급을 중단함으로써 이후 기판 온도를 상온으로 냉각시키는 과정에서 P형 화합물 반도체 층에 포함된 P형 불순물에 수소가 결합하는 것을 방지할 수 있다.
여기서, 상기 수소를 함유하는 질소의 소오스 가스는 암모니아일 수 있다.
또한, 상기 제2 온도는 400 내지 850℃일 수 있다.
그리고, 상기 P형 불순물은 마그네슘(Mg)일 수 있다.
한편, 본 발명의 일 태양에 따른 P형 화합물 반도체층 형성방법은, 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단한 후 상기 반응챔버 내에 잔류하는 수소를 함유하는 질소의 소오스 가스를 배출하는 것을 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 P형 반도체의 제조방법을 설명하기 위한 흐름도이고, 도 4는 본 발명의 바람직한 실시예에 따른 P형 반도체의 제조방법을 설명하기 위한 그래프이다.
본 발명의 바람직한 실시예에 따르면, III 족 원소의 질화물 반도체를 제조하기 위해 반응챔버 내에 기판을 로딩하고, 기판의 온도를 III 족 원소의 질화물 반도체 층을 성장시키기 위한 온도(T1)로 상승시킨다(S101). III 족 원소의 질화물 반도체 층을 성장시키기 위해 기판의 온도(T1)는 예를 들면 1050℃로 가열된다.
기판으로는 절연성 재질의 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등이 사용되나 전도성 또는 반도체 기판도 사용가능하다. 또한, 이러한 이종 기판과 III 족 원소의 질화물 반도체 층 사이의 격자 부정합을 완화하기 위해 기판 위에 버퍼층이 형성되며, 생성된 버퍼층 위에 N형 불순물이 도핑된 III 족 원소의 질화물 반도체 층, 즉 N형 반도체 층과 활성층이 순차로 형성된다. 이러한 버퍼층은 AlN, InGaN, GaN, 또는 AlGaN 등으로 형성될 수 있다. 그리고, N형 반도체 층은 불순물의 도핑 없이 형성할 수도 있지만, Si, Ge, Se, S, 또는 Te등의 불순물을 도핑하여 형성하는 것이 바람직하다.
활성층은, 단일양자우물(SQW, Single Quantum Well) 또는 다중양자우물(MQW, Multi Quntum Well) 구조로 형성하는 것이 바람직하다.
이어서, 반응챔버내로 III 족 원소의 소오스 가스와 P형 불순물의 소오스 가스 및 암모니아 등 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반 도체층을 성장시킨다(S103). III 족 원소의 소오스 가스로는 예를 들어 트리메틸갈륨(Tri-Methyl Gallium: TMG), 질소(N)의 소오스 가스는 예를 들어 암모니아와 같은 수소를 함유하는 가스가 사용되며, 캐리어 가스(H2 또는 N2)와 함께 공급된다. 또한, P형 불순물의 소오스 가스로는, Mg을 불순물로 사용하는 경우 예를 들어 Cp2Mg가 사용된다. P형 불순물로는 Mg 외에도 Be, Sr, Ba, Zn 등이 사용가능하다. 한편, 여기서는 N형 반도체 층 위에 활성층을 형성하고, 활성층 위에 P형 화합물 반도체층을 성장시키는 것으로 기재하였으나 그 순서는 변경될 수 있다.
P형 화합물 반도체층의 성장이 완료되면, III 족 원소의 소오스 가스와 P형 불순물의 소오스 가스의 공급을 중단한다(S105). 그리고, P형 화합물 반도체층이 성장된 기판을 기설정된 온도(T2)로 냉각시킨다(S107). 여기서, III 족 원소의 소오스 가스와 P형 불순물 소오스 가스의 공급 중단 단계는, P형 화합물 반도체층의 냉각 단계가 시작된 후에 수행되거나 냉각 단계의 시작과 동시에 수행될 수도 있다.
한편, 가스 공급 중단 단계에서는 수소를 함유하는 질소의 소오스 가스의 공급은 중단되지 않으므로, P형 화합물 반도체층이 냉각되는 온도(T2)는 본 발명에서는 P형 화합물 반도체층의 P형 불순물과 수소의 결합이 이루어지지 않는 고온으로 설정되며, 이에 따라 P형 화합물 반도체층의 냉각 단계가 수행되는 동안 P형 불순물과 질소의 소오스 가스에 함유된 수소의 결합이 방지되므로, 형성된 P형 화합물 반도체층에서 수소를 제거하기 위한 별도의 어닐링 공정을 수행할 필요가 없게 된 다. 여기서, P형 화합물 반도체층의 냉각 온도(T2)는, 예를 들면 400 내지 850℃의 온도 범위에서 설정된다. 400℃ 이하의 온도에서는 수소와 마그네슘의 결합이 발생할 수 있으므로 400℃ 이하에서 암모니아 등의 수소를 함유하는 질소의 소오스 가스를 중단하는 것은 바람직하지 않다.
P형 화합물 반도체층이 성장된 기판의 온도가 기설정된 온도(T2)로 냉각되면, 수소를 함유하는 질소 소오스 가스의 공급을 중단한다(S109).
그리고, 반응챔버 내에 잔류하는 질소의 소오스 가스를 외부로 배출한다(S111). 도 4를 참조하면, 질소 소오스 가스의 배출 단계는 소정의 시간 간격(P2 에서 P3) 동안 수행되며 이러한 시간 간격(P2 에서 P3) 동안 기판의 온도(T2)는 동일하게 유지된다. 이는, 기판의 온도를 적어도 반응챔버 내에 잔존하는 질소 소오스 가스에 함유된 수소와 P형 화합물 반도체층의 P형 불순물 간의 결합 반응을 차단할 수 있는 온도 이상으로 유지하기 위함이며, 반드시 동일한 온도로 유지하여야 하는 것은 아니다.
수소를 함유하는 질소 소오스 가스의 공급이 중단되고 반응챔버 내에 잔존하는 수소를 함유하는 질소 소오스 가스가 외부로 배출되면(P3 시점), 기판의 온도를 반응챔버 내에서 인출할 수 있을 정도까지, 예를 들어 상온으로 냉각시킨다(S113).
여기서, 기판의 냉각은 가열을 중단하고 그대로 방치하여 자연대류 방식으로 수행되도록 하거나, 반응챔버를 공냉 또는 수냉 방식으로 냉각하여 기판의 온도를 냉각하는 방식으로 수행될 수 있다. 예를 들면, 반응챔버 내에 잔존하는 가스를 완전히 방출시키고, P형 불순물과 결합하지 않는 성분의 냉각가스 예를 들면 질소(N2) 가스를 주입하여 기판을 냉각시킬 수 있다.
도 5는 본 발명의 바람직한 실시예에 따라 제조된 P형 반도체를 구비하는 (Al, Ga, In)N계 화합물 반도체의 개략적 종 단면도이다.
본 실시예에 따른 (Al,Ga,In)N계 화합물 반도체(200)에서는, 기판(210)위에 N층(230), 활성층(250) 및 P층(270)이 형성되어 있다. 기판(210)은, 도전성 또는 반도전성의 금속, Si, SiC, 또는 GaN 등으로 형성될 수 있으며, 그 자체로 N형 전극으로서의 기능을 수행할 수 있다. 기판(210)은 또한 사파이어 또는 스피넬로 형성될 수 있다. N층(230)과 기판(210) 사이에는 전술한 바와 같이 버퍼층(미도시)을 형성할 수 있다.
본 실시예에 있어서, P형 화합물 반도체층인 P층(270)은 도 3을 참조하여 전술한 바와 같이, 어닐링 공정 없이 형성된다. 이를 위해, 반응챔버 내에서 P층(270)의 성장이 완료되면, III 족 원소의 소오스 가스와 P형 불순물의 소오스 가스 공급을 중단하고, P형 화합물 반도체층이 성장된 기판을 기설정된 온도(T2)로 냉각시킨 후 질소 소오스 가스의 공급을 중단한다. 여기서, P형 화합물 반도체층의 냉각 온도(T2)는, 예를 들면 400 내지 850℃의 온도 범위에서 설정된다. 이어서, 반응챔버 내에 잔존하는 질소 소오스 가스가 외부로 방출되면, 기판의 온도를 반응챔버 내에서 인출할 수 있을 정도로 냉각시켜 P형 화합물 반도체층(270)이 형성된다. 이와 같이 형성된 P형 화합물 반도체층은 수소와 결합되지 않은 P형 불순물을 포함하며, 이에 따라 수소를 제거하기 위한 별도의 어닐링 공정을 수행할 필요가 없다.
한편, 도 5에는 기판(210)이 N층(230)에 인접하게 배치된 실시예에 대해서 설명하였지만, 본 발명은 이에 국한되지 아니하고, 기판이 P층에 인접하게 배치된 구성에도 적용가능하다. 이러한 구성에서도, 상술한 및 도시한 실시예와 마찬가지의 동일 기능 및 효과가 제공된다.
그리고, 본 발명과 관련하여 전 부분에서 설명되고 있는 (Al,Ga,In)N계 화합물 반도체는, AlxInyGa1 -x- yN(0≤x, y, x+y≤1)를 포함하는 것임은 물론이며, 이러한 화합물 반도체는 예를 들어, 발광소자(LED, Light Emitting Diode), 레이저소자(LD, Laser Diode), 이종접합 바이폴라 트랜지스터, 전계효과 트랜지스터, 또는 광감지기(photodetector) 이외에 다양한 분야에 적용가능하다.
도 6a 및 6b는 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체층 형성방법의 효과를 설명하기 위한 도면으로서, 원자 현미경(Atomic Force Microscope: AFM) 이미지를 나타낸다.
P형 반도체층을 형성한 후 암모니아 가스 공급을 바로 중단하게 되면 급격한 냉각으로 인해 Ga이 증발하고 이에 따라 P형 반도체층 표면이 손상된다. 도 6a는 이와 같은 Ga 증발에 따른 발광 다이오드 웨이퍼의 표면 손상을 나타낸다.
그러나, 본 발명의 바람직한 실시예에 따른 P형 반도체층 형성 방법에 따르면 P형 반도체층을 형성한 후 기판을 기설정된 온도(T2)로 냉각시킨 후 수소를 함유 하는 질소 소오스 가스의 공급을 중단하고 소정의 시간간격 동안 상기 온도(T2)를 유지하기 때문에 기판의 급격한 냉각이 방지되고 결정체의 손상을 방지할 수 있다.
도 6b는 본 발명에 따른 P형 반도체층 형성 방법에 따라 형성된 발광 다이오드 웨이퍼의 표면을 촬상한 원자 현미경 이미지로서 도 6a의 웨이퍼 표면과는 달리 웨이퍼 표면의 손상이 없음을 알 수 있다.
본 발명의 실시예들에 따르면, P형 화합물 반도체층의 형성시 P형 불순물과 수소의 결합을 적절하게 차단할 수 있어 별도의 어닐링 공정을 수행할 필요가 없으며, 어닐링 공정 없이도 저항값이 낮은 P형 화합물 반도체를 제조할 수 있는 P형 반도체 제조방법을 제공할 수 있다.
본 발명에서는 이와 같이 종래의 P형 반도체 제조방법에서 수행되는 어닐링 공정을 생략할 수 있어 화합물 반도체 소자의 제조 공정을 단순화하고, 제조에 소요되는 시간을 단축할 수 있다.
또한, P형 반도체층을 형성한 후 기판을 기설정된 온도로 냉각시킨 후 수소를 함유하는 질소 소오스 가스의 공급을 중단하고 소정의 시간 동안 상기 온도를 유지함으로써 결정체의 손상을 방지할 수 있다.

Claims (5)

  1. 반응챔버 내에 로딩된 기판을 제1 온도로 상승시키는 단계;
    상기 반응챔버 내에 III 족 원소의 소오스 가스, P형 불순물의 소오스 가스, 및 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반도체층을 성장시키는 단계;
    상기 P형 화합물 반도체층의 성장이 완료된 후, 상기 III 족 원소의 소오스 가스 및 상기 P형 불순물의 소오스 가스들의 공급을 중단하고, 상기 기판의 온도를 제2 온도로 냉각시키는 단계;
    상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단하는 단계; 및
    상기 기판 온도를 상온으로 냉각시키는 단계;를 포함하는 P형 화합물 반도체층 형성방법.
  2. 청구항 1에 있어서, 상기 수소를 함유하는 질소의 소오스 가스는 암모니아인 P형 화합물 반도체층 형성방법.
  3. 청구항 1에 있어서, 상기 제2 온도는 400 내지 850℃인 P형 화합물 반도체층 형성방법.
  4. 청구항 1에 있어서, 상기 P형 불순물은 마그네슘(Mg)인 P형 화합물 반도체층 형성방법.
  5. 청구항 1에 있어서, 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단한 후 상기 반응챔버 내에 잔류하는 수소를 함유하는 질소의 소오스 가스를 배출하는 단계;를 더 포함하는 P형 화합물 반도체층 형성방법.
KR1020060044734A 2006-05-18 2006-05-18 P형 화합물 반도체 층 형성방법 KR100737820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044734A KR100737820B1 (ko) 2006-05-18 2006-05-18 P형 화합물 반도체 층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044734A KR100737820B1 (ko) 2006-05-18 2006-05-18 P형 화합물 반도체 층 형성방법

Publications (1)

Publication Number Publication Date
KR100737820B1 true KR100737820B1 (ko) 2007-07-10

Family

ID=38503885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044734A KR100737820B1 (ko) 2006-05-18 2006-05-18 P형 화합물 반도체 층 형성방법

Country Status (1)

Country Link
KR (1) KR100737820B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043047A (ko) * 2002-11-15 2004-05-22 삼성전기주식회사 GaN계 화합물 반도체가 사용된 발광소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043047A (ko) * 2002-11-15 2004-05-22 삼성전기주식회사 GaN계 화합물 반도체가 사용된 발광소자의 제조방법

Similar Documents

Publication Publication Date Title
WO2007083647A1 (ja) 窒化物半導体発光装置
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
JP3243111B2 (ja) 化合物半導体素子
JP3603598B2 (ja) 3−5族化合物半導体の製造方法
JP2004134750A (ja) p型III族窒化物系化合物半導体の製造方法
JP3773713B2 (ja) 量子箱の形成方法
JP5947183B2 (ja) p型化合物半導体層の形成方法
JP3497790B2 (ja) P型窒化ガリウム系半導体の製造方法及びp型窒化ガリウム系半導体を用いた発光素子
JP2007027248A (ja) p型III族窒化物半導体層の製造方法および発光素子
US6225195B1 (en) Method for manufacturing group III-V compound semiconductor
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JP2003178987A (ja) 窒化物系化合物半導体の製造方法及び窒化物系化合物半導体ウェハ並びに窒化物系化合物半導体デバイス
KR100737820B1 (ko) P형 화합물 반도체 층 형성방법
KR100757801B1 (ko) P형 화합물 반도체층 형성방법
EP1772909B1 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
JP4609917B2 (ja) 窒化アルミニウムガリウム層の製造方法、iii族窒化物半導体発光素子の製造方法およびiii族窒化物半導体発光素子
JP2007149779A (ja) 窒化ガリウム系化合物半導体積層物の製造方法
Lee et al. Fabrication of high-output-power AlGaN/GaN-Based UV-light-emitting diode using a Ga droplet layer
KR100707798B1 (ko) P형 화합물 반도체층 형성방법
JP3340415B2 (ja) 化合物半導体素子およびその製造方法
JP4285337B2 (ja) 窒化ガリウム系化合物半導体ウエハーの製造方法
US8470626B2 (en) Method of fabricating light emitting diode
JP3505167B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP3557875B2 (ja) GaN系半導体素子及びその製造方法
JP2022120989A (ja) 半導体素子構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 12